CN111651949A - 老化感知的电路优化方法与系统 - Google Patents
老化感知的电路优化方法与系统 Download PDFInfo
- Publication number
- CN111651949A CN111651949A CN202010515419.6A CN202010515419A CN111651949A CN 111651949 A CN111651949 A CN 111651949A CN 202010515419 A CN202010515419 A CN 202010515419A CN 111651949 A CN111651949 A CN 111651949A
- Authority
- CN
- China
- Prior art keywords
- circuit
- aging
- path
- optimization
- aging state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000032683 aging Effects 0.000 claims abstract description 126
- 238000004088 simulation Methods 0.000 claims description 15
- 230000006835 compression Effects 0.000 claims description 7
- 238000007906 compression Methods 0.000 claims description 7
- 230000002431 foraging effect Effects 0.000 abstract description 7
- 230000008447 perception Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000011084 recovery Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/04—Ageing analysis or optimisation against ageing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种老化感知的电路优化方法与系统，该电路优化方法包括优化零老化状态电路；根据电路的设计工作寿命估算出电路中各器件的最终老化状态；在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化。本发明缩小了电路设计优化探索空间，加速长工作寿命电路的设计收敛，缩短设计时间；减少了不必要的设计裕量，降低了设计功耗，缩小了设计面积。
Description
技术领域
本发明属于集成电路领域，具体涉及一种老化感知的电路优化方法与系统。
背景技术
NBTI(负偏置温度不稳定性)、HCI(热载流子注入)等效应导致器件老化，器件老化主要表现为器件阈值电压的漂移、载流子迁移率的降低等，导致同等电压下漏极电流的降低，使得电路单元的延时增大。随着集成电路工艺特征尺寸的缩小，一方面是工作电压的降低，会使得延时增加。另一方面老化导致的阈值电压漂移、载流子迁移率速度降低更为明显，对于14nm FinFET(鳍形场效应晶体管)集成电路工艺，器件受压10年时间阈值电压漂移50mV左右。工作电压降低、阈值电压漂移、载流子迁移率降低等综合作用使得电路单元的延时增加更为明显。因此先进工艺、低电压工作的集成电路设计需要特别考虑老化对电路性能的影响，特别考虑老化影响下的电路优化。
集成电路中的MOS器件栅极交替承受高电平、低电平控制，使得器件交替处于受压老化和老化恢复状态。各器件每次承受的受压时间和恢复时间各不相同；温度影响器件老化速度，不同位置处的电路单元其器件工作的温度也存在差别。因此，同样的电路单元在不同的路径上会承受不同的有效受压时间，会导致不同的路径延时，这给考虑器件老化因素的电路优化变得更为复杂。其一，会导致宽松的时序设计，并增大了电路的功耗；其二，会导致更大优化探索空间，增大了优化所需的时间，并使得优化收敛难度增加。
发明内容
有鉴于此，本发明的主要目的之一在于提出一种老化感知的电路优化方法与系统，以期至少部分地解决上述技术问题中的至少之一。
为了实现上述目的，作为本发明的一个方面，提供了一种老化感知的电路优化方法，包括：
(1)优化零老化状态电路；
(2)根据电路的设计工作寿命估算出电路中各器件的最终老化状态；
(3)在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化。
作为本发明的另一个方面，还提供了一种老化感知电路系统，用于执行如上所述的电路优化方法。
基于上述技术方案可知，本发明的老化感知的电路优化方法与系统相对于现有技术至少具有以下优势之一：
1、缩小了电路设计优化探索空间，加速长工作寿命电路的设计收敛，缩短设计时间；
2、减少了不必要的设计裕量，降低了设计功耗，缩小了设计面积。
附图说明
图1是本发明第一个实施例中老化感知的电路优化方法的流程图；
图2是本发明第二个实施例中老化感知的电路优化方法的流程图；
图3是本发明第三个实施例中老化感知的电路优化方法的流程图；
图4是本发明第四个实施例中老化感知的电路优化方法的流程图；
图5是本发明第五个实施例中老化感知的电路优化方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明公开了一种老化感知的电路优化方法，包括：
(1)优化零老化状态电路；
(2)根据电路的设计工作寿命估算出电路中各器件的最终老化状态；
(3)在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化。
在本发明的一些实施例中，步骤(2)中所述估算出电路中各器件的最终老化状态的方法包括：
对电路进行逻辑仿真；
根据逻辑仿真结果确定器件栅极电平值随时间的变化波形；
计算器件的有效受压时间；
根据器件的有效受压时间计算器件的老化状态。
在本发明的一些实施例中，步骤(2)中所述估算出电路中各器件的最终老化状态的方法还包括：
根据逻辑仿真结果和电路确定热源；
基于确定的热源对电路进行热分布仿真以确定器件的工作温度；
根据各器件有效受压时间和工作温度计算器件的老化状态。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
按电路单元对老化器件分组；
按老化器件所在的电路单元对一组老化器件尺寸参数进行优化；
根据电路单元延时性能等价原则对老化器件的尺寸参数进行调整。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
按时序路径对老化器件分组；
按老化器件所在的时序路径对一组老化器件尺寸参数进行优化；
根据路径延时性能等价原则对老化器件的尺寸参数进行调整。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
确定电路结构同构的时序路径；
对同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
对同构的时序路径确定其中路径延时最大的路径；
对路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
对同构的其他时序路径复用路径延时最大的路径的优化结果。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
确定电路结构同构的时序路径；
根据时序路径上相同位置上器件老化的近似性将同构的时序路径分为若干时序路径组；
对每组同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
对每组同构的时序路径分别确定其中路径延时最大的路径；
对每组同构的时序路径中路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
分别对每组同构路径中同构的其他时序路径复用该同构路径组中路径延时最大的路径的优化结果。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，还包括：
在步骤(3)开始之前进行IR电压降分析以确定每个电路单元的实际工作电压。
本发明还公开了一种老化感知电路系统，用于执行如上所述的电路优化方法。
以下通过具体实施例结合附图对本发明的技术方案做进一步阐述说明。需要注意的是，下述的具体实施例仅是作为举例说明，本发明的保护范围并不限于此。
本发明老化感知的电路优化方法先优化零老化状态电路，然后根据电路的设计工作寿命估算出电路中各器件的最终老化状态，再在零老化状态优化电路的基础上根据各器件最终的老化状态对老化器件的尺寸参数进行优化，从而加速长设计工作寿命的电路设计收敛。具体的，如图1所示，本发明的老化感知的电路优化方法包括：
(1)优化零老化状态电路；
(2)估算电路中器件的老化状态；
(3)根据器件的老化状态优化电路。
在本发明的第一个实施例中，本发明的老化感知的电路优化方法包括：
(1)优化零老化状态电路；(假设器件不会老化，对器件的尺寸参数取值进行优化)
(2)估算电路中器件的老化状态；其中，根据电路的设计工作寿命估算出电路中各器件的最终老化状态；
(3)根据器件的老化状态优化电路；其中，在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化。
在本发明的第二个实施例中，如图2所示，其中，上述步骤(2)中根据电路的设计工作寿命估算出电路中各器件的最终老化状态，包括：
(2.1)逻辑仿真；对电路进行逻辑仿真；
(2.2)确定器件栅极电平值随时间的变化波形；根据逻辑仿真结果确定电路中各器件的交替处于逻辑高电平(逻辑高电平指逻辑1)、逻辑低电平(逻辑低电平指逻辑0)的时间窗口；(根据逻辑单元输入、输出端逻辑值的高低及存储的逻辑值的高低结合逻辑单元对应的电路确定每个MOS器件的栅极电平值随时间的变化波形。)
(2.3)计算器件的有效受压时间；根据各器件的交替处于逻辑高电平、逻辑低电平的时间窗口计算各器件的有效受压时间；
(2.4)计算器件的老化状态；根据器件的有效受压时间计算器件的老化状态。
在本发明的第三个实施例中，如图3所示，其中，所述根据电路的设计工作寿命估算出电路中各器件的最终老化状态还包括：
1)根据逻辑仿真结果和电路确定热源；
2)基于确定的热源对电路进行热分布仿真以确定器件的工作温度；
3)根据各器件有效受压时间和工作温度计算器件的老化状态。
在本发明的一些实施例中，上述步骤(3)中在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，根据器件性能等价原则对老化器件的尺寸参数进行调整。
根据器件性能等价原则对老化器件的尺寸参数进行调整可以是这样的：调整老化器件的栅宽尺寸参数W/和栅长尺寸参数L使该器件在最终老化状态在实际主要工作电压范围内在同等电压下的电流输出性能(Ids-(Vgs，Vds)曲线)与零老化器件的性能逼近一致。对于栅长尺寸参数L取最小值时，保持其取值不变，仅改变栅宽度尺寸参数W的取值。零老化器件阈值电压为Vth，对应老化器件的阈值电压为Vth+ΔVth，其中ΔVth为器件老化导致的阈值电压漂移。主要工作电压范围是指为负载电容充放电电流的工作电压范围。其中器件的电流值可通过器件的Ids-(Vgs，Vds)方程计算。
在本发明的一些实施例中，上述步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
(3.11)按电路单元对老化器件分组；
(3.12)按组也即按老化器件所在的电路单元对一组老化器件尺寸参数进行优化；
(3.13)根据电路单元延时性能等价原则对老化器件的尺寸参数进行调整。
根据电路单元延时性能等价原则对老化器件的尺寸参数进行调整可以是这样的：调整老化器件的尺寸参数W/和L使电路单元在老化状态下的延时性能与零老化状态下的原电路单元延时性能逼近一致。对于器件栅长尺寸参数L取最小值时，保持其取值不变，仅改变栅宽度尺寸参数W的取值。零老化器件阈值电压为Vth，对应老化器件的阈值电压为Vth+ΔVth，其中ΔVth为器件老化导致的阈值电压漂移。通过电路仿真测量电路单元的延时时间。优化过程可采用随机进化算法。其中，确定电路单元延时采用电路单元的实际工作电压。
在本发明的一些实施例中，上述步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
(3.21)按时序路径对老化器件分组；
(3.22)按组也即按老化器件所在的时序路径对一组老化器件尺寸参数进行优化；
(3.23)根据路径延时性能等价原则对老化器件的尺寸参数进行调整。
根据路径延时性能等价原则对老化器件的尺寸参数进行调整可以是这样的：调整老化器件的尺寸参数W/和L使路径在老化状态下的延时性能与零老化状态下的原路径延时性能逼近一致。对于器件栅长尺寸参数L取最小值时，保持其取值不变，仅改变栅宽度尺寸参数W的取值。零老化器件阈值电压为Vth，对应老化器件的阈值电压为Vth+ΔVth，其中ΔVth为器件老化导致的阈值电压漂移。通过电路仿真测量路径的延时时间。优化过程可采用随机进化算法。其中，确定电路路径延时采用电路单元的实际工作电压。
在本发明的第四个实施例中，如图4所示，其中，上述步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
(3.31)确定电路结构同构的时序路径；
(3.32)对同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
(3.33)对同构的时序路径确定其中路径延时最大的路径；
(3.34)对路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
(3.35)对同构的其他时序路径复用路径延时最大的路径的优化结果。
在本发明的第五个实施例中，如图5所示，其中，上述步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
(3.41)确定同构的时序路径；
(3.42)根据时序路径上相同位置上器件老化的近似性将同构的时序路径分为若干时序路径组；
(3.43)对每组同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
(3.44)对每组同构的时序路径分别确定其中路径延时最大的路径；
(3.45)对每组同构的时序路径中路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
(3.46)分别对每组同构路径中同构的其他时序路径复用该同构路径组中路径延时最大的路径的优化结果。
在本发明的一些实施例中，步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，还包括：
在步骤(3)开始之前对电路进行IR电压降分析以确定每个电路单元的实际工作电压；
确定电路单元延时或路径延时采用电路单元的实际工作电压。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种老化感知的电路优化方法，包括：
(1)优化零老化状态电路；
(2)根据电路的设计工作寿命估算出电路中各器件的最终老化状态；
(3)在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化。
2.根据权利要求1所述的电路优化方法，其特征在于，
步骤(2)中所述估算出电路中各器件的最终老化状态的方法包括：
对电路进行逻辑仿真；
根据逻辑仿真结果确定器件栅极电平值随时间的变化波形；
计算器件的有效受压时间；
根据器件的有效受压时间计算器件的老化状态。
3.根据权利要求2所述的电路优化方法，其特征在于，
步骤(2)中所述估算出电路中各器件的最终老化状态的方法还包括：
根据逻辑仿真结果和电路确定热源；
基于确定的热源对电路进行热分布仿真以确定器件的工作温度；
根据各器件有效受压时间和工作温度计算器件的老化状态。
4.根据权利要求1至3任一项所述的电路优化方法，其特征在于，
步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
按电路单元对老化器件分组；
按老化器件所在的电路单元对一组老化器件尺寸参数进行优化；
根据电路单元延时性能等价原则对老化器件的尺寸参数进行调整。
5.根据权利要求1至3任一项所述的电路优化方法，其特征在于，
步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
按时序路径对老化器件分组；
按老化器件所在的时序路径对一组老化器件尺寸参数进行优化；
根据路径延时性能等价原则对老化器件的尺寸参数进行调整。
6.根据权利要求1至5任一项所述的电路优化方法，其特征在于，
步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
确定电路结构同构的时序路径；
对同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
对同构的时序路径确定其中路径延时最大的路径；
对路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
对同构的其他时序路径复用路径延时最大的路径的优化结果。
7.根据权利要求1至5任一项所述的电路优化方法，其特征在于，
步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，包括：
确定电路结构同构的时序路径；
根据时序路径上相同位置上器件老化的近似性将同构的时序路径分为若干时序路径组；
对每组同构的时序路径确定各路径在器件处于最终老化状态时的路径延时；
对每组同构的时序路径分别确定其中路径延时最大的路径；
对每组同构的时序路径中路径延时最大的路径对路径内的老化器件的尺寸参数进行优化使得路径延时满足时序要求；
分别对每组同构路径中同构的其他时序路径复用该同构路径组中路径延时最大的路径的优化结果。
8.根据权利要求1至7任一项所述的电路优化方法，其特征在于，
步骤(3)中所述在零老化状态优化电路的基础上根据各器件最终的老化状态进行电路优化，还包括：
在步骤(3)开始之前进行IR电压降分析以确定每个电路单元的实际工作电压。
9.一种老化感知电路系统，用于执行如权利要求1至8任一项所述的电路优化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010515419.6A CN111651949A (zh) | 2020-06-08 | 2020-06-08 | 老化感知的电路优化方法与系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010515419.6A CN111651949A (zh) | 2020-06-08 | 2020-06-08 | 老化感知的电路优化方法与系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111651949A true CN111651949A (zh) | 2020-09-11 |
Family
ID=72347450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010515419.6A Pending CN111651949A (zh) | 2020-06-08 | 2020-06-08 | 老化感知的电路优化方法与系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111651949A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113343622A (zh) * | 2021-06-23 | 2021-09-03 | 海光信息技术股份有限公司 | 一种电路优化方法、装置、电子设备和可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291324A (zh) * | 2016-08-18 | 2017-01-04 | 北京航空航天大学 | 一种适用于高速集成电路的片上差分时延测量系统及回收集成电路识别方法 |
| CN106443400A (zh) * | 2016-09-14 | 2017-02-22 | 河北工业大学 | 一种igbt模块的电‑热‑老化结温计算模型建立方法 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量系统 |
| CN110956009A (zh) * | 2018-09-25 | 2020-04-03 | 中国科学院微电子研究所 | 一种亚阈值数字电路功耗优化方法及系统 |
| CN111241767A (zh) * | 2018-11-28 | 2020-06-05 | 中国科学院微电子研究所 | 一种亚阈值电路信号平衡路径的延时优化方法及装置 |
-
2020
- 2020-06-08 CN CN202010515419.6A patent/CN111651949A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291324A (zh) * | 2016-08-18 | 2017-01-04 | 北京航空航天大学 | 一种适用于高速集成电路的片上差分时延测量系统及回收集成电路识别方法 |
| CN106443400A (zh) * | 2016-09-14 | 2017-02-22 | 河北工业大学 | 一种igbt模块的电‑热‑老化结温计算模型建立方法 |
| CN110956009A (zh) * | 2018-09-25 | 2020-04-03 | 中国科学院微电子研究所 | 一种亚阈值数字电路功耗优化方法及系统 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量系统 |
| CN111241767A (zh) * | 2018-11-28 | 2020-06-05 | 中国科学院微电子研究所 | 一种亚阈值电路信号平衡路径的延时优化方法及装置 |
Non-Patent Citations (3)
| Title |
|---|
| 徐辉等: ""基于关键路径与改进遗传算法的最佳占空比求解*"", 《传感器与微系统》, vol. 36, no. 10, 31 December 2017 (2017-12-31) * |
| 范磊: ""考虑NBTI效应的集成电路可靠性研究"", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 October 2018 (2018-10-15), pages 11 - 17 * |
| 费跃哲: ""集成电路老化及老化检测技术研究"", 《微处理机 》, no. 2, 30 April 2020 (2020-04-30) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113343622A (zh) * | 2021-06-23 | 2021-09-03 | 海光信息技术股份有限公司 | 一种电路优化方法、装置、电子设备和可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103197717B (zh) | 自适应电压调整方法、芯片以及系统 | |
| KR20210090687A (ko) | Soh 보정 방법과 장치, 배터리 관리 시스템 및 저장 매체 | |
| CN104899350A (zh) | SiC MOSFET仿真模型的建模方法 | |
| CN111651949A (zh) | 老化感知的电路优化方法与系统 | |
| CN102385650A (zh) | 建构模型参数与电参数之间的映射的方法 | |
| CN111650496B (zh) | 统计延时分析方法与系统 | |
| Yang et al. | Physics‐based insulated‐gate bipolar transistor model with input capacitance correction | |
| Yang et al. | An improved Fourier-series-based IGBT model by mitigating the effect of Gibbs phenomenon at turn on | |
| US6327555B1 (en) | Semiconductor simulation method | |
| US9032348B2 (en) | Physics-based reliability model for large-scale CMOS circuit design | |
| WO2014107166A1 (en) | Aging-based leakage energy reduction method and system | |
| CN114580332B (zh) | 一种超结mosfet器件的仿真方法 | |
| CN1982907A (zh) | 测试晶体管寿命的方法 | |
| Tominaga et al. | Modeling of IGBTs with focus on voltage dependency of terminal capacitances | |
| US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
| KR20160110116A (ko) | 반도체 장치의 성능 분석을 위한 시스템, 방법 및 컴퓨터 프로그램 제품 | |
| CN109726466B (zh) | 一种基于机器学习训练模型的器件缓冲方法 | |
| CN111241767B (zh) | 一种亚阈值电路信号平衡路径的延时优化方法及装置 | |
| CN115048896A (zh) | 一种适用于igbt集总电荷模型的非线性电容模型及建模方法 | |
| CN105843974B (zh) | 电路老化仿真方法及装置 | |
| CN102592006A (zh) | 一种新型的mosfet nqs模型及电路仿真方法 | |
| CN105930628B (zh) | 适用于eda电路可靠性仿真的迭代外推预测bti退化量的方法 | |
| Kim et al. | Analytical delay and variations modeling in the subthreshold region | |
| Ding et al. | Investigation on Parameter Extraction for An Improved Fourier-Series-Based NPT IGBT Model | |
| CN117554771A (zh) | 一种碳化硅功率半导体器件的栅极可靠性评估方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |