CN111651337B - 一种sram存储器空间服役故障分类失效检测方法 - Google Patents

一种sram存储器空间服役故障分类失效检测方法 Download PDF

Info

Publication number
CN111651337B
CN111651337B CN202010378931.0A CN202010378931A CN111651337B CN 111651337 B CN111651337 B CN 111651337B CN 202010378931 A CN202010378931 A CN 202010378931A CN 111651337 B CN111651337 B CN 111651337B
Authority
CN
China
Prior art keywords
neural network
samples
power supply
supply current
training
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010378931.0A
Other languages
English (en)
Other versions
CN111651337A (zh
Inventor
霍明学
齐春华
张延清
王天琦
王新胜
刘超铭
马国亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010378931.0A priority Critical patent/CN111651337B/zh
Publication of CN111651337A publication Critical patent/CN111651337A/zh
Application granted granted Critical
Publication of CN111651337B publication Critical patent/CN111651337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457—Performance evaluation by simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Biomedical Technology (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提出一种SRAM存储器空间服役故障分类失效检测方法，本发明采用故障特征检测诊断空间服役失效故障，通过分析特定核心器件在太空环境或异常环境中的特征参数电源电流的变化，依托神经网络进行故障状态的判断和分类。本发明可用于监控空间服役状态SRAM存储器的特征参数，并在地面计算出SRAM存储器故障失效概率。本发明可结合SRAM存储器空间服役环境，确定故障失效的薄弱环境，可为空间SRAM存储器长寿命服役提供技术支持。

Description

一种SRAM存储器空间服役故障分类失效检测方法
技术领域
本发明属于集成电路技术领域，特别是涉及一种SRAM存储器空间服役故障分类失效检测方法。
背景技术
随着深空探测领域研究的深入和实践的发展，航天器服役周期越来越长，核心电子器件抵抗老化工作面临严峻挑战，过长时间的空间服役可能诱发未知偶然的故障，对器件可靠性带来严重的威胁。而对空间环境诱发故障的机理和规律的认知缺乏严重制约了人类对太空探索产品的故障预警和寿命评估。
以典型SRAM存储器为例，空间长期服役导致晶体管在沟道和栅氧化层附近产生感生电荷，进而影响元器件的物理特性和电学特性，从而造成整个集成电路的性能退化。然而，遗憾的是，SRAM存储器在空间服役过程中，地面无法对故障进行分类和判断。
随着空间任务度对长寿命高可靠元器件的需求，SRAM存储器随着空间服役时间延长，老化效应日趋严重，因此判断SRAM存储器的故障类型，对开展空间用高可靠加固型SRAM的研发，具有技术支撑作用。
发明内容
本发明目的是为了解决现有技术中的问题，提出了一种SRAM存储器空间服役故障分类失效检测方法。本发明采用故障特征诊断检测空间服役老化效应，通过分析特定核心器件在太空环境或异常环境中的特征参数(电源电流)变化，依托神经网络进行故障状态的判断和分类。
本发明是通过以下技术方案实现的，本发明提出一种SRAM存储器空间服役故障分类失效检测方法，所述方法包括以下步骤：
步骤一、确定采集的电源电流参数的数据预处理过程，用Verilog语言设计SPI接口协议模块、数字信号恢复真实值、滤波除噪和离差标准化过程；
步骤二、用Verilog语言设计实现基于FPGA的前馈神经网络；具体为：使用Verilog设计了6-2-4-2结构的双隐层前馈神经网络，输入IN1～IN6为数据预处理之后的电源电流参数，输出为OUT1和OUT2；通过输出层节点的输出值进行分类，采用softmax函数，若softmax(OUT1)>softmax(OUT2)，则分类结果为1，反之分类结果为2；
步骤三、使用基于python语言的pytorch工具包设计神经网络训练平台，所述神经网络训练平台包括基于BP算法的神经网络学习训练模块和基于Pytorch搭建的前馈神经网络；
步骤四、使用Pycharm内置工具PYQT5设计FPGA和神经网络训练平台联合测试的主控GUI；
步骤五、基于神经网络对SRAM存储器仿真参数进行学习训练，诊断所述SRAM存储器的故障失效现象；
步骤六、设计、制版、焊接和调试包含待测SRAM和外围电路的待测板；
步骤七、在故障注入的条件下，通过主控GUI对待测板、FPGA和神经网络训练平台进行联合测试，从而进行模拟故障试验；
步骤八、模拟故障试验结束后可获得200组训练样本和200组测试样本，将训练样本进行数据预处理后及其输出标签按组输入到神经网络训练平台的基于BP算法的神经网络学习训练模块，迭代计算输出节点输出并与理想输出进行比较，更新神经网络的权重和偏置，将更新后的权重和偏置移植到基于FPGA的前馈神经网络和基于Pytorch搭建的前馈神经网络中，进行分类诊断并与预期输出比较，得到准确率。
进一步地，所述故障包括温度、辐射和机械振动三种类别。
进一步地，所述步骤一具体为：采用单项传输，主设备为ADC，采集待测SRAM存储器的电源电流，串行输出12位数字信号，串行输出端口SDO/MOSI；从设备为FPGA NEXYS4，逐位接收ADC的数字信号输出MOSI，通过时钟计数器把串行单bit数据MOSI提取整合成多个12位数据。
进一步地，在步骤三中，Pytorch搭建的前馈神经网络是由若干个神经元按设定好的层数进行连接的，权重和偏置都由神经网络训练平台提供，反映到verilog的组合逻辑部分表示为若干个乘法器和加法器的嵌套。
进一步地，在步骤四中，输入数据的预处理包括数据的归一化处理、数据样本转化为tensor数组和tensor数组转化为variable向量；pytorch设计的神经网络的输入层只接收variable类型的输入变量；前馈神经网络的结构框架是确定神经网络的层数、每层结点数、每层神经元的激活函数、初始学习率和初始权重偏置参数；神经网络训练过程包括确定训练轮数、输出预测值，以及计算预测值和期望值的误差，根据误差更新权重和偏置参数；如果训练完成的成熟神经网络预测结果与预期结果准确率达标，则将成熟的神经网络的权重和偏置参数提取出来，一方面移植给pytorch搭建的前馈神经网络，一方面通过串口传给FPGA搭建的前馈神经网络。
进一步地，在步骤五中，对SRAM存储器进行温度性能仿真，结合高低温试验方法确定高低温老化失效的关键参数；具体为：
(1)运行待测SRAM存储器，每执行SRAM存储器一种功能时采集多个固定时间点的电源电流，采集输出高低电平，进行归一化处理并整合成一个列向量后，作为神经网络的样本输入；模拟多种失效工作状态和正常工作状态，采集训练样本并设定所述训练样本的分类标识；
(2)使用逐次逼近型ADC周期性采集特征参数，并转换成数字信号；使用卡尔曼滤波器滤除采集信息的高斯白噪声，并暂存在寄存器中；
(3)搭建BP神经网络，确定隐藏层层数、隐层的结点数、初始权重和偏置激活函数参数；在MATLAB平台使用训练样本数据更新权重和偏置参数，训练出成熟的神经网络；
(4)输入测试样本数据，计算输出分类；判断待测电路是否失效，如果失效是何种失效模式，并总结分类的准确率如何，先在MATLAB平台测试一部分数据，取得理想效果后进行BP神经网络的RTL设计。
进一步地，所述SRAM存储器空间在轨服役温度影响的关键参数特征提取，具体步骤如下：
步骤1、构建SRAM存储器电路图并提取其特征参数；
步骤2、确定温度失效机理的直接诱导关系；
步骤3、确定温度对电学和物理参数映射关系；
步骤4、确定温度与MOS晶体管性能关系；
步骤5、数据滤波；
步骤6、采用神经网络算法训练错误样本。
进一步地，所述步骤七具体为：
待测板1在正常无干扰环境下持续运行指定程序；周期性采样并还原1000个采样时刻的电源电流值，对500个采样时刻的电源电流值进行正态分布，获得FPGA正常工作时电源电流阈值标准；每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签0，作为训练样本；后50个样本不加输出标签，在系统外记录标签为0，作为测试样本；所述标签0表示正常；
待测板2在辐射模拟环境下持续运行指定程序，使用质子直线加速器对SRAM作用，模拟单子里翻转效应；周期性采样并还原电源电流值，同时缓慢增加粒子量，直至采样的电源电流稳定偏离阈值标准，停止增加粒子量；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签1，作为训练样本；后50个样本不加输出标签，在系统外记录标签为1，作为测试样本；所述标签1表示辐照故障；
待测板3在温度模拟环境下持续运行指定程序，将其置于热学实验高温炉；周期性采样并还原电源电流值，同时逐渐分级提高设定温度，直至采样的电源电流稳定偏离阈值标准，停止提高温度；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签2，作为训练样本；后50个样本不加输出标签，在系统外记录标签为2，作为测试样本；所述标签2表示高温故障；
待测板4在机械振动模拟环境下持续运行指定程序，将其置于力学试验样机分别进行X、Y、Z方向的随机振动、正弦振动和机械冲击三种振动模式；周期性采样并还原电源电流值，同时改变振动模式并逐渐分级提高振动频率和幅度，直至采样的电源电流稳定偏离阈值标准，停止力学环境变化；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签3，作为训练样本；后50个样本不加输出标签，在系统外记录标签为3，作为测试样本；所述标签3表示力学故障。
进一步地，在步骤3中，所述确定温度对电学和物理参数映射关系采用高低温交变试验的方式来获得。
本发明的有益效果为：
本发明通过分析特定核心器件在太空环境或异常环境中的特征参数(电源电流)的变化，依托神经网络进行故障状态的判断和分类。ADC采集待测核心器件(SRAM)的电源电流，进行必要的数据预处理过程，形成训练样本和待测样本。神经网络获取训练样本并通过BP算法学习训练，形成专用的前馈网络；输入测试样本对待测核心器件采样时刻的故障状态进行判断。
本发明可用于监控空间服役状态SRAM存储器的特征参数，在地面监控SRAM存储器老化效应产生的时间和概率。可结合SRAM存储器空间服役环境，确定老化效应薄弱环境。可为空间SRAM存储器长寿命服役提供技术支持。
附图说明
图1为本发明的SRAM存储器空间服役老化效应检测的流程图；
图2为步骤五具体实施框图；
图3为本发明所采用的SRAM存储器的电路图；
图4为本发明的SRAM存储器采集的IO到Q的读写延迟曲线示意图；其中，(a)为1℃，(b)为40℃，(c)为70℃，(d)为100℃；
图5为对应图3中晶体管采集的特征参数与温度的变化关系曲线示意图；
图6为本发明步骤四实施方案示意图。
具体实施方式
下面将结合本发明实施例中的附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合图1，本发明提出一种SRAM存储器空间服役故障分类失效检测方法，所述方法包括以下步骤：
步骤一、确定采集的电源电流参数的数据预处理过程，用Verilog语言设计SPI接口协议模块、数字信号恢复真实值、滤波除噪和离差标准化过程；
所述步骤一具体为：采用单项传输，主设备为ADC，采集待测SRAM存储器的电源电流，串行输出12位数字信号，串行输出端口SDO/MOSI；从设备为FPGANEXYS4，逐位接收ADC的数字信号输出MOSI，通过时钟计数器把串行单bit数据MOSI提取整合成多个12位数据。
步骤二、用Verilog语言设计实现基于FPGA的前馈神经网络；具体为：使用Verilog设计了6-2-4-2结构的双隐层前馈神经网络，输入IN1～IN6为数据预处理之后的电源电流参数，输出为OUT1和OUT2；通过输出层节点的输出值进行分类，采用softmax函数，若softmax(OUT1)>softmax(OUT2)，则分类结果为1，反之分类结果为2；
Softmax函数的意义是：对向量进行归一化，凸显其中最大的值并抑制远低于最大值的其他分量。将所有输出节点的输出值作为一个数组，使用softmax函数计算这个数组，得到数组中每个元素的softmax函数值，所述函数值代表了每个元素对数组分类的贡献率大小。对于神经网络来说，输出节点的个数代表分类种类数，贡献最大的输出节点代表分类数。
步骤三、使用基于python语言的pytorch工具包设计神经网络训练平台，所述神经网络训练平台包括基于BP算法的神经网络学习训练模块和基于Pytorch搭建的前馈神经网络；
在步骤三中，Pytorch搭建的前馈神经网络是由若干个神经元按设定好的层数进行连接的，权重和偏置都由神经网络训练平台提供，反映到verilog的组合逻辑部分表示为若干个乘法器和加法器的嵌套。
步骤四、使用Pycharm内置工具PYQT5设计FPGA和神经网络训练平台联合测试的主控GUI；
结合图6，在步骤四中，输入数据的预处理包括数据的归一化处理、数据样本转化为tensor数组和tensor数组转化为variable向量；pytorch设计的神经网络的输入层只接收variable类型的的输入变量；前馈神经网络的结构框架是确定神经网络的层数、每层结点数、每层神经元的激活函数、初始学习率和初始权重偏置参数；神经网络训练过程包括确定训练轮数、输出预测值，以及计算预测值和期望值的误差，根据误差更新权重和偏置参数；如果训练完成的成熟神经网络预测结果与预期结果准确率达标，则将成熟的神经网络的权重和偏置参数提取出来，一方面移植给pytorch搭建的前馈神经网络，一方面通过串口传给FPGA搭建的前馈神经网络。
步骤五、基于神经网络对SRAM存储器仿真参数进行学习训练，诊断所述SRAM存储器的故障失效现象；所述故障包括温度、辐射和机械振动三种类别。
结合图2，以温度为例进行说明，在步骤五中，采用现有的Cadence软件，对SRAM存储器进行温度性能仿真，结合高低温试验方法确定高低温老化失效的关键参数；具体为：
(1)运行待测SRAM存储器，每执行SRAM存储器一种功能时采集多个固定时间点的电源电流(综合考虑采集可行性和对失效的反应能力)，采集输出高低电平，进行归一化处理并整合成一个列向量后，作为神经网络的样本输入；模拟多种失效工作状态和正常工作状态，采集训练样本并设定所述训练样本的分类标识；
(2)使用逐次逼近型ADC周期性采集特征参数(输出高低电平和电源电流)，并转换成数字信号；使用卡尔曼滤波器滤除采集信息的高斯白噪声，并暂存在寄存器中；
(3)搭建BP神经网络，确定隐藏层层数、隐层的结点数、初始权重和偏置激活函数参数；在MATLAB平台使用训练样本数据更新权重和偏置参数，训练出成熟的神经网络；
(4)输入测试样本数据，计算输出分类；判断待测电路是否失效，如果失效是何种失效模式，并总结分类的准确率如何，先在MATLAB平台测试一部分数据，取得理想效果后进行BP神经网络的RTL设计。
所述SRAM存储器空间在轨服役温度影响的关键参数特征提取，具体步骤如下：
步骤1、构建典型的SRAM存储器电路图并提取其特征参数；
本发明中采用基于Cadence软件的电路级的仿真方式，充分考虑与温度相关的特征参数，包括阈值电压、漏电流以及跨导等参数。
SRAM单元即静态随机存取存储单元，是构成SRAM的基本单元。SRAM存储器基本电路图如图3所示，T2、T4为P沟道MOS管，T1，T3，T5，T6为N沟道MOS管。SRAM的每1个bit存储在由4个场效应管(T1，T2，T3，T4)构成的两个交叉耦合的反相器中。另外两个T5，T6管是门控管，是存储单元用于读写位线(BL，BL’)的控制开关。WL是字线，WL＝1时，T5和T6导通，基本单元与位线连通，开始读写；WL＝0时，保持数据。Addr为地址选择信号，Addr＝1时，表示选中该存储单元，正常工作；Addr＝0时，该存储单元不工作。D、D’是IO端口。图5为对应图3中晶体管采集的特征参数与温度的变化关系曲线示意图；图5中，所对应的关系曲线主要针对SRAM存储器对温度最为敏感的T2和T3晶体管。
读操作：位线BL和BL’预充为1，然后开启字线WL。若Q为1，T3，T5导通，T4截止，T2，T6导通，T1截止，BL’泄放为0。若Q为0，T4，T5导通，T3截止，T1，T6导通，T2截止，BL泄放为0。
写操作：把要写入的状态加载到位线。写1则BL＝1，BL’＝0；写0则BL＝0，BL’＝1。随后开启字线WL，位线上的状态被载入SRAM基本单元。
Cadence软件是美国Cadence公司开发的电子设计自动化系统。具有电路设计功能，电路仿真功能，版图绘制功能，是集成电路设计的必备软件之一。
步骤2、确定温度失效机理的直接诱导关系；
温度对负偏置温度不稳定性(NBTI)效应和经时击穿(TDDB)效应两种失效机理有直接诱导关系，对热载流子注入(HCI)效应和电迁移(EM)效应也有影响。MOS管受失效影响最大的电参数是阈值电压Vth，漏电流Id和跨导gm。
步骤3、确定温度对电学和物理参数映射关系；在步骤3中，所述确定温度对电学和物理参数映射关系采用高低温交变试验的方式来获得。SRAM存储器电学参数和高低温仿真采用TCAD软件。
TCAD软件，全称为Technology ComputerAided Design，半导体工艺模拟以及器件模拟工具，该软件的发行商为美国Synopsys公司。其作用是通过设定器件的结构参数、加工工艺、外界条件等参数，来模拟器件的电性能及内部状态。
在测试板的实际故障注入没有准备好之前，通过不同温度下真SRAM单元的仿真结果(主要是阈值电压Vth，漏电流Id和跨导gm)作为特征参数，经过数据预处理后作为训练样本和测试样本，证实神经网络对集成电路失效电参数学习训练和失效状态诊断的可行性和优越性。
SRAM基本单元仿真电路图采用smic65nm工艺库搭建，MOS管最小宽长比380n/300n。单元上拉比PR设置为1<1.8，单元比CR设置为1.5>1.2，符合通用经验值。字线WL和地址选择先Addr加持续高电平，在渐变仿真温度(1℃～100℃)收集和统计电参数(T2和T3管的阈值电压Vth，漏电流Id和跨导gm以及BL到Q的写延时)。
步骤4、确定温度与MOS晶体管性能关系；
结合图4，仿真温度为1℃，40℃，70℃，100℃时的IO到Q的写延时。选取纵坐标同为1.65V左右的位于IO和Q曲线上的坐标点，得到两者的延时dx。延时随着温度的增加而增加，证明温度加剧了SRAM基本单元的老化，降低了MOS管的传输速度。
步骤5、数据滤波；
针对高低温采样信息，对数据进行输入向量滤波，滤掉大部分噪声，使测量值更接近真实值。并将采集部分转换的数字形式的电流功耗信息进行进一步的过滤，减小噪音，使采到的数据更加接近真实的电流信息，从而使得后面神经网络提取功耗特征信息做出故障诊断的过程与先前的故障模型更加切合，诊断结果更加精确。
该部分实现的理论基础是经典的Kalman滤波原理，整个卡尔曼滤波的过程是基于两个基本的量和五个公式。两个量为电流信息的测量值和估计值，其中，测量值即为ADC的采集和转换完的数字量，估计值是通过对电流信息整体变化趋势模型来预测的值，例如，假定采集的电流信息变化是线性的，则可令现状态的估计值x(t)等于上一状态的估计值x(t-1)乘上一个状态系数A。则根据这两个基本量利用下面的五个公式来不断迭代的过程，优化输出更加接近真实值。基本公式如下：
X(k|k-1)＝A·X(k-1|k-1)+B·U(k) (1)
P(k|k-1)＝A·P(k-1|k-1)·A'+Q (2)
Kg(k)＝P(k|k-1)·H'/(H·P(k|k-1)·H'+R) (3)
X(k|k)＝X(k|k-1)+Kg(k)·(Z(k)-H·X(k|k-1)) (4)
P(k|k)＝(I-Kg(k)·H)·P(k|k-1) (5)
其中，X(k|k-1)是现状态的估计值，X(k|k)是下一状态的估计值；A为整体变化趋势模型的状态系数；U(k)为现在状态的控制量，如果没有控制量，它可以为0，B为其系数；P(k|k-1)和P(k|k)分别是对应于X(k|k-1)和X(k|k)的协方差，给定初始值后可以不断迭代求得；Q是系统过程的固定噪声(高斯白噪声)；Kg为卡尔曼增益；H是测量系统的参数，假设值为1；R是测量过程的固定噪声；Z(k)是系统的测量值；I为1的矩阵，对于单模型单测量，I＝1。
步骤6、采用神经网络算法训练错误样本。
每个温度下的6个参数(不包含延时)为一个样本。因为工业和商业用途的SRAM普遍最佳工作温度在-25℃～55℃，所以做训练样本时预期输出在1℃～50℃为0(正常)，在51℃～100℃为1(高温失效)。
将样本导入神经网络训练平台。训练样本导入基于BP算法的学习训练模块，测试样本导入pytorch前馈神经网络。训练次数设定为2000次，经过反复检验，对于此样本，超过2000次训练次数，准确率能稳定在95％以上。
步骤六、设计、制版、焊接和调试包含待测DSP和外围电路的待测板；
待测板电路原理图由板载核心TMS320F28335的其它产品开发板的电路原理图稍作修改得来。修改包括增加模数转换器ADS7047；对应增加一组双排插针，用于外接ADC的采样时钟、片选信号和信号输出；由于待采集特征参数是核心DSP芯片的电源电流，所以增加一组电源转换模块(5V-3.3V，5V-1.8V)用于DSP和ADC的独立供电，另一组是初始的整板供电电源；在核心DSP芯片电源端口外部接一个大小为1欧姆的分压电阻，使ADC采集的分压电阻的电压值等效于核心DSP芯片的电源电流值。
步骤七、在故障注入的条件下，通过主控GUI对待测板、FPGA和神经网络训练平台进行联合测试，从而进行模拟故障试验；
所述步骤七具体为：
待测板1在正常无干扰环境下持续运行指定程序；周期性采样并还原1000个采样时刻的电源电流值，对500个采样时刻的电源电流值进行正态分布，获得Xilinx FPGAV7正常工作时电源电流阈值标准；每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签0，作为训练样本；后50个样本不加输出标签，在系统外记录标签为0，作为测试样本；所述标签0表示正常；
待测板2在辐射模拟环境下持续运行指定程序，使用质子直线加速器对SRAM作用，模拟单子里翻转效应；周期性采样并还原电源电流值，同时缓慢增加粒子量，直至采样的电源电流稳定偏离阈值标准，停止增加粒子量；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签1，作为训练样本；后50个样本不加输出标签，在系统外记录标签为1，作为测试样本；所述标签1表示辐照故障；
待测板3在温度模拟环境下持续运行指定程序，将其置于热学实验高温炉；周期性采样并还原电源电流值，同时逐渐分级提高设定温度，直至采样的电源电流稳定偏离阈值标准，停止提高温度；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签2，作为训练样本；后50个样本不加输出标签，在系统外记录标签为2，作为测试样本；所述标签2表示高温故障；
待测板4在机械振动模拟环境下持续运行指定程序，将其置于力学试验样机ER2C1000JFM4VSX55RT，分别进行X、Y、Z方向的随机振动、正弦振动和机械冲击三种振动模式；周期性采样并还原电源电流值，同时改变振动模式并逐渐分级提高振动频率和幅度，直至采样的电源电流稳定偏离阈值标准，停止力学环境变化；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签3，作为训练样本；后50个样本不加输出标签，在系统外记录标签为3，作为测试样本；所述标签3表示力学故障。
步骤八、模拟故障试验结束后共获得200(4*50)组训练样本和200(4*50)组测试样本，将训练样本进行数据预处理后及其输出标签(神经网络输出层节点理想输出)按组输入到神经网络训练平台的基于BP算法的神经网络学习训练模块，迭代计算输出节点输出并与理想输出进行比较，更新神经网络的权重和偏置，将更新后的权重和偏置移植到基于FPGA的前馈神经网络和基于Pytorch搭建的前馈神经网络中，进行分类诊断并与预期输出比较，得到准确率。
以上对本发明所提出的一种SRAM存储器空间服役故障分类失效检测方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种SRAM存储器空间服役故障分类失效检测方法，其特征在于：所述方法包括以下步骤：
步骤一、确定采集的电源电流参数的数据预处理过程，用Verilog语言设计SPI接口协议模块、数字信号恢复真实值、滤波除噪和离差标准化过程；
步骤二、用Verilog语言设计实现基于FPGA的前馈神经网络；具体为：使用Verilog设计了6-2-4-2结构的双隐层前馈神经网络，输入IN1～IN6为数据预处理之后的电源电流参数，输出为OUT1和OUT2；通过输出层节点的输出值进行分类，采用softmax函数，若softmax(OUT1)>softmax(OUT2)，则分类结果为1，反之分类结果为2；
步骤三、使用基于python语言的pytorch工具包设计神经网络训练平台，所述神经网络训练平台包括基于BP算法的神经网络学习训练模块和基于Pytorch搭建的前馈神经网络；
步骤四、使用Pycharm内置工具PYQT5设计FPGA和神经网络训练平台联合测试的主控GUI；
步骤五、基于神经网络对SRAM存储器仿真参数进行学习训练，诊断所述SRAM存储器的故障失效现象；
步骤六、设计、制版、焊接和调试包含待测SRAM和外围电路的待测板；
步骤七、在故障注入的条件下，通过主控GUI对待测板、FPGA和神经网络训练平台进行联合测试，从而进行模拟故障试验；
步骤八、模拟故障试验结束后可获得200组训练样本和200组测试样本，将训练样本进行数据预处理后及其输出标签按组输入到神经网络训练平台的基于BP算法的神经网络学习训练模块，迭代计算输出节点输出并与理想输出进行比较，更新神经网络的权重和偏置，将更新后的权重和偏置移植到基于FPGA的前馈神经网络和基于Pytorch搭建的前馈神经网络中，进行分类诊断并与预期输出比较，得到准确率；
在步骤四中，输入数据的预处理包括数据的归一化处理、数据样本转化为tensor数组和tensor数组转化为variable向量；pytorch设计的神经网络的输入层只接收variable类型的输入变量；前馈神经网络的结构框架是确定神经网络的层数、每层结点数、每层神经元的激活函数、初始学习率和初始权重偏置参数；神经网络训练过程包括确定训练轮数、输出预测值，以及计算预测值和期望值的误差，根据误差更新权重和偏置参数；如果训练完成的成熟神经网络预测结果与预期结果准确率达标，则将成熟的神经网络的权重和偏置参数提取出来，一方面移植给pytorch搭建的前馈神经网络，一方面通过串口传给FPGA搭建的前馈神经网络；
在步骤五中，对SRAM存储器进行温度性能仿真，结合高低温试验方法确定高低温老化失效的关键参数；具体为：
(1)运行待测SRAM存储器，每执行SRAM存储器一种功能时采集多个固定时间点的电源电流，采集输出高低电平，进行归一化处理并整合成一个列向量后，作为神经网络的样本输入；模拟多种失效工作状态和正常工作状态，采集训练样本并设定所述训练样本的分类标识；
(2)使用逐次逼近型ADC周期性采集特征参数，并转换成数字信号；使用卡尔曼滤波器滤除采集信息的高斯白噪声，并暂存在寄存器中；
(3)搭建BP神经网络，确定隐藏层层数、隐层的结点数、初始权重和偏置激活函数参数；在MATLAB平台使用训练样本数据更新权重和偏置参数，训练出成熟的神经网络；
(4)输入测试样本数据，计算输出分类；判断待测电路是否失效，如果失效是何种失效模式，并总结分类的准确率如何，先在MATLAB平台测试一部分数据，取得理想效果后进行BP神经网络的RTL设计。
2.根据权利要求1所述的方法，其特征在于：所述故障包括温度、辐射和机械振动三种类别。
3.根据权利要求2所述的方法，其特征在于：所述步骤一具体为：采用单项传输，主设备为ADC，采集待测SRAM存储器的电源电流，串行输出12位数字信号，串行输出端口SDO/MOSI；从设备为FPGANEXYS4，逐位接收ADC的数字信号输出MOSI，通过时钟计数器把串行单bit数据MOSI提取整合成多个12位数据。
4.根据权利要求3所述的方法，其特征在于：在步骤三中，Pytorch搭建的前馈神经网络是由若干个神经元按设定好的层数进行连接的，权重和偏置都由神经网络训练平台提供，反映到verilog的组合逻辑部分表示为若干个乘法器和加法器的嵌套。
5.根据权利要求4所述的方法，其特征在于：所述SRAM存储器空间在轨服役温度影响的关键参数特征提取，具体步骤如下：
步骤1、构建SRAM存储器电路图并提取其特征参数；
步骤2、确定温度失效机理的直接诱导关系；
步骤3、确定温度对电学和物理参数映射关系；
步骤4、确定温度与MOS晶体管性能关系；
步骤5、数据滤波；
步骤6、采用神经网络算法训练错误样本。
6.根据权利要求2所述的方法，其特征在于：所述步骤七具体为：
待测板1在正常无干扰环境下持续运行指定程序；周期性采样并还原1000个采样时刻的电源电流值，对500个采样时刻的电源电流值进行正态分布，获得FPGA正常工作时电源电流阈值标准；每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签0，作为训练样本；后50个样本不加输出标签，在系统外记录标签为0，作为测试样本；所述标签0表示正常；
待测板2在辐射模拟环境下持续运行指定程序，使用质子直线加速器对SRAM作用，模拟单子里翻转效应；周期性采样并还原电源电流值，同时缓慢增加粒子量，直至采样的电源电流稳定偏离阈值标准，停止增加粒子量；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签1，作为训练样本；后50个样本不加输出标签，在系统外记录标签为1，作为测试样本；所述标签1表示辐照故障；
待测板3在温度模拟环境下持续运行指定程序，将其置于热学实验高温炉；周期性采样并还原电源电流值，同时逐渐分级提高设定温度，直至采样的电源电流稳定偏离阈值标准，停止提高温度；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签2，作为训练样本；后50个样本不加输出标签，在系统外记录标签为2，作为测试样本；所述标签2表示高温故障；
待测板4在机械振动模拟环境下持续运行指定程序，将其置于力学试验样机分别进行X、Y、Z方向的随机振动、正弦振动和机械冲击三种振动模式；周期性采样并还原电源电流值，同时改变振动模式并逐渐分级提高振动频率和幅度，直至采样的电源电流稳定偏离阈值标准，停止力学环境变化；在此状态下周期性采样并还原500个采样时刻的电源电流值，每5个相邻采样时刻的电源电流值作为一组样本，共100个样本，给前50个样本加入神经网络输出标签3，作为训练样本；后50个样本不加输出标签，在系统外记录标签为3，作为测试样本；所述标签3表示力学故障。
7.根据权利要求5所述的方法，其特征在于：在步骤3中，所述确定温度对电学和物理参数映射关系采用高低温交变试验的方式来获得。
CN202010378931.0A 2020-05-07 2020-05-07 一种sram存储器空间服役故障分类失效检测方法 Active CN111651337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010378931.0A CN111651337B (zh) 2020-05-07 2020-05-07 一种sram存储器空间服役故障分类失效检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010378931.0A CN111651337B (zh) 2020-05-07 2020-05-07 一种sram存储器空间服役故障分类失效检测方法

Publications (2)

Publication Number Publication Date
CN111651337A CN111651337A (zh) 2020-09-11
CN111651337B true CN111651337B (zh) 2022-07-12

Family

ID=72346104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010378931.0A Active CN111651337B (zh) 2020-05-07 2020-05-07 一种sram存储器空间服役故障分类失效检测方法

Country Status (1)

Country Link
CN (1) CN111651337B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597733B (zh) * 2020-12-30 2022-07-15 北京华大九天科技股份有限公司 一种存储单元的识别方法、设备及计算机可读存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708230A (zh) * 2012-04-23 2012-10-03 哈尔滨工业大学 一种环形栅器件版图上等效宽度测定方法
CN106444489A (zh) * 2016-08-31 2017-02-22 中国人民解放军装甲兵工程学院 基于数字化监测重型装备发动机的监测装置及其监测方法
CN108197014A (zh) * 2017-12-29 2018-06-22 东软集团股份有限公司 故障诊断方法、装置及计算机设备
CN109074520A (zh) * 2016-04-13 2018-12-21 1Qb信息技术公司 量子处理器及其用于实现神经网络的用途
CN109116150A (zh) * 2018-08-03 2019-01-01 福州大学 一种基于小脑模型神经网络的电力电子变换器故障诊断方法
CN110619922A (zh) * 2018-06-18 2019-12-27 三星电子株式会社 半导体故障分析装置及其故障分析方法
CN111034183A (zh) * 2017-09-04 2020-04-17 株式会社半导体能源研究所 图像处理方法、半导体装置及电子设备
CN111027058A (zh) * 2019-11-12 2020-04-17 深圳供电局有限公司 一种电力系统检测数据攻击的方法、计算机设备和存储介质
CN111094952A (zh) * 2017-09-06 2020-05-01 科磊股份有限公司 用于缺陷检测及分类的统一神经网络

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708230A (zh) * 2012-04-23 2012-10-03 哈尔滨工业大学 一种环形栅器件版图上等效宽度测定方法
CN109074520A (zh) * 2016-04-13 2018-12-21 1Qb信息技术公司 量子处理器及其用于实现神经网络的用途
CN106444489A (zh) * 2016-08-31 2017-02-22 中国人民解放军装甲兵工程学院 基于数字化监测重型装备发动机的监测装置及其监测方法
CN111034183A (zh) * 2017-09-04 2020-04-17 株式会社半导体能源研究所 图像处理方法、半导体装置及电子设备
CN111094952A (zh) * 2017-09-06 2020-05-01 科磊股份有限公司 用于缺陷检测及分类的统一神经网络
CN108197014A (zh) * 2017-12-29 2018-06-22 东软集团股份有限公司 故障诊断方法、装置及计算机设备
CN110619922A (zh) * 2018-06-18 2019-12-27 三星电子株式会社 半导体故障分析装置及其故障分析方法
CN109116150A (zh) * 2018-08-03 2019-01-01 福州大学 一种基于小脑模型神经网络的电力电子变换器故障诊断方法
CN111027058A (zh) * 2019-11-12 2020-04-17 深圳供电局有限公司 一种电力系统检测数据攻击的方法、计算机设备和存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Artificial neural network maximum power point tracker for solar electric vehicle;Theodore Amissah OCRAN等;《Tsinghua Science and Technology》;20050429;204-208 *
CMOS存储单元电路抗单粒子翻转加固设计研究;齐春华;《中国博士学位论文电子期刊网 信息科技辑》;20190115;I137-24 *
基于神经网络的集成电路芯片失效诊断系统设计;孙斌;《中国优秀硕士论文电子期刊网 工程科技Ⅱ辑》;20210115;C031-979 *

Also Published As

Publication number Publication date
CN111651337A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
Rao et al. Computing the soft error rate of a combinational logic circuit using parameterized descriptors
JP2021521646A (ja) 集積回路のプロファイリングおよび異常検出
CN105445569A (zh) 一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法
US10650910B2 (en) Semiconductor fault analysis device and fault analysis method thereof
TW201807424A (zh) 自動測試樣式生成的電路建模方法、非暫態電腦可讀存儲介質以及自動測試樣式生成電路
US9835680B2 (en) Method, device and computer program product for circuit testing
Barragan et al. A procedure for alternate test feature design and selection
Liu et al. Statistical test development for analog circuits under high process variations
Xiao et al. A fast and effective sensitivity calculation method for circuit input vectors
CN111651337B (zh) 一种sram存储器空间服役故障分类失效检测方法
Jidin et al. An automation program for March algorithm fault detection analysis
Oliveira et al. On-line BIST for performance failure prediction under aging effects in automotive safety-critical applications
Nakamura et al. Measurement of neutron-induced single event transient pulse width narrower than 100ps
KR101544649B1 (ko) ＳｏＣ에서의 오류율 분석 방법
Krishnaswamy et al. Tracking uncertainty with probabilistic logic circuit testing
Chakrabarti et al. Fault diagnosis for mixed-signal electronic systems
Zhao et al. Soft-spot analysis: targeting compound noise effects in nanometer circuits
Santos et al. Defect-oriented mixed-level fault simulation of digital systems-on-a-chip using HDL
Ye et al. A joint distribution-based testability metric estimation model for unreliable tests
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
CN114510866A (zh) 用于追踪逻辑系统设计的错误的方法及相关设备
Chang et al. Test pattern compression for probabilistic circuits
Biswal et al. A discrete event system approach to on-line testing of digital circuits with measurement limitation
CN109145480A (zh) 一种多瞬态故障影响下的纳米集成电路可靠性评估方法
Andjelkovic et al. Characterization and modeling of SET generation effects in CMOS Standard logic cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant