CN111651118A - 存储器系统、控制方法和控制装置 - Google Patents

存储器系统、控制方法和控制装置 Download PDF

Info

Publication number
CN111651118A
CN111651118A CN202010342940.4A CN202010342940A CN111651118A CN 111651118 A CN111651118 A CN 111651118A CN 202010342940 A CN202010342940 A CN 202010342940A CN 111651118 A CN111651118 A CN 111651118A
Authority
CN
China
Prior art keywords
data
memory
memories
data input
working mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010342940.4A
Other languages
English (en)
Other versions
CN111651118B (zh
Inventor
谢元禄
刘璟
张君宇
霍长兴
呼红阳
张坤
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010342940.4A priority Critical patent/CN111651118B/zh
Publication of CN111651118A publication Critical patent/CN111651118A/zh
Application granted granted Critical
Publication of CN111651118B publication Critical patent/CN111651118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及存储器技术领域，具体涉及一种存储器系统、控制方法和控制装置。系统包括：存储器控制器，包括第一数据输入端和N个第二数据输入端；投票表决器，包括N个第三数据输入端和第一数据输出端；第一数据输出端连接第一数据输入端；N个存储器均包括第二数据输出端；N个存储器中任一个存储器的第二数据输出端连接N个第二数据输入端中与任一个存储器对应的第二数据输入端；N个存储器中任一个存储器的第二数据输出端还连接N个第三数据输入端中与任一个存储器对应的第三数据输入端。本发明兼顾了多模冗余存储机制和普通存储机制，从而提高了多模冗余技术中存储器的利用效率。

Description

存储器系统、控制方法和控制装置
技术领域
本发明涉及存储器技术领域，具体涉及一种存储器系统、控制方法和控制装置。
背景技术
随着数字技术的不断发展，用于存储数据的存储器早已成为了人们生活、工作、科研和生产中不可缺少的必需品，而数据的可靠性也逐渐被人们所重视，例如航空和航天等应用领域对数据的可靠性就有着极高的要求。因此，多模冗余的存储技术便应运而生。
多模冗余存储技术的工作机理是：在多个不同的存储器中存储相同的三份数据，读取存储器时，同时从多个存储器进行读出，对结果数据进行投票表决，其表决结果就是存储器的读出结果。多模冗余技术以付出更多的硬件资源为代价，获得了更高的数据可靠性。
可见，现有的多模冗余存储技术并不灵活，存在对存储器资源的浪费。
因此，如何提高多模冗余技术中存储器的利用效率，是目前亟需解决的技术问题。
发明内容
本发明的目的是提供一种存储器系统、控制方法和控制装置，以提高多模冗余技术中存储器的利用效率。
本发明实施例提供了以下方案：
第一方面，本发明实施例提供一种存储器系统，所述系统包括：
存储器控制器、投票表决器和N个存储器；
所述存储器控制器，包括第一数据输入端和N个第二数据输入端；
所述投票表决器，包括N个第三数据输入端和第一数据输出端；所述第一数据输出端连接所述第一数据输入端；
所述N个存储器均包括第二数据输出端；所述N个存储器中任一个存储器的第二数据输出端连接所述N个第二数据输入端中与所述任一个存储器对应的第二数据输入端；所述N个存储器中任一个存储器的第二数据输出端还连接所述N个第三数据输入端中与所述任一个存储器对应的第三数据输入端。
在一种可能的实施例中，所述系统还包括N个第一数据检错纠错器；
所述N个存储器中任一个存储器的第二数据输出端，通过所述N个第一数据检错纠错器中与所述任一个存储器对应的第一数据检错纠错器，连接所述N个第二数据输入端中与所述任一个存储器对应的第二数据输入端。
在一种可能的实施例中，所述系统还包括第二数据检错纠错器；
所述第一数据输出端，通过所述第二数据检错纠错器，连接所述第一数据输入端。
在一种可能的实施例中，所述N个存储器为SPI Flash存储器、Parallel NORFlash存储器、NAND Flash存储器、RRAM存储器、PRAM存储器和MRAM存储器中的一种或多种。
第二方面，本发明实施例提供一种存储器控制方法，所述方法应用于如第一方面中任一所述的存储器系统中的存储器控制器，包括：
接收用户发出的工作模式指令；
若所述工作模式指令为冗余工作模式指令，则通过第一数据输入端获取N个存储器中存储的数据；
若所述工作模式指令为扩容工作模式指令，则通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
在一种可能的实施例中，所述通过第一数据输入端获取N个存储器中存储的数据，包括：
通过所述第一数据输入端获取经过检错纠错处理的所述N个存储器中存储的数据。
在一种可能的实施例中，所述通过N个第二数据输入端分别获取所述N个存储器中存储的数据，包括：
通过所述N个第二数据输入端分别获取经过检错纠错处理的所述N个存储器中存储的数据。
第三方面，本发明实施例提供一种存储器控制装置，所述装置应用于如第一方面中任一所述的存储器系统中的存储器控制器，包括：
指令接收模块，用于接收用户发出的工作模式指令；
数据获取模块，用于在所述工作模式指令为冗余工作模式指令时，通过第一数据输入端获取N个存储器中存储的数据；还用于在所述工作模式指令为扩容工作模式指令时，通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
第四方面，本发明实施例提供一种存储器控制设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现第二方面中任一所述的存储器控制方法的步骤。
第五方面，本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时以实现第二方面中任一所述的存储器控制方法的步骤。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明中，存储器的数据输出端可以通过投票表决器连接到存储器控制器的数据输入端，还可以直接连接到存储器控制器的数据输入端。当存储器控制器直接获取存储器中的存储数据时，每个存储器可以当做普通存储器来使用，以提高存储器系统的整体容量；而当存储器控制器通过投票表决器来获取存储器中的存储数据时，每个存储器均存储相同的数据，通过投票表决器来对传输给存储器控制器的数据进行可靠性验证，从而实现了高可靠的多模冗余的存储机制。
本发明兼顾了多模冗余存储机制和普通存储机制，在需要高可靠存储时，采用多模冗余存储机制，而在需要系统存储容量时，采用普通存储机制，从而提高了多模冗余技术中存储器的利用效率。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器系统的结构示意图；
图2是本发明实施例提供的一种存储器系统的结构示意图；
图3是本发明实施例提供的一种存储器系统的结构示意图；
图4是本发明实施例提供的一种存储器控制方法的流程图；
图5是本发明实施例提供的一种存储器控制装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明实施例保护的范围。
请参阅图1，图1为本发明实施例提供的一种存储器系统的结构示意图，该系统包括：存储器控制器1、投票表决器2和N个存储器3。
存储器控制器1上设有第一数据输入端11和N个第二数据输入端12。
投票表决器2上设有N个第三数据输入端21和第一数据输出端22。
N个存储器3上均设有第二数据输出端31。
具体的，第一数据输出端22连接第一数据输入端11；N个存储器3中每个存储器3的第二数据输出端31均对应有一个存储器控制器1上的第二数据输入端12，每个第二数据输出端31均与其单独对应的第二数据输入端12连接；同时，N个存储器3中每个存储器3的第二数据输出端31均对应有一个投票表决器2上的第三数据输入端21，每个第二数据输出端31均与其单独对应的第三数据输入端21连接。
具体来说，投票表决器2可以由逻辑与非门电路构建而成，当从N个存储器3输入进投票表决器2中的N个数据中包含有至少一半以上相同的数据时，就将这个至少一半以上相同的数据作为可靠数据上传给存储器控制器1，以实现投票表决机制。
具体来说，存储器控制器1与存储器3之间还设有控制信号链路和写入数据链路，以全面实现存储器控制器1对存储器3的控制。
具体来讲，N个存储器可以为SPI Flash存储器、Parallel NOR Flash存储器、NANDFlash存储器、RRAM存储器、PRAM存储器和MRAM存储器中的一种或多种。即：N个存储器可以都是同一类存储器，例如N个存储器都为SPI Flash存储器。当然，其也可以为不同的存储器，假设有4个存储器，则其中两个可以为SPI Flash存储器，另外两个分别为NAND Flash存储器、RRAM存储器。以上举例仅用作说明，但并不限制本发明，本发明可根据实际情况选用具体的存储器类型。
具体的，N取不小于3的奇数。
本实施例中，存储器3的数据输出端可以通过投票表决器2连接到存储器控制器1的数据输入端，还可以直接连接到存储器控制器1的数据输入端。当存储器控制器1直接获取存储器3中的存储数据时，每个存储器3可以当做普通存储器来使用，以提高存储器系统的整体容量；而当存储器控制器1通过投票表决器2来获取存储器3中的存储数据时，每个存储器3均存储相同的数据，通过投票表决器2来对传输给存储器控制器1的数据进行可靠性验证，从而实现了高可靠的多模冗余的存储机制。
本实施例中，当将N个存储器均作为普通的存储器使用时，存储器控制器分别对N个存储器进行访问操作，N个存储器的读写擦操作互相独立，不再强求N个存储器当中存储相同的数据。这样的好处是，存储容量得以完全释放，存储容量比多模冗余机制下更大，但是，其获取数据的可靠性却比多模冗余机制获取数据的可靠性低，为此，本发明还提供了一种提高扩容工作模式下获取数据可靠性的方案，如图2所示为本发明实施例提供的一种存储器系统的结构示意图，具体方案为：
所述系统还包括N个第一数据检错纠错器4。
N个第一数据检错纠错器4与N个存储器3一一对应，N个存储器3中每一个存储器3的第二数据输出端31均通过与其对应的第一数据检错纠错器4连接与其对应的存储器控制器1的第二数据输入端12。
具体的，第一数据检错纠错器4采用ECC检错纠错算法，实现对输入数据的错误检验和错误纠正的功能。
在一种可能的实施例中，本发明还提供了一种提高扩容工作模式下获取数据可靠性的方案，如图3所示为本发明实施例提供的一种存储器系统的结构示意图，具体方案为：
所述系统还包括第二数据检错纠错器5；
所述第一数据输出端22，通过所述第二数据检错纠错器5，连接所述第一数据输入端11。
具体的，第二数据检错纠错器5采用ECC检错纠错算法，实现对输入数据的错误检验和错误纠正的功能。
基于与方法同样的发明构思，本发明实施例还提供了一种存储器控制方法，所述方法应用于如第一方面中任一所述的存储器系统中的存储器控制器。
如图4所示为该方法实施例的流程图，包括步骤1-1至步骤1-3。
步骤1-1，接收用户发出的工作模式指令。
具体来讲，该工作模式指令用来切换或确定存储器控制器的工作模式，本实施例中包括冗余工作模式和扩容工作模式。
步骤1-2，若所述工作模式指令为冗余工作模式指令，则通过第一数据输入端获取N个存储器中存储的数据。
具体来讲，冗余工作模式能够基于多模冗余的存储机制，提高存储器控制器获取存储器中存储数据的可靠性。
步骤1-3，若所述工作模式指令为扩容工作模式指令，则通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
具体来讲，扩容工作模式能够提高整个存储器系统的存储容量，提高存储器系统对存储器的利用效率。
在一种可能的实施例中，所述通过第一数据输入端获取N个存储器中存储的数据，包括步骤1.1。
步骤1.1，通过所述第一数据输入端获取经过检错纠错处理的所述N个存储器中存储的数据。
具体来讲，通过检错纠错处理，提高扩容工作模式下，存储器控制器获取的数据的可靠性。
在一种可能的实施例中，所述通过N个第二数据输入端分别获取所述N个存储器中存储的数据，包括步骤2.1。
步骤2.1，通过所述N个第二数据输入端分别获取经过检错纠错处理的所述N个存储器中存储的数据。
具体来讲，通过检错纠错处理，提高冗余工作模式下，存储器控制器获取的数据的可靠性。
基于与方法同样的发明构思，本发明实施例还提供了一种存储器控制装置，所述装置应用于如第一方面中任一所述的存储器系统中的存储器控制器。
如图5所述为该装置实施例的结构示意图，包括：
指令接收模块2-1，用于接收用户发出的工作模式指令；
数据获取模块2-2，用于在所述工作模式指令为冗余工作模式指令时，通过第一数据输入端获取N个存储器中存储的数据；还用于在所述工作模式指令为扩容工作模式指令时，通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
基于与前述实施例中同样的发明构思，本发明实施例还提供一种存储器控制设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现前文任一所述方法的步骤。
基于与前述实施例中同样的发明构思，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前文任一所述方法的步骤。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例中，存储器的数据输出端可以通过投票表决器连接到存储器控制器的数据输入端，还可以直接连接到存储器控制器的数据输入端。当存储器控制器直接获取存储器中的存储数据时，每个存储器可以当做普通存储器来使用，以提高存储器系统的整体容量；而当存储器控制器通过投票表决器来获取存储器中的存储数据时，每个存储器均存储相同的数据，通过投票表决器来对传输给存储器控制器的数据进行可靠性验证，从而实现了高可靠的多模冗余的存储机制。
本发明实施例兼顾了多模冗余存储机制和普通存储机制，在需要高可靠存储时，采用多模冗余存储机制，而在需要系统存储容量时，采用普通存储机制，从而提高了多模冗余技术中存储器的利用效率。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、装置(模块、系统)、和计算机程序产品的流程图和/或方框图来描述。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式计算机或者其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种存储器系统，其特征在于，所述系统包括：
存储器控制器、投票表决器和N个存储器；
所述存储器控制器，包括第一数据输入端和N个第二数据输入端；
所述投票表决器，包括N个第三数据输入端和第一数据输出端；所述第一数据输出端连接所述第一数据输入端；
所述N个存储器均包括第二数据输出端；所述N个存储器中任一个存储器的第二数据输出端连接所述N个第二数据输入端中与所述任一个存储器对应的第二数据输入端；所述N个存储器中任一个存储器的第二数据输出端还连接所述N个第三数据输入端中与所述任一个存储器对应的第三数据输入端。
2.根据权利要求1所述的存储器系统，其特征在于，所述系统还包括N个第一数据检错纠错器；
所述N个存储器中任一个存储器的第二数据输出端，通过所述N个第一数据检错纠错器中与所述任一个存储器对应的第一数据检错纠错器，连接所述N个第二数据输入端中与所述任一个存储器对应的第二数据输入端。
3.根据权利要求1所述的存储器系统，其特征在于，所述系统还包括第二数据检错纠错器；
所述第一数据输出端，通过所述第二数据检错纠错器，连接所述第一数据输入端。
4.根据权利要求1所述的存储器系统，其特征在于，所述N个存储器为SPI Flash存储器、Parallel NOR Flash存储器、NAND Flash存储器、RRAM存储器、PRAM存储器和MRAM存储器中的一种或多种。
5.一种存储器控制方法，其特征在于，所述方法应用于如权利要求1至4任一所述的存储器系统中的存储器控制器，包括：
接收用户发出的工作模式指令；
若所述工作模式指令为冗余工作模式指令，则通过第一数据输入端获取N个存储器中存储的数据；
若所述工作模式指令为扩容工作模式指令，则通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
6.根据权利要求5所述的存储器控制方法，其特征在于，所述通过第一数据输入端获取N个存储器中存储的数据，包括：
通过所述第一数据输入端获取经过检错纠错处理的所述N个存储器中存储的数据。
7.根据权利要求5所述的存储器控制方法，其特征在于，所述通过N个第二数据输入端分别获取所述N个存储器中存储的数据，包括：
通过所述N个第二数据输入端分别获取经过检错纠错处理的所述N个存储器中存储的数据。
8.一种存储器控制装置，其特征在于，所述装置应用于如权利要求1至4任一所述的存储器系统中的存储器控制器，包括：
指令接收模块，用于接收用户发出的工作模式指令；
数据获取模块，用于在所述工作模式指令为冗余工作模式指令时，通过第一数据输入端获取N个存储器中存储的数据；还用于在所述工作模式指令为扩容工作模式指令时，通过N个第二数据输入端分别获取所述N个存储器中存储的数据。
9.一种存储器控制设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现权利要求5至7任一所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时以实现权利要求5至7任一所述的方法的步骤。
CN202010342940.4A 2020-04-27 2020-04-27 存储器系统、控制方法和控制装置 Active CN111651118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010342940.4A CN111651118B (zh) 2020-04-27 2020-04-27 存储器系统、控制方法和控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010342940.4A CN111651118B (zh) 2020-04-27 2020-04-27 存储器系统、控制方法和控制装置

Publications (2)

Publication Number Publication Date
CN111651118A true CN111651118A (zh) 2020-09-11
CN111651118B CN111651118B (zh) 2023-11-21

Family

ID=72342455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010342940.4A Active CN111651118B (zh) 2020-04-27 2020-04-27 存储器系统、控制方法和控制装置

Country Status (1)

Country Link
CN (1) CN111651118B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706538A (zh) * 2022-06-07 2022-07-05 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259212A (zh) * 1997-04-02 2000-07-05 通用动力信息系统公司 容错计算机系统
CN103973482A (zh) * 2014-04-22 2014-08-06 南京航空航天大学 具有全局通信事务管理能力的容错片上网络系统及方法
CN104021813A (zh) * 2013-02-28 2014-09-03 爱思开海力士有限公司 存储器、包括存储器的存储系统及存储器控制器的操作方法
CN104461381A (zh) * 2014-11-19 2015-03-25 华为技术有限公司 一种存储系统、存储控制器及信息处理方法
US20160378593A1 (en) * 2014-03-18 2016-12-29 Kabushiki Kaisha Toshiba Cache memory, error correction circuitry, and processor system
CN108804706A (zh) * 2018-06-20 2018-11-13 南方科技大学 一种区块链数据处理方法、装置、设备及存储介质
CN109712665A (zh) * 2018-02-27 2019-05-03 上海安路信息科技有限公司 存储器及存储器的功能测试方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259212A (zh) * 1997-04-02 2000-07-05 通用动力信息系统公司 容错计算机系统
CN104021813A (zh) * 2013-02-28 2014-09-03 爱思开海力士有限公司 存储器、包括存储器的存储系统及存储器控制器的操作方法
US20160378593A1 (en) * 2014-03-18 2016-12-29 Kabushiki Kaisha Toshiba Cache memory, error correction circuitry, and processor system
CN103973482A (zh) * 2014-04-22 2014-08-06 南京航空航天大学 具有全局通信事务管理能力的容错片上网络系统及方法
CN104461381A (zh) * 2014-11-19 2015-03-25 华为技术有限公司 一种存储系统、存储控制器及信息处理方法
CN109712665A (zh) * 2018-02-27 2019-05-03 上海安路信息科技有限公司 存储器及存储器的功能测试方法
CN108804706A (zh) * 2018-06-20 2018-11-13 南方科技大学 一种区块链数据处理方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706538A (zh) * 2022-06-07 2022-07-05 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统
CN114706538B (zh) * 2022-06-07 2022-10-04 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统

Also Published As

Publication number Publication date
CN111651118B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US10901844B2 (en) Multiple node repair using high rate minimum storage regeneration erasure code
CN110888594A (zh) 数据存储装置及其校验码处理方法
CN110858128B (zh) 数据存储装置及其共享控制器中存储器的方法
KR20140047916A (ko) 데이터 압축 장치 및 방법, 데이터 압축 장치를 포함하는 메모리 시스템
CN101536110A (zh) 纠错器件及其方法
CN110825464A (zh) 用于提供由状态机引擎接收的数据的方法及设备
CN107885517B (zh) 嵌入式系统处理器程序加载电路
CN111679794B (zh) 多控存储系统中进行数据同步的方法和装置
CN113205839B (zh) 通过时钟调制验证读取数据可靠性的存储器系统及其操作方法
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN101615147A (zh) 皮卫星基于fpga的存储模块的容错方法
WO2024001024A1 (zh) 在区块链系统中执行交易的方法、区块链系统和节点
CN102760099A (zh) 数据写入方法、存储器控制器与存储器储存装置
CN105556480A (zh) 在基于闪存的存储系统中构建raid的方法及系统
CN113743942A (zh) 交易执行方法、区块链、主节点和主存储设备
CN109992525A (zh) 快闪存储器控制器
CN113744063B (zh) 区块链中执行交易的方法及装置
CN111651118B (zh) 存储器系统、控制方法和控制装置
CN113744062B (zh) 在区块链中执行交易的方法、区块链节点和区块链
CN105528183A (zh) 一种存储数据的方法及存储设备
CN105205012A (zh) 一种数据读取方法和装置
CN102693096B (zh) 基于位的串行传输云存储方法及装置
CN103970512A (zh) 多核处理器及其并行重放方法
CN117827284A (zh) 向量处理器访存指令处理方法、系统、设备及存储介质
CN105354107A (zh) NOR Flash的数据传输方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant