CN111629119A - 一种mipi数据处理方法、装置、存储介质及显示终端 - Google Patents
一种mipi数据处理方法、装置、存储介质及显示终端 Download PDFInfo
- Publication number
- CN111629119A CN111629119A CN202010373744.3A CN202010373744A CN111629119A CN 111629119 A CN111629119 A CN 111629119A CN 202010373744 A CN202010373744 A CN 202010373744A CN 111629119 A CN111629119 A CN 111629119A
- Authority
- CN
- China
- Prior art keywords
- synchronization signal
- counter
- count value
- compensated
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
本发明实施例提出一种MIPI数据处理方法、装置、存储介质及显示终端,属于集成电路技术领域。其中,所述方法包括接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。这样,通过设置参数进行补偿的方式,可使主设备对从设备匹配性将大大提高,兼容性更强,从而将移动显示设备中显示屏的通用性提高。
Description
技术领域
本发明实施例涉及集成电路技术领域,特别地,涉及一种MIPI数据处理方法、装置、存储介质及显示终端。
背景技术
移动产业处理器接口(Mobile Industry Processor Interface,MIPI)是为移动应用处理器定制的开放标准。MIPI显示串行接口(Display Serial Interface,DSI)作为一种高速显示通信接口在手机、平板电脑等显示终端上的应用越来越广泛。
MIPI显示串行接口传输的数据是用于移动显示终端,发送显示数据分为command模式和video模式,传统的将video模式MIPI数据解析到DPI的方法是按照DSI规范解析出DPI中的帧同步信号VSYNC0、水平同步信号HSYNC0、RGB像素有效使能信号DE和RGB像素数据DB,其中,VSYNC是帧同步信号,表示扫描1帧的开始,一帧也就是LCD显示的一个画面;HSYNC是行同步信号或水平同步信号,表示扫描1行的开始。如图1所示,该解析架构中看起来非常的简洁,但它不能兼容通用驱动屏或者显示玻璃的需求,具体表现如下:
1)、当移动显示终端发送的DPI数据中的VBP数值小于驱动屏的玻璃要求的Dummy数时,会出现显示异常,所述VBP代表垂直方向后端未使用的行数。
2)、当移动显示终端在发送DPI数据的空隙期间读取从设备寄存器,因为返回的是低速数据,会占用移动显示终端产生HSYNC的时间,甚至影响VSYNC的产生,造成屏显示异常。
3)、当移动显示终端在不同模式下考虑降低功耗,采用变换帧频的情况出现时,会影响补偿。
4)、当移动显示终端在DPI数据的空隙期让时钟进入低速以降低功耗时,会影响补偿。
综上所述,亟需一种兼容性好的MIPI数据处理方法以满足通用驱动显示屏的需求。
发明内容
本发明实施例提出一种MIPI数据处理方法、装置、存储介质及显示终端,旨在于提供一种兼容性好的MIPI数据处理方法以满足通用驱动显示屏的需求。
第一方面,本发明实施例提供一种MIPI数据处理方法,所述方法包括:
接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;
根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;
根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;
根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
第二方面,本发明实施例提供一种MIPI数据处理装置,应用于处理器,所述装置包括:
数据接收单元,用于接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;
数据解析单元,用于根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;
数据补偿单元,用于根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;
数据输出单元,用于根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
第三方面,本发明实施例提供一种计算机可读的存储介质,所述计算机可读的存储介质包括存储的程序,其中,所述程序运行时执行上述MIPI数据处理方法。
第四方面,本发明实施例还提供了一种显示终端,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为通过所述计算机程序执行上述MIPI数据处理方法。
与现有技术相比,本发明的有益效果是:通过设置参数进行补偿的方式,解决了MIPI部分信号缺失,移动显示设备的显示屏参数与主设备不匹配等问题,可使主设备对从设备匹配性将大大提高,兼容性更强,从而将移动显示设备中显示屏的通用性提高。
附图说明
一个或多个实施例中通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件/模块和步骤表示为类似的元件/模块和步骤,除非有特别申明,附图中的图不构成比例限制。
图1是背景技术中现有MIPI信号解析架构示意图;
图2是本发明一实施例提出的MIPI数据处理方法的流程图;
图3是本发明一实施例提出的补偿前后帧同步信号和水平同步信号示意图;
图4是本发明一实施例提出的MIPI数据处理装置的结构示意图;
图5是本发明一实施例提出的显示终端的示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。
除非另有定义,本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
请参阅图2,图2是本发明实施例提供的一种MIPI数据处理方法的整体流程示意图;
如图2所示,该MIPI数据处理方法,包括:
步骤S201:接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区。
步骤S202:根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据。
在本实施例中,根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号VSYNC0、水平同步信号HSYNC0、RGB像素有效使能信号DE和RGB像素数据DB。
步骤S203:根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号。
在本实施例中,根据设置参数对所述帧同步信号、水平同步信号进行补偿可分为两步实现,其中,设置参数可根据需要外部设定,其包括第一设置参数、第二设置参数、第三设置参数、第四设置参数、第五设置参数、第六设置参数、第七设置参数、第八设置参数和第九设置参数,具体如下:
若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号VSYNC1或/和第一补偿水平同步信号HSYNC1;
若所述帧同步信号或/和水平同步信号无缺失,以帧同步信号作为第一补偿帧同步信号,以水平同步信号作为第一补偿水平同步信号,直接执行以下步骤;
若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号VSYNC2或/和补偿后的水平同步信号HSYNC2并输出;
若所述帧同步信号或/和水平同步信号不需调节位置,则以所述帧同步信号或所述第一补偿帧同步信号作为补偿后的帧同步信号输出,以所述水平同步信号或第一补偿水平同步信号作为补偿后的水平同步信号输出。
进一步地,如图3所示,若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号或/和第一补偿水平同步信号具体包括以下步骤:
子步骤S311:新建第一计数器ROW和第二计数器COL。
子步骤S312:在所述帧同步信号的下降沿,所述第一计数器的计数值清零;在所述水平同步信号的下降沿,所述第一计数器的计数值累加1;当所述第一计数器的计数值超过最大预设值时,所述第一计数器的计数值保持。
具体的,所述最大预设值为0xFFF。
子步骤S313:在所述水平同步信号的下降沿,所述第二计数器的计数值清零;第二计数器的计数值超过最大预设值时,则保持第二计数器的计数值不变;其他情况下所述第二计数器的计数值累加1。
子步骤S314:若所述第一计时器的计数值达到第一设置参数VSN1,第一补偿帧同步信号设置为零;若第一计时器的计数值达到第二设置参数VSC,所述第一补偿帧同步信号拉高;其他情况下所述第一补偿帧同步信号保持不变。其中,第一设置参数VSN1表示设置后产生的VSYNC1下降沿位置,第二设置参数VSC表示设置后产生的VSYNC1的低电平持续的行数,设置参数均保存在存储介质中,当工作时下载保存到存储介质中的寄存器值获得。
子步骤S315:若所述第二计数器的计数值达到第三设置参数HSN1,第一补偿水平同步信号设置为零;若所述第二计数器的计数值达到第四设置参数HSC,所述第一补偿水平同步信号拉高;其他情况下所述第一补偿水平同步信号保持不变。
在本实施例中,第三设置参数HSN1表示设置后产生的HSYNC1下降沿位置,第四设置参数HSC表示设置后产生的HSYNC1的低电平持续的像素时钟数,本步骤中第一补偿帧同步信号、第一补偿水平同步信号是用来补偿MIPI数据流中出现偿帧同步信号或者水平同步信号缺失的情况。
进一步地,所述若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号具体包括以下步骤:
子步骤S321:以所述第一补偿帧同步信号新建第三计数器ROW1,以所述第一补偿水平同步信号新建第四计数器COL1。
子步骤S322:在所述第一补偿帧同步信号的下降沿,所述第三计数器的计数值清零;当在所述第一补偿水平同步信号的下降沿时,所述第三计数器的计数值累加1;当所述第三计数器的计数值超过最大预设值时,所述第三计数器的计数值保持。
子步骤S323:所述第一补偿水平同步信号的下降沿,所述第四计数器的计数值清零;第四计数器的计数值超过最大预设值时,则保持第四计数器的计数值不变;其他情况下所述第四计数器的计数值累加1。子步骤S324:新建第五计数器ROW2和第六计数器COL2,并根据预设条件,选择将所述第一计数器的计数值或第三计数器的计数值赋值给所述第五计数器,将所述第二计数器的计数值或第四计数器的计数值赋值给所述第六计数器。具体来说,当进行第一补偿,第五计数器和第六计数器就对应选择第三计数器的计数值、第四计数器的计数值,当不进行第一补偿,为了使带补偿动作的参数不影响新时序,则把补偿之前的两个计数器作为新的计数器,既第五计数器和第六计数器就对应选择第一计数器的计数值、第二计数器的计数值。
子步骤S325:若所述第五计时器的计数值达到第五设置参数VSN2,且所述第六计时器的计数值为第六设置参数HS,补偿后的帧同步信号设置为零;若第五计时器的计数值达到第七设置参数VSP2,且所述第六计时器的计数值为第六设置参数HS,所述补偿后的帧同步信号拉高;其他情况下所述补偿后的帧同步信号保持不变。
在本实施例中,第五设置参数VSN2、第六设置参数HS表示设置后产生的补偿后的帧同步信号下降沿位置,具体是第VSN2行的第HS个像素时钟数产生。第七设置参数VSP2、第六设置参数HS表示设置后产生的补偿后的帧同步信号的上升沿的位置,具体是第VSP2行的第HS个像素时钟数产生。设置参数数值依据是根据显示屏或显示玻璃需求而定。如图3所示,第二次补偿就是增加了下一帧的VBP,使补偿后的帧同步信号相比于第一补偿帧同步信号的下降沿提前了几行,VBP是指帧同步信号下降沿到第一行有效像素使能(DE)的距离(或行数),因为DE的位置没变,而帧同步信号向左移动,所以VBP增加。当MIPI主设备在发送MIPI数据流存在断时钟时,主设备发送在发送VSYNC和HSYNC附近的时钟只维持少数个周期,补偿的第六设置参数HS设置的较小。
子步骤S326:若所述第六计数器的计数值达到第八设置参数HSN2,且所述第五计时器的计数值不为第五设置参数VSN2,补偿后的水平同步信号设置为零;若所述第六计数器的计数值达到第九设置参数HSP2,所述补偿后的水平同步信号拉高;其他情况下所述补偿后的水平同步信号保持不变。
在本实施例中,当MIPI主设备存在显示帧频发生变化时,主要是时钟频率变化,设置第八设置参数HSN2要大于变频情况下每一行的最大计数值。
步骤S204:根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
在实施例中,以上补偿后帧同步信号、补偿后水平同步信号是用来补偿MIPI数据流中出现偿帧同步信号或者水平同步信号缺失的情况,以及补偿显示屏的参数与主设备不匹配的情况。
在本发明实施例中,接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区,根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据,根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号,根据补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据按照DPI时序规范输出DPI数据流,本发明,通过设置参数进行补偿的方式,解决了MIPI部分信号缺失,移动显示设备的显示屏参数与主设备不匹配等问题,可使主设备对从设备匹配性将大大提高,兼容性更强,从而将移动显示设备中显示屏的通用性提高。
请参阅图4,图4是本发明实施例提供的一种MIPI数据处理装置的示意图;该MIPI数据处理装置可以应用于显示终端。
如图4所示,该MIPI数据处理装置包括:
数据接收单元41,用于接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;
数据解析单元42,用于根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;
数据补偿单元43,用于根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;
数据输出单元44,用于根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
进一步地,所述数据补偿单元43包括:
缺失补偿模块,用于若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号或/和第一补偿水平同步信号;
位置调节模块,用于若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号并输出。
进一步地,所述缺失补偿模块具体用于新建第一计数器和第二计数器;在所述帧同步信号的下降沿,所述第一计数器的计数值清零;当在所述水平同步信号的下降沿时,所述第一计数器的计数值累加1;当所述第一计数器的计数值超过最大预设值时,所述第一计数器的计数值保持;所述水平同步信号的下降沿,所述第二计数器的计数值清零;第二计数器的计数值超过最大预设值时,则保持第二计数器的计数值不变;其他情况下所述第二计数器的计数值累加1;若所述第一计时器的计数值达到第一设置参数,第一补偿帧同步信号设置为零;若第一计时器的计数值达到第二设置参数,所述第一补偿帧同步信号拉高;其他情况下所述第一补偿帧同步信号保持不变;若所述第二计数器的计数值达到第三设置参数,第一补偿水平同步信号设置为零;若所述第二计数器的计数值达到第四设置参数,所述第一补偿水平同步信号拉高;其他情况下所述第一补偿水平同步信号保持不变。
进一步地,所述位置调节模块具体用于以所述第一补偿帧同步信号新建第三计数器,以所述第一补偿水平同步信号新建第四计数器;在所述第一补偿帧同步信号的下降沿,所述第三计数器的计数值清零;当在所述第一补偿水平同步信号的下降沿时,所述第三计数器的计数值累加1;当所述第三计数器的计数值超过最大预设值时,所述第三计数器的计数值保持;所述第一补偿水平同步信号的下降沿,所述第四计数器的计数值清零;第四计数器的计数值超过最大预设值时,则保持第四计数器的计数值不变;其他情况下所述第四计数器的计数值累加1;新建第五计数器和第六计数器,并根据预设条件,选择将所述第一计数器的计数值或第三计数器的计数值赋值给所述第五计数器,将所述第二计数器的计数值或第四计数器的计数值赋值给所述第六计数器;若所述第五计时器的计数值达到第五设置参数,且所述第六计时器的计数值为第六设置参数,补偿后的帧同步信号设置为零;若第五计时器的计数值达到第七设置参数,且所述第六计时器的计数值为第六设置参数,所述补偿后的帧同步信号拉高;其他情况下所述补偿后的帧同步信号保持不变;若所述第六计数器的计数值达到第八设置参数,且所述第五计时器的计数值不为第五设置参数,补偿后的水平同步信号设置为零;若所述第六计数器的计数值达到第九设置参数,所述补偿后的水平同步信号拉高;其他情况下所述补偿后的水平同步信号保持不变。
由于装置实施例和方法实施例是基于同一构思,在内容不互相冲突的前提下,装置实施例的内容可以引用方法实施例的,在此不赘述。
请参阅图5,图5是本发明实施例提供一种显示终端的结构示意图。其中,该显示终端可以是手机、平板等能进行移动显示设备。
如图5所示,该显示终端50包括一个或多个处理器51以及存储器52。其中,图5中以一个处理器51为例。
处理器51和存储器52可以通过总线或者其他方式连接,图5中以通过总线连接为例。
存储器52作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本发明实施例中的一种MIPI数据处理方法对应的单元(例如,图4所述的各个单元)。处理器51通过运行存储在存储器52中的非易失性软件程序、指令以及模块,从而执行MIPI数据处理方法的各种功能应用以及数据处理,即实现上述方法实施例MIPI数据处理方法以及上述装置实施例的各个模块和单元的功能。
存储器52可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器52可选包括相对于处理器51远程设置的存储器,这些远程存储器可以通过网络连接至处理器51。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述模块存储在所述存储器52中,当被所述一个或者多个处理器51执行时,执行上述任意方法实施例中的MIPI数据处理方法,例如,执行以上描述的图2所示的各个步骤;也可实现图4所述的各个模块或单元的功能。
本发明实施例还提供了一种非易失性计算机存储介质,所述计算机存储介质存储有计算机可执行指令,该计算机可执行指令被一个或多个处理器执行,例如图5中的一个处理器51,可使得上述一个或多个处理器可执行上述任意方法实施例中的MIPI数据处理方法,例如,执行上述任意方法实施例中的MIPI数据处理方法,例如,执行以上描述的图2所示的各个步骤;也可实现图4所述的各个单元的功能。
以上所描述的装置或设备实施例仅仅是示意性的,其中所述作为分离部件说明的单元模块可以是或者也可以不是物理上分开的,作为模块单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络模块单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用直至得一台计算机设备(可以是个人计算机,处理器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;在本发明的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种MIPI数据处理方法,其特征在于,所述方法包括:
接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;
根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;
根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;
根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
2.根据权利要求1所述的MIPI数据处理方法,其特征在于,所述根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号包括:
若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号或/和第一补偿水平同步信号;
若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号。
3.根据权利要求2所述的MIPI数据处理方法,其特征在于,若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号或/和第一补偿水平同步信号包括:
新建第一计数器和第二计数器;
在所述帧同步信号的下降沿,所述第一计数器的计数值清零;在所述水平同步信号的下降沿,所述第一计数器的计数值累加1;当所述第一计数器的计数值超过最大预设值时,所述第一计数器的计数值保持;
在所述水平同步信号的下降沿,所述第二计数器的计数值清零;当第二计数器的计数值超过最大预设值时,则保持第二计数器的计数值不变;其他情况下所述第二计数器的计数值累加1;
若所述第一计时器的计数值达到第一设置参数,第一补偿帧同步信号设置为零;若第一计时器的计数值达到第二设置参数,所述第一补偿帧同步信号拉高;其他情况下所述第一补偿帧同步信号保持不变;
若所述第二计数器的计数值达到第三设置参数,第一补偿水平同步信号设置为零;若所述第二计数器的计数值达到第四设置参数,所述第一补偿水平同步信号拉高;其他情况下所述第一补偿水平同步信号保持不变。
4.根据权利要求3所述的MIPI数据处理方法,其特征在于,若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号包括:
以所述第一补偿帧同步信号新建第三计数器,以所述第一补偿水平同步信号新建第四计数器;
在所述第一补偿帧同步信号的下降沿,所述第三计数器的计数值清零;在所述第一补偿水平同步信号的下降沿,所述第三计数器的计数值累加1;当所述第三计数器的计数值超过最大预设值时,所述第三计数器的计数值保持;
所述第一补偿水平同步信号的下降沿,所述第四计数器的计数值清零;第四计数器的计数值超过最大预设值时,则保持第四计数器的计数值不变;其他情况下所述第四计数器的计数值累加1;
新建第五计数器和第六计数器,并根据预设条件,选择将所述第一计数器的计数值或第三计数器的计数值赋值给所述第五计数器,将所述第二计数器的计数值或第四计数器的计数值赋值给所述第六计数器;
若所述第五计时器的计数值达到第五设置参数,且所述第六计时器的计数值为第六设置参数,补偿后的帧同步信号设置为零;若第五计时器的计数值达到第七设置参数,且所述第六计时器的计数值为第六设置参数,所述补偿后的帧同步信号拉高;其他情况下所述补偿后的帧同步信号保持不变;
若所述第六计数器的计数值达到第八设置参数,且所述第五计时器的计数值不为第五设置参数,补偿后的水平同步信号设置为零;若所述第六计数器的计数值达到第九设置参数,所述补偿后的水平同步信号拉高;其他情况下所述补偿后的水平同步信号保持不变。
5.一种MIPI数据处理装置,其特征在于,所述装置包括:
数据接收单元,用于接收MIPI数据流,并将所述MIPI数据流送入数据缓冲区;
数据解析单元,用于根据DSI时序规范,解析所述MIPI数据流,获得帧同步信号、水平同步信号、RGB像素有效使能信号和RGB像素数据;
数据补偿单元,用于根据设置参数对所述帧同步信号或/和水平同步信号进行补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号;
数据输出单元,用于根据所述补偿后帧同步信号、补偿后水平同步信号、RGB像素有效使能信号和RGB像素数据,按照DPI时序规范输出DPI数据流。
6.根据权利要求5所述的MIPI数据处理装置,其特征在于,所述数据补偿单元包括:
缺失补偿模块,用于若所述帧同步信号或/和水平同步信号缺失,则对所述帧同步信号或/和水平同步信号进行第一次补偿,获得第一补偿帧同步信号或/和第一补偿水平同步信号;
位置调节模块,用于若所述帧同步信号或/和水平同步信号需调节位置,则对所述第一补偿帧同步信号或/和第一补偿水平同步信号进行第二次补偿,获得补偿后的帧同步信号或/和补偿后的水平同步信号并输出。
7.根据权利要求6所述的MIPI数据处理装置,其特征在于,所述缺失补偿模块具体用于新建第一计数器和第二计数器;在所述帧同步信号的下降沿,所述第一计数器的计数值清零;在所述水平同步信号的下降沿,所述第一计数器的计数值累加1;当所述第一计数器的计数值超过最大预设值时,所述第一计数器的计数值保持;所述水平同步信号的下降沿,所述第二计数器的计数值清零;第二计数器的计数值超过最大预设值时,则保持第二计数器的计数值不变;其他情况下所述第二计数器的计数值累加1;若所述第一计时器的计数值达到第一设置参数,第一补偿帧同步信号设置为零;若第一计时器的计数值达到第二设置参数,所述第一补偿帧同步信号拉高;其他情况下所述第一补偿帧同步信号保持不变;若所述第二计数器的计数值达到第三设置参数,第一补偿水平同步信号设置为零;若所述第二计数器的计数值达到第四设置参数,所述第一补偿水平同步信号拉高;其他情况下所述第一补偿水平同步信号保持不变。
8.根据权利要求7所述的MIPI数据处理装置,其特征在于,所述位置调节模块具体用于以所述第一补偿帧同步信号新建第三计数器,以所述第一补偿水平同步信号新建第四计数器;在所述第一补偿帧同步信号的下降沿,所述第三计数器的计数值清零;在所述第一补偿水平同步信号的下降沿,所述第三计数器的计数值累加1;当所述第三计数器的计数值超过最大预设值时,所述第三计数器的计数值保持;在所述第一补偿水平同步信号的下降沿,所述第四计数器的计数值清零;第四计数器的计数值超过最大预设值时,则保持第四计数器的计数值不变;其他情况下所述第四计数器的计数值累加1;新建第五计数器和第六计数器,并根据预设条件,选择将所述第一计数器的计数值或第三计数器的计数值赋值给所述第五计数器,将所述第二计数器的计数值或第四计数器的计数值赋值给所述第六计数器;若所述第五计时器的计数值达到第五设置参数,且所述第六计时器的计数值为第六设置参数,补偿后的帧同步信号设置为零;若第五计时器的计数值达到第七设置参数,且所述第六计时器的计数值为第六设置参数,所述补偿后的帧同步信号拉高;其他情况下所述补偿后的帧同步信号保持不变;若所述第六计数器的计数值达到第八设置参数,且所述第五计时器的计数值不为第五设置参数,补偿后的水平同步信号设置为零;若所述第六计数器的计数值达到第九设置参数,所述补偿后的水平同步信号拉高;其他情况下所述补偿后的水平同步信号保持不变。
9.一种计算机可读的存储介质,其特征在于,所述计算机可读的存储介质包括存储的程序,其中,所述程序运行时执行上述权利要求1至4任一项中所述的MIPI数据处理方法。
10.一种显示终端,包括存储器和处理器,其特征在于,所述存储器中存储有计算机程序,所述处理器被设置为通过所述计算机程序执行所述权利要求1至4任一项中所述的MIPI数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010373744.3A CN111629119B (zh) | 2020-05-06 | 2020-05-06 | 一种mipi数据处理方法、装置、存储介质及显示终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010373744.3A CN111629119B (zh) | 2020-05-06 | 2020-05-06 | 一种mipi数据处理方法、装置、存储介质及显示终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111629119A true CN111629119A (zh) | 2020-09-04 |
CN111629119B CN111629119B (zh) | 2022-10-25 |
Family
ID=72273058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010373744.3A Active CN111629119B (zh) | 2020-05-06 | 2020-05-06 | 一种mipi数据处理方法、装置、存储介质及显示终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111629119B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140369366A1 (en) * | 2011-08-16 | 2014-12-18 | Silicon Line Gmbh | Circuit arrangement and method for transmitting signals |
CN104952422A (zh) * | 2015-07-13 | 2015-09-30 | 武汉精测电子技术股份有限公司 | 一种在mipi模组显示图像时调节模组显示参数的方法及系统 |
CN105704418A (zh) * | 2016-03-17 | 2016-06-22 | 武汉精测电子技术股份有限公司 | Mipi图像信号转换成lvds图像信号的装置及方法 |
US20160275908A1 (en) * | 2015-03-18 | 2016-09-22 | Samsung Electronics Co., Ltd. | Electronic device and method of updating screen of display panel thereof |
CN109427276A (zh) * | 2017-08-30 | 2019-03-05 | 合肥捷达微电子有限公司 | 显示装置、时序控制电路及其信号重建方法 |
CN109637462A (zh) * | 2019-01-17 | 2019-04-16 | 深圳市晶久瑞电子科技有限公司 | 一种墨水屏手机的信号转化系统 |
-
2020
- 2020-05-06 CN CN202010373744.3A patent/CN111629119B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140369366A1 (en) * | 2011-08-16 | 2014-12-18 | Silicon Line Gmbh | Circuit arrangement and method for transmitting signals |
US20160275908A1 (en) * | 2015-03-18 | 2016-09-22 | Samsung Electronics Co., Ltd. | Electronic device and method of updating screen of display panel thereof |
CN104952422A (zh) * | 2015-07-13 | 2015-09-30 | 武汉精测电子技术股份有限公司 | 一种在mipi模组显示图像时调节模组显示参数的方法及系统 |
CN105704418A (zh) * | 2016-03-17 | 2016-06-22 | 武汉精测电子技术股份有限公司 | Mipi图像信号转换成lvds图像信号的装置及方法 |
CN109427276A (zh) * | 2017-08-30 | 2019-03-05 | 合肥捷达微电子有限公司 | 显示装置、时序控制电路及其信号重建方法 |
CN109637462A (zh) * | 2019-01-17 | 2019-04-16 | 深圳市晶久瑞电子科技有限公司 | 一种墨水屏手机的信号转化系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111629119B (zh) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10613812B2 (en) | System, control apparatus and control method for distributed video display | |
CN109830204B (zh) | 一种时序控制器、显示驱动方法、显示装置 | |
CN102272825B (zh) | 多个视频图像的无缝显示迁移 | |
CN101491090B (zh) | 用于同步显示流的方法和系统 | |
US20110157198A1 (en) | Techniques for aligning frame data | |
US20110157202A1 (en) | Techniques for aligning frame data | |
US8884938B2 (en) | Data driving apparatus and operation method thereof and display using the same | |
CN115831032B (zh) | 芯片温漂处理方法及装置 | |
US9286851B2 (en) | Display panel driving device and driving method for saving electrical energy thereof | |
CN103268209A (zh) | 电视墙 | |
CN115834793B (zh) | 视频模式下的图像数据传输控制方法 | |
CN114205485A (zh) | 发送图像数据的方法及装置 | |
CN101383913B (zh) | 显示叠加控制系统及其控制方法 | |
US9019249B2 (en) | Display panel driving device and driving method thereof for saving electrical energy | |
CN111629119B (zh) | 一种mipi数据处理方法、装置、存储介质及显示终端 | |
CN109618074B (zh) | 一种对不标准输入vesa时序的健壮性设计方法 | |
CN103838533A (zh) | 计算机集群拼接显示系统中图形信号的同步方法及同步卡 | |
CN115514902A (zh) | 图像处理电路和电子设备 | |
CN112203030B (zh) | 接收装置、影像记录系统以及降低影像记录系统的影像延迟的方法 | |
CN114173054A (zh) | 多帧频拼接视频源显示控制方法及其系统和led显示系统 | |
CN100369076C (zh) | 控制芯片模块及其控制方法 | |
TW201440527A (zh) | 資料讀取方法、資料傳送方法及相關行動裝置 | |
CN113450245A (zh) | 图像处理方法、装置、芯片以及设备 | |
CN105430495B (zh) | 一种模块电视3d视频信号处理的方法及系统 | |
CN104967895A (zh) | 一种视频行场同步信号产生方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000 Patentee after: Shenzhen Aixiesheng Technology Co.,Ltd. Address before: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000 Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |