CN111628001B - 一种亚纳米顶栅电极场效应晶体管的可控制备方法 - Google Patents

一种亚纳米顶栅电极场效应晶体管的可控制备方法 Download PDF

Info

Publication number
CN111628001B
CN111628001B CN202010481838.2A CN202010481838A CN111628001B CN 111628001 B CN111628001 B CN 111628001B CN 202010481838 A CN202010481838 A CN 202010481838A CN 111628001 B CN111628001 B CN 111628001B
Authority
CN
China
Prior art keywords
layer
sub
nanometer
field effect
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010481838.2A
Other languages
English (en)
Other versions
CN111628001A (zh
Inventor
胡耀武
黄正
何亚丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202010481838.2A priority Critical patent/CN111628001B/zh
Publication of CN111628001A publication Critical patent/CN111628001A/zh
Application granted granted Critical
Publication of CN111628001B publication Critical patent/CN111628001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明属于场效应晶体管领域,具体涉及一种亚纳米顶栅电极场效应晶体管的可控制备方法,包括以下步骤:在金属纳米颗粒二聚体表面转移隔离层;在隔离层覆盖吸收层和透光层;利用脉冲激光垂直照射透光层;得到亚十纳米沟道的金属电极;将二维材料和高k栅介质材料转移到金属电极;将基片沉积的金属层和二维材料层转移到柔性衬底;将柔性衬底切成小块;将柔性衬底小块用柔性高分子材料包裹,切成薄片;将薄片转移到高k栅介质材料,留下的金属作为亚纳米顶栅电极。本发明的方法操作简单,能突破传统曝光技术的限制,打破制造亚十纳米沟道的技术壁垒,降低晶体管的生产成本,提高晶体管的性能,为推动超短沟道场效应晶体管的发展提供了一条新的道路。

Description

一种亚纳米顶栅电极场效应晶体管的可控制备方法
技术领域
本发明属于场效应晶体管领域,具体涉及一种亚纳米顶栅电极场效应晶体管的可控制备方法。
背景技术
集成电路芯片作为现代电子信息技术的基础,具有功能强、功耗低、速度快和成本低的特点。戈登·摩尔先生提出集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍,即著名的摩尔定律。在最初的几十年中,集成电路的发展基本遵循摩尔定律。摩尔定律能够生效的重要前提就是器件能够持续小型化,即器件的沟道长度不断缩小。但由于短沟道效应的存在,超短沟道的场效应晶体管的制造是非常困难的。随着沟道长度的减小,场效应晶体管器件受到小尺寸的制造技术的限制。现有技术在制备晶体管沟道时,多采用高精度的曝光技术,如电子束曝光、紫外线曝光、深紫外曝光和极紫外曝光等,但这些技术均难以实现亚十纳米的曝光精度。
为了突破传统方法制备亚十纳米沟道的限制,研究人员提出了新的方式来制备亚十纳米沟道。中国专利CN 106653854 A公开了超短沟道晶体管及其制造方法,该方法采用带有纳米级展宽晶界的石墨烯作为场效应晶体管的源漏电极以制备亚十纳米的超短沟道晶体管。但是此方法难以对石墨烯的晶界进行精确的控制,不利于工业化的生产,制备出的超短沟道晶体管可重复性差。
超短脉冲的激光对金属纳米颗粒二聚体作用可诱导金属纳米颗粒产生形变,有望将纳米二聚体的间距缩小到亚十纳米尺度以作为场效应晶体管的金属电极。这将打破制造亚十纳米沟道的技术壁垒,对整个半导体行业显得意义重大。
发明内容
本发明的目的在于提供一种亚纳米顶栅电极场效应晶体管的可控制备方法,操作简单,能突破传统曝光技术的限制,打破制造亚十纳米沟道的技术壁垒,降低晶体管的生产成本,提高晶体管的性能。
本发明实现目的所采用的方案是:一种亚纳米顶栅电极场效应晶体管的可控制备方法,包括以下步骤:
(1)在金属纳米颗粒二聚体表面转移二维介电材料作为隔离层,所述二维介电材料覆盖了金属纳米颗粒二聚体及它们之间的沟道范围且向金属纳米颗粒二聚体方向延伸;
(2)在所述隔离层表面依次覆盖吸收层和透光层;
(3)利用脉冲激光垂直照射透光层;
(4)去除变形后的金属纳米颗粒表面残余的二维介电材料得到亚十纳米沟道的金属电极;
(5)依次将二维材料和高k栅介质材料转移到所述亚十纳米沟道的金属电极表面;
(6)在基片表面依次沉积金属层和二维材料层,并将它们转移到柔性衬底表面;
(7)将所述柔性衬底切成小块;
(8)将所述柔性衬底小块用柔性高分子材料包裹,再将其切成薄片;
(9)将薄片转移到步骤(5)中的高k栅介质材料表面,并去除二维材料层及柔性高分子材料,留下的金属作为亚纳米顶栅电极,制得亚纳米顶栅电极场效应晶体管;
其中步骤(1)-(5)与步骤(6)-(8)不分先后。
优选地,所述步骤(1)中,金属纳米颗粒二聚体的间距为50-100 nm;金属纳米颗粒二聚体采用磁控溅射、脉冲激光沉积或化学气相沉积通过模板法制备;隔离层为碳化硼层,厚度为0.5-3 nm。
优选地,所述步骤(2)中,吸收层为涂覆有石墨的金属薄膜,金属薄膜为铝箔、金箔、银箔、铜箔中的任意一种,其表面粗糙度低于0.5微米,厚度为1-20 μm;透光层为透光玻璃或石英,厚度为1-5 cm。
优选地,所述步骤(3)中,脉冲激光波长为1064 nm,脉冲宽度为1-10 ns,频率为1-10 Hz,激光通量为10-20 kJ/cm2,照射时间为1 s。
本发明通过控制激光的强度和照射时间可以实现对超短沟道尺寸的精确控制。
优选地,所述步骤(4)中,采用刻蚀的方法去除二维介电材料;刻蚀方法为氢等离子体刻蚀或氧等离子体刻蚀。
优选地,所述步骤(5)中,二维材料为MoS2或MoSe2,厚度为0.3-3nm;高k栅介质材料为HfO2;厚度为10-20nm。
优选地,所述步骤(6)中,基片为Si/SiO2基片;沉积方法为原子层沉积、化学气相沉积、磁控溅射、电子束沉积或脉冲激光沉积;金属层为Au、Ti或Ni,厚度为2-5 nm;二维材料层为MoS2、MoSe2、WSe2、石墨烯或氮化硼,厚度为0.5-3 nm;柔性衬底为聚甲基丙烯酸甲酯。
优选地,所述步骤(7)中,采用金刚石刀将柔性衬底切成小块,小块宽度为10-20mm。
优选地,所述步骤(8)中,采用纳米切削的方式将柔性高分子材料切成薄片,薄片厚度为20-100 nm;柔性高分子材料为环氧树脂。
优选地,所述步骤(9)中,去除二维材料和柔性高分子材料的方法为刻蚀方式。
本发明的方法与现有技术相比,具有如下显而易见的实质性特点和显著优点:使用脉冲激光对金属纳米颗粒二聚体作用可诱导金属纳米颗粒产生形变,将纳米二聚体的间距缩小到亚十纳米尺度形成超短沟道,将二维介电材料转移到金属纳米颗粒二聚体作为激光冲击时的隔离层可有效阻止纳米颗粒产生形变后发生的粘连现象,同时还能改善纳米颗粒的表面粗糙度,降低金属电极与后续转移的二维材料的接触电阻。
本发明的方法操作简单,能突破传统曝光技术的限制,打破制造亚十纳米沟道的技术壁垒,降低晶体管的生产成本,提高晶体管的性能,为推动超短沟道场效应晶体管的发展提供了一条新的道路。
附图说明
图1为本发明实施例步骤(1)的过程示意图;
图2为本发明实施例步骤(2)的过程示意图;
图3为本发明实施例步骤(3)的过程示意图;
图4为本发明实施例步骤(3)的另一过程示意图;
图5为本发明实施例步骤(4)的过程示意图;
图6为本发明实施例步骤(5)的过程示意图;
图7为本发明实施例步骤(5)的另一过程示意图;;
图8为本发明实施例步骤(9)的过程示意图。
图中:1、基板;2、SiO2层;3、金属纳米颗粒二聚体;4、隔离层;5、吸收层;6、透光层;7、MoS2层;8、HfO2层;9、Au层。
具体实施方式
为更好的理解本发明,下面的实施例是对本发明的进一步说明,但本发明的内容不仅仅局限于下面的实施例。
本发明中涉及的转移、刻蚀及沉积方式都是现有技术,刻蚀方法包括但不限定为氧等离子体刻蚀、氢等离子体刻蚀。转移包括但不限定为干法转移或湿法转移。沉积方式包括但不限定为原子层沉积、化学气相沉积、磁控溅射、电子束沉积、脉冲激光沉积。
图1至图8为本发明方法的流程示意图,本发明的操作包括以下步骤:
(1)在高导电率硅片基板 1上涂上300 nm的SiO2层 2,通过低成本低分辨率光刻技术获得百纳米级图案并蒸镀Au/Ti得到金属纳米颗粒二聚体3,如图1;
(2)通过以聚甲基丙烯酸甲酯(PMMA)为载体的湿法转移法转移单层六方碳化硼二维材料作为隔离层 4,如图2;
(3)通过丙酮溶液冲洗去除聚甲基丙烯酸甲酯(PMMA),对样品进行干燥处理;待样品干燥后,在隔离层 4表面覆盖涂覆石墨的厚度为10 μm的铝箔作为吸收层5,在铝箔上覆盖透光玻璃 作为透光层6;利用脉宽10 ns,波长为1064 nm的Nd-YAG激光器所发出的脉冲激光垂直照射透光层6,控制激光通量为15 kJ/cm2,照射时间为1 s,如图3;经过冲击后金属纳米颗粒二聚体3发生形变,使得金属纳米颗粒二聚体 3的间距变小;隔离层 4的存在阻止了冲击过程中金属电极发生粘连,如图4;
(4)将变形后的金属纳米颗粒二聚体3表面残余的隔离层4使用氢等离子体刻蚀掉,刻蚀时间为60 min,刻蚀处理后得到亚十纳米沟道的金属电极,如图5。
(5)将使用化学气相沉积法制备的单层MoS2 层7和高k栅介质材料HfO2 层8转移到亚十纳米沟道的金属电极上,如图6和图7。
(6)在Si/SiO2基片上沉积一层厚度为10 nm的Au层9和单层石墨烯,并将它们转移到聚甲基丙烯酸甲酯(PMMA)上,然后使用金刚石切刀将PMMA切成宽度为20 mm的小块;
(7)将PMMA小块放入真空模具中用环氧树脂将其包裹,排尽Au和石墨烯与环氧树脂之间的空气使其紧密接触;
(8)使用纳米切刀沿短边切削包裹有Au和石墨烯的环氧树脂,厚度控制在20-50nm;
(9)将切下的薄片转移到高k栅介质材料HfO2 层8上,注意要将Au层9与金属电极对之间的沟道对齐,如图8;
(10)将薄片上的石墨烯和环氧树脂使用氧等离子体刻蚀2 h,等离子体腔的气压为200 mTorr,功率为30 W,留下的Au 层9作为顶栅电极,制得亚纳米顶栅电极场效应晶体管。
以上所述是本发明的优选实施方式而已,当然不能以此来限定本发明之权利范围,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和变动,这些改进和变动也视为本发明的保护范围。

Claims (10)

1.一种亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于,包括以下步骤:
(1)在金属纳米颗粒二聚体表面转移二维介电材料作为隔离层,所述二维介电材料覆盖了金属纳米颗粒二聚体及它们之间的沟道范围且向金属纳米颗粒二聚体方向延伸;
(2)在所述隔离层表面依次覆盖吸收层和透光层;
(3)利用脉冲激光垂直照射透光层;
(4)去除变形后的金属纳米颗粒表面残余的二维介电材料得到亚十纳米沟道的金属电极;
(5)依次将二维材料和高k栅介质材料转移到所述亚十纳米沟道的金属电极表面;
(6)在基片表面依次沉积金属层和二维材料层,并将它们转移到柔性衬底表面;
(7)将所述柔性衬底切成小块;
(8)将所述柔性衬底小块用柔性高分子材料包裹,再将其切成薄片;
(9)将薄片转移到步骤(5)中的高k栅介质材料表面,并去除二维材料层及柔性高分子材料,留下的金属作为亚纳米顶栅电极,制得亚纳米顶栅电极场效应晶体管;
其中步骤(1)-(5)与步骤(6)-(8)不分先后。
2.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(1)中,金属纳米颗粒二聚体的间距为50-100 nm;金属纳米颗粒二聚体采用磁控溅射、脉冲激光沉积或化学气相沉积通过模板法制备;隔离层为碳化硼层,厚度为0.5-3nm。
3.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(2)中,吸收层为涂覆有石墨的金属薄膜,金属薄膜为铝箔、金箔、银箔、铜箔中的任意一种,其表面粗糙度低于0.5微米,厚度为1-20 μm;透光层为透光玻璃或石英,厚度为1-5 cm。
4.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(3)中,脉冲激光波长为1064 nm,脉冲宽度为1-10 ns,频率为1-10 Hz,激光通量为10-20 kJ/cm2,照射时间为1 s。
5.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(4)中,采用刻蚀的方法去除二维介电材料;刻蚀方法为氢等离子体刻蚀或氧等离子体刻蚀。
6.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(5)中,二维材料为MoS2或MoSe2,厚度为0.3-3nm;高k栅介质材料为HfO2;厚度为10-20nm。
7.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(6)中,基片为Si/SiO2基片;沉积方法为原子层沉积、化学气相沉积、磁控溅射、电子束沉积或脉冲激光沉积;金属层为Au、Ti或Ni,厚度为2-5 nm;二维材料层为MoS2、MoSe2、WSe2、石墨烯或氮化硼,厚度为0.5-3 nm;柔性衬底为聚甲基丙烯酸甲酯。
8.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(7)中,采用金刚石刀将柔性衬底切成小块,小块宽度为10-20 mm。
9.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(8)中,采用纳米切削的方式将柔性高分子材料切成薄片,薄片厚度为20-100 nm;柔性高分子材料为环氧树脂。
10.根据权利要求1所述的亚纳米顶栅电极场效应晶体管的可控制备方法,其特征在于:所述步骤(9)中,去除二维材料和柔性高分子材料的方法为刻蚀方式。
CN202010481838.2A 2020-05-28 2020-05-28 一种亚纳米顶栅电极场效应晶体管的可控制备方法 Active CN111628001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010481838.2A CN111628001B (zh) 2020-05-28 2020-05-28 一种亚纳米顶栅电极场效应晶体管的可控制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010481838.2A CN111628001B (zh) 2020-05-28 2020-05-28 一种亚纳米顶栅电极场效应晶体管的可控制备方法

Publications (2)

Publication Number Publication Date
CN111628001A CN111628001A (zh) 2020-09-04
CN111628001B true CN111628001B (zh) 2021-06-04

Family

ID=72272334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010481838.2A Active CN111628001B (zh) 2020-05-28 2020-05-28 一种亚纳米顶栅电极场效应晶体管的可控制备方法

Country Status (1)

Country Link
CN (1) CN111628001B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法
CN113206005A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光制造方法
CN113370244B (zh) * 2021-06-30 2023-07-25 合肥工业大学 一种可编程操纵柔性执行器及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972421B2 (en) * 2000-06-09 2005-12-06 Cymer, Inc. Extreme ultraviolet light source
JP2001244471A (ja) * 2000-12-20 2001-09-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
CN101249588B (zh) * 2008-03-14 2011-01-05 江苏大学 一种基于激光冲击波效应的板材双面精密成形方法及装置
CN102581109B (zh) * 2012-03-26 2014-05-28 江苏大学 一种生物非光滑表面的制备方法和装置
CN104044017B (zh) * 2014-06-06 2016-07-13 江苏大学 一种基于激光冲击波的抛光方法
CN104617112B (zh) * 2015-02-09 2017-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107790874A (zh) * 2017-10-09 2018-03-13 江苏大学 一种基于激光冲击波边界效应的抛光方法

Also Published As

Publication number Publication date
CN111628001A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN111628001B (zh) 一种亚纳米顶栅电极场效应晶体管的可控制备方法
EP1759422B1 (en) Electrical device comprising printable semiconductor elements
Chen et al. Solution-processed metal oxide arrays using femtosecond laser ablation and annealing for thin-film transistors
JP6359484B2 (ja) 低温基板上の薄膜の側方熱処理を提供する方法
CN105951049A (zh) 一种具有纳米级间隙的金属颗粒制造方法
CN113206005A (zh) 二维材料拉应变工程的激光制造方法
Zuo et al. Maskless micro/nanopatterning and bipolar electrical rectification of MoS2 flakes through femtosecond laser direct writing
US9620625B2 (en) Manufacturing a submicron structure using a liquid precursor
KR100601263B1 (ko) 급속 가열 나노 몰딩을 이용한 미세 패턴 형성 방법
CN111403290B (zh) 一种激光冲击减小场效应晶体管沟道长度的方法
CN111627989B (zh) 一种薄膜层用于制造超精细晶体管的方法
KR100968809B1 (ko) 산화 아연 나노 패턴 형성방법
US9046777B2 (en) Method for manufacturing a fine metal electrode
CN108091552B (zh) 一种在透光衬底上制备微纳米结构图案的方法
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
CN113206006A (zh) 二维材料拉应变工程的激光冲击制备方法
JP2005217390A (ja) ナノ構造の形成方法
CN111628000B (zh) 激光冲击制备亚纳米级沟道背电极场效应晶体管的方法
RU2373303C1 (ru) Способ получения наночастиц металла на поверхности подложки
Yoo et al. Parallelized laser-direct patterning of nanocrystalline metal thin films by use of a pulsed laser-induced thermo-elastic force
Saeed et al. Hierarchical and gradient Si nano wires-holes arrays by LIL and MACE
KR20160095909A (ko) 보론 나이트라이드(bn) 층의 연속적인 형성 방법, 이를 이용한 전계 효과 트랜지스터 소자의 제조 방법, 및 이로부터 제조된 전계 효과 트랜지스터
JP4779296B2 (ja) 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法
Moon et al. Logic inverters based on the property modulated Si nanowires by controlled surface modifications
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant