CN111627866A - 芯片级传感器封装结构 - Google Patents

芯片级传感器封装结构 Download PDF

Info

Publication number
CN111627866A
CN111627866A CN201910146156.3A CN201910146156A CN111627866A CN 111627866 A CN111627866 A CN 111627866A CN 201910146156 A CN201910146156 A CN 201910146156A CN 111627866 A CN111627866 A CN 111627866A
Authority
CN
China
Prior art keywords
chip
sensing chip
outer edge
light
scale sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910146156.3A
Other languages
English (en)
Other versions
CN111627866B (zh
Inventor
洪立群
李建成
杜修文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to CN201910146156.3A priority Critical patent/CN111627866B/zh
Publication of CN111627866A publication Critical patent/CN111627866A/zh
Application granted granted Critical
Publication of CN111627866B publication Critical patent/CN111627866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/26—Windows; Cover glasses; Sealings therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N17/00—Investigating resistance of materials to the weather, to corrosion, or to light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ecology (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Environmental Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明公开一种芯片级传感器封装结构，包含感测芯片、设置于感测芯片顶面的环形支撑体、设置于环形支撑体上的透光件、封装体、及重置线路层。所述透光件、环形支撑体、及感测芯片共同包围形成有封闭空间。封装体包围感测芯片外侧缘、环形支撑体外侧缘、及透光件外侧缘，并且感测芯片的底面与透光件的一表面裸露于封装体之外。重置线路层直接成形于感测芯片的底面与封装体的底缘。重置线路层的底面形成有电性耦接于感测芯片的多个外接点。多个外接点中的部分位于感测芯片朝向重置线路层底面正投影所形成的投影区域的外侧。据此，通过结构上的改良，以使透光件的外侧缘被封装体所包覆，而提升结合强度，以避免在温度循环可靠度测试中引起脱层现象。

Description

芯片级传感器封装结构
技术领域
本发明涉及一种封装结构，尤其涉及一种芯片级传感器封装结构。
背景技术
现有芯片级传感器封装结构中的透光件(如：光学玻璃)是仅以其底缘通过一胶层进行黏着固定，并且透光件的尺寸大致等同于现有芯片级传感器封装结构的尺寸，所以当现有芯片级传感器封装结构在进行温度循环可靠度测试(temperature cycle test，TCT)时，所述透光件与胶层之间易产生脱层(delamination)现象，因而无法通过测试。
于是，本发明人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明实施例在于提供一种芯片级传感器封装结构，其能有效地避免现有芯片级传感器封装结构中可能出现的缺陷。
本发明实施例公开一种芯片级传感器封装结构，包括：一感测芯片，包含有位于所述感测芯片顶面的一感测区、位于所述感测芯片的底面的多个内接点、及自所述感测芯片的所述顶面贯穿到所述感测芯片的所述底面的多条导线，多个所述导线分别连接多个所述内接点并电性耦接于所述感测区；一环形支撑体，设置于所述感测芯片的所述顶面、且位于所述感测区的外侧；一透光件，包含有位于相反两侧的一第一表面与一第二表面，所述透光件的所述第二表面设置于所述环形支撑体上，以使所述透光件、所述环形支撑体、及所述感测芯片共同包围形成有一封闭空间；一封装体，包围所述感测芯片的外侧缘、所述环形支撑体的外侧缘、及所述透光件的外侧缘；其中，所述感测芯片的所述底面与所述透光件的所述第一表面裸露于所述封装体之外；一重置线路层，直接成形于所述感测芯片的所述底面与所述封装体的底缘，并且所述重置线路层的底面形成有电性耦接于多个所述内接点的多个外接点；其中，多个所述外接点中的部分位于多个所述内接点朝向所述重置线路层的所述底面正投影所形成的一投影区域的外侧。
优选地，所述感测芯片的所述底面与所述封装体的所述底缘共平面。
优选地，所述透光件的所述第一表面与所述封装体的顶缘共平面。
优选地，所述封装体包含有一液态封装体及一模制封装体，所述液态封装体包围所述感测芯片的所述外侧缘、所述环形支撑体的所述外侧缘、及所述透光件的所述外侧缘，并且所述感测芯片的所述底面与所述液态封装体的底缘共平面；所述模制封装体形成于所述液态封装体的顶缘。
优选地，所述感测芯片的所述顶面、所述环形支撑体的所述外侧缘、及所述透光件的所述第二表面共同包围形成有一环形凹槽，并且所述封装体充填于所述环形凹槽内。
优选地，所述透光件朝所述感测芯片的所述顶面正投影所形成的一投影区域，其位于所述感测芯片的所述外侧缘的内侧。
优选地，所述感测芯片的所述外侧缘、所述环形支撑体的所述外侧缘、及所述透光件的所述外侧缘呈共平面设置。
优选地，所述封装体的外侧缘与所述重置线路层的外侧缘共平面。
优选地，所述透光件包含有一板状部、呈环形的一支撑部、及接合所述板状部与所述支撑部的一接合层；其中，远离所述支撑部的所述板状部表面定义为所述第一表面，远离所述板状部的所述支撑部表面定义为所述第二表面。
优选地，所述接合层为一玻璃胶层、一环氧树脂层、或一熔接层。
综上所述，本发明实施例所公开的芯片级传感器封装结构，其通过结构上的改良(如：所述感测芯片底面与所述封装体底缘上直接形成有所述重置线路层)，以使所述透光件的外侧缘能够被封装体所包覆，进而提升所述透光件于芯片级传感器封装结构内的结合强度，借以避免所述芯片级传感器封装结构在温度循环可靠度测试中引起透光件的脱层现象。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例一的芯片级传感器封装结构的剖视示意图。
图2为本发明实施例一的芯片级传感器封装结构的制造方法的步骤S110的示意图。
图3为本发明实施例一的芯片级传感器封装结构的制造方法的步骤S130的示意图。
图4为本发明实施例一的芯片级传感器封装结构的制造方法的步骤S150的示意图。
图5为本发明实施例一的芯片级传感器封装结构的制造方法的步骤S170的示意图。
图6为本发明实施例二的芯片级传感器封装结构的剖视示意图。
具体实施方式
请参阅图1至图6，其为本发明的实施例，需先说明的是，本实施例对应附图所提及的相关数量与外型，仅用来具体地说明本发明的实施方式，以便于了解本发明的内容，而非用来局限本发明的保护范围。
[实施例一]
如图1至图5所示，其为本发明的实施例一。本实施例公开一种芯片级传感器封装结构100；也就是说，任何传感器封装结构的尺寸未达芯片级，其结构设计基础不同于本实施例所指的芯片级传感器封装结构100，故两者之间并无比较基础存在。
所述芯片级传感器封装结构100包含一感测芯片1、设置于所述感测芯片1上的一环形支撑体2、设置于所述环形支撑体2上的一透光件3、围绕在上述组件外围的一封装体4、成形于所述封装体4与所述感测芯片1下缘的一重置线路层5、及设置于所述重置线路层5外表面的多个焊接球6。
需先阐明的是，为便于说明本实施例芯片级传感器封装结构100，图式是以剖视图呈现，但可以理解的是，在图式所未呈现的芯片级传感器封装结构100部位也会形成有相对应的构造。例如：图1仅呈现一排焊接球6，但在图1所未呈现的芯片级传感器封装结构100部位还包含其他焊接球6。以下将分别就本实施例芯片级传感器封装结构100的各个组件构造与连接关系作一说明。
如图1所示，所述感测芯片1于本实施例中是以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片1(的外表面)包含有位于相反两侧的一顶面11及一底面12、及相连于所述顶面11与底面12边缘的一外侧缘13。其中，所述感测芯片1于其顶面11的大致中央处设有一感测区111、并于底面12设置有多个内接点121。所述感测芯片1还包含有自其顶面11贯穿到其底面12的多条导线14，多个所述导线14分别连接多个所述内接点121并电性耦接于所述感测区111。
所述环形支撑体2设置于所述感测芯片1的顶面11、且位于(或围绕于)所述感测区111的外侧。其中，本实施例的环形支撑体2例如是一胶材，并且沿着图1中的水平方向来看，所述环形支撑体2的外径小于所述感测芯片1的外径；也就是说，环形支撑体2的一外侧缘21是与所述感测芯片1的外侧缘13间隔有一距离，但本发明不受限于此。
所述透光件3包含有位于相反两侧的一第一表面31与一第二表面32、及相连于所述第一表面31与第二表面32边缘的一外侧缘33。其中，所述透光件3的第二表面32设置于所述环形支撑体2上(也就是说，所述环形支撑体2夹持于所述感测芯片1的顶面11以及所述透光片3的第二表面32之间)，以使所述透光件3、所述环形支撑体2、及所述感测芯片1共同包围形成有一封闭空间E。
于本实施例中，所述透光片3是以呈透明状的一平板玻璃来说明，并且沿着图1中的水平方向来看，所述透光片3的外径是小于所述感测芯片1的外径；也就是说，所述透光件3朝所述感测芯片1的顶面11正投影所形成的一投影区域，其位于所述感测芯片1的外侧缘13的内侧，但本发明不受限于此。再者，沿着图1中的水平方向来看，所述透光件3的外径大于所述环形支撑体2的外径，据以使所述感测芯片1的顶面11、所述环形支撑体2的外侧缘21、及所述透光件3的第二表面32共同包围形成有一环形凹槽G。
然而，在本发明未绘示的其他实施例中，所述透光片3的外径也可以是等于或大于所述感测芯片1的外径，并且所述环形支撑体2的外径可以是等于所述感测芯片1的外径。或者，所述感测芯片1的外侧缘13、所述环形支撑体2的外侧缘21、及所述透光件3的外侧缘33呈共平面设置。
所述封装体4呈环状且包围所述感测芯片1的外侧缘13、所述环形支撑体2的外侧缘21、及所述透光件3的外侧缘33，并且所述封装体4充填于所述环形凹槽G内。其中，所述感测芯片1的底面12与所述透光件3的第一表面31裸露于所述封装体4之外，所述感测芯片1的底面12于本实施例中是与所述封装体4的一底缘41共平面。
更详细地说，所述封装体4包含有一液态封装体4a及一模制封装体4b，所述液态封装体4a包围所述感测芯片1的外侧缘13、所述环形支撑体2的外侧缘21、及所述透光件3的外侧缘33。其中，所述感测芯片1的底面12与所述液态封装体4a的底缘共平面，而所述模制封装体4b形成于所述液态封装体4a的顶缘，并且所述液态封装体4a的外侧缘切齐于所述模制封装体4b的外侧缘。
然而，在本发明未绘示的其他实施例中，所述封装体4可以仅为液态封装体4a(也就是，图1中的封装体4省略模制封装体4b)；或者，所述封装体4也可以仅为模制封装体4b，并且所述封装体4的一顶缘42是与所述透光件3的第一表面31共平面。
所述重置线路层5直接成形于所述感测芯片1的底面12与所述封装体4的底缘41，并且所述封装体4的外侧缘43于本实施例中较佳是与所述重置线路层5的一外侧缘53共平面，但本发明不受限于此。
其中，所述重置线路层5的底面51形成有电性耦接于多个所述内接点121的多个外接点52。进一步地说，所述感测芯片1的多个内接点121可以通过所述重置线路层5而形成具有较大间距的多个外接点52。也就是说，所述重置线路层5相当于一种线路扇出结构(circuit fan-out structure)。换个角度来说，部分外接点52是位于多个所述内接点121朝向所述重置线路层5的底面51正投影所形成的一投影区域的外侧，而位于所述封装体4下方的所述重置线路层5部位较佳是设置有至少部分的多个所述外接点52，但本发明不受限于此。
再者，多个所述焊接球6分别设置于所述重置线路层5底面51的多个所述外接点52上，据以利于所述芯片级传感器封装结构100焊接固定于一电子构件(如：电路板)上。
以上为本实施例芯片级传感器封装结构100的结构说明，为便于更清楚地理解本实施例，以下接着大致说明所述芯片级传感器封装结构100的制造方法，但本实施例的芯片级传感器封装结构100并不受限于以所述制造方法所制成。其中，所述芯片级传感器封装结构100的制造方法于本实施例中包含有一前置步骤S110、一封装步骤S130、一倒置布线步骤S150、及一植球步骤S170，以下将分别简要说明上述各个步骤S110～S170。
所述前置步骤S110：如图2所示，提供一半成品M，其包含有所述感测芯片1、设置于所述感测芯片1上的所述环形支撑体2、设置于所述环形支撑体2上的所述透光件3。
所述封装步骤S130：如图3所示，于所述半成品M的外侧缘形成有所述封装体4，并使所述封装体4的底缘41共平面于所述半成品M的感测芯片1底面12。
所述倒置布线步骤S150：如图4所示，倒置所述半成品M及形成于其外侧的所述封装体4，并于共平面的所述封装体4底缘41与所述感测芯片1底面12上形成有所述重置线路层5。其中，所述重置线路层5的多个所述外接点52分别电性耦接于多个所述内接点121。
所述植球步骤S170：如图5所示，于所述重置线路层5的多个所述外接点52上分别固定有多个所述焊接球6。
[实施例二]
如图6所示，其为本发明的实施例二，本实施例类似于上述实施例一，所以两个实施例的相同处(如：所述感测芯片1、所述重置线路层5、及多个所述焊接球6)则不再加以赘述，而两个实施例的差异说明如下：
于本实施例中，所述感测芯片1的外侧缘13、所述环形支撑体2的外侧缘21、及所述透光件3的外侧缘33呈共平面设置，并且所述封装体4仅为模制封装体，并且封装体4的顶缘与所述透光件3的第一表面31共平面。
更详细地说，所述透光件3为呈透明状的玻璃、并包含有一板状部3a、呈环形的一支撑部3b、及接合所述板状部3a与所述支撑部3b的一接合层3c。其中，远离所述支撑部3b的板状部3a表面(如：图6中的板状部3a顶面)定义为所述第一表面31，远离所述板状部3a的所述支撑部3b表面(如：图6中的支撑部3b底面)定义为所述第二表面32。其中，所述支撑部3b的外形大致对应于所述环形支撑体2的外形，而接合层3c为一玻璃胶层、一环氧树脂层、或一熔接层。
此外，在本发明未绘示的其他实施例中，所述透光件3也可以省略所述接合层3c；也就是说，所述透光件3的板状部3a与支撑部3b也可以是一体成形的单件式构造。
[本发明实施例的技术效果]
综上所述，本发明实施例所公开的芯片级传感器封装结构，其通过结构上的改良(如：所述感测芯片底面与所述封装体底缘上直接形成有所述重置线路层)，以使所述透光件的外侧缘能够被封装体所包覆，进而提升所述透光件于芯片级传感器封装结构内的结合强度，借以避免所述芯片级传感器封装结构在温度循环可靠度测试中产生透光件的脱层现象。
再者，于本发明实施例所公开的芯片级传感器封装结构中，所述感测芯片的所述底面是与所述封装体的所述底缘共平面，以利于所述重置线路层的成形；所述封装体充填于所述感测芯片、所述环形支撑体、及所述透光件所共同包围形成的所述环形凹槽内，据以进一步提升所述透光件于芯片级传感器封装结构内的结合强度。
另，于本发明实施例所公开的芯片级传感器封装结构中，所述透光件可以由板状部与支撑部所构成，据以使封闭空间变大、并且所述感测芯片的感测区与所述透光件的垂直距离变长，进而降低附着于板状部上的污点(blemish)对感测芯片的感测结果的影响。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的专利范围内。

Claims (10)

1.一种芯片级传感器封装结构，其特征在于，所述芯片级传感器封装结构包括：
一感测芯片，包含有位于所述感测芯片的顶面的一感测区、位于所述感测芯片的底面的多个内接点、及自所述感测芯片的所述顶面贯穿到所述感测芯片的所述底面的多条导线，多个所述导线分别连接多个所述内接点并电性耦接于所述感测区；
一环形支撑体，设置于所述感测芯片的所述顶面、且位于所述感测区的外侧；
一透光件，包含有位于相反两侧的一第一表面与一第二表面，所述透光件的所述第二表面设置于所述环形支撑体上，以使所述透光件、所述环形支撑体、及所述感测芯片共同包围形成有一封闭空间；
一封装体，包围所述感测芯片的外侧缘、所述环形支撑体的外侧缘、及所述透光件的外侧缘；其中，所述感测芯片的所述底面与所述透光件的所述第一表面裸露于所述封装体之外；以及
一重置线路层，直接成形于所述感测芯片的所述底面与所述封装体的底缘，并且所述重置线路层的底面形成有电性耦接于多个所述内接点的多个外接点；其中，多个所述外接点中的部分位于多个所述内接点朝向所述重置线路层的所述底面正投影所形成的一投影区域的外侧。
2.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述感测芯片的所述底面与所述封装体的所述底缘共平面。
3.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述透光件的所述第一表面与所述封装体的顶缘共平面。
4.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述封装体包含有一液态封装体及一模制封装体，所述液态封装体包围所述感测芯片的所述外侧缘、所述环形支撑体的所述外侧缘、及所述透光件的所述外侧缘，并且所述感测芯片的所述底面与所述液态封装体的底缘共平面；所述模制封装体形成于所述液态封装体的顶缘。
5.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述感测芯片的所述顶面、所述环形支撑体的所述外侧缘、及所述透光件的所述第二表面共同包围形成有一环形凹槽，并且所述封装体充填于所述环形凹槽内。
6.依据权利要求5所述的芯片级传感器封装结构，其特征在于，所述透光件朝所述感测芯片的所述顶面正投影所形成的一投影区域，其位于所述感测芯片的所述外侧缘的内侧。
7.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述感测芯片的所述外侧缘、所述环形支撑体的所述外侧缘、及所述透光件的所述外侧缘呈共平面设置。
8.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述封装体的外侧缘与所述重置线路层的外侧缘共平面。
9.依据权利要求1所述的芯片级传感器封装结构，其特征在于，所述透光件包含有一板状部、呈环形的一支撑部、及接合所述板状部与所述支撑部的一接合层；其中，远离所述支撑部的所述板状部的表面定义为所述第一表面，远离所述板状部的所述支撑部的表面定义为所述第二表面。
10.依据权利要求9所述的芯片级传感器封装结构，其特征在于，所述接合层为一玻璃胶层、一环氧树脂层、或一熔接层。
CN201910146156.3A 2019-02-27 2019-02-27 芯片级传感器封装结构 Active CN111627866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910146156.3A CN111627866B (zh) 2019-02-27 2019-02-27 芯片级传感器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910146156.3A CN111627866B (zh) 2019-02-27 2019-02-27 芯片级传感器封装结构

Publications (2)

Publication Number Publication Date
CN111627866A true CN111627866A (zh) 2020-09-04
CN111627866B CN111627866B (zh) 2022-03-04

Family

ID=72261140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146156.3A Active CN111627866B (zh) 2019-02-27 2019-02-27 芯片级传感器封装结构

Country Status (1)

Country Link
CN (1) CN111627866B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280456A (zh) * 2011-05-11 2011-12-14 北京大学 一种红外焦平面阵列探测器集成结构及制作方法
CN103943641A (zh) * 2013-01-18 2014-07-23 精材科技股份有限公司 半导体晶片封装体及其制造方法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN107611149A (zh) * 2016-07-12 2018-01-19 胜丽国际股份有限公司 感测器封装结构
CN107742630A (zh) * 2013-07-08 2018-02-27 胜丽国际股份有限公司 影像感测器封装结构
CN107808859A (zh) * 2016-09-09 2018-03-16 思鹭科技股份有限公司 半导体结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280456A (zh) * 2011-05-11 2011-12-14 北京大学 一种红外焦平面阵列探测器集成结构及制作方法
CN103943641A (zh) * 2013-01-18 2014-07-23 精材科技股份有限公司 半导体晶片封装体及其制造方法
CN107742630A (zh) * 2013-07-08 2018-02-27 胜丽国际股份有限公司 影像感测器封装结构
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN107611149A (zh) * 2016-07-12 2018-01-19 胜丽国际股份有限公司 感测器封装结构
CN107808859A (zh) * 2016-09-09 2018-03-16 思鹭科技股份有限公司 半导体结构

Also Published As

Publication number Publication date
CN111627866B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
US7916212B2 (en) Image sensor package and camera module utilizing the same
JP6530479B2 (ja) センサパッケージ構造
US20180114804A1 (en) High reliability housing for a semiconductor package
US20050280016A1 (en) PCB-based surface mount LED device with silicone-based encapsulation structure
US10825851B2 (en) Sensor package structure
US11133348B2 (en) Sensor package structure and sensing module thereof
US20190355639A1 (en) Sensor package structure
CN111627866B (zh) 芯片级传感器封装结构
US10868062B2 (en) Sensor package structure
TW202015200A (zh) 感測器封裝結構
CN110943049B (zh) 光学感测器
US10964615B2 (en) Chip-scale sensor package structure
JP2006114737A (ja) 光半導体装置及びその製造方法
US10037954B2 (en) Chip with I/O pads on peripheries and method making the same
CN110957334A (zh) 感测器封装结构
US11552120B2 (en) Chip-scale sensor package structure
CN216958003U (zh) 一种dToF芯片封装结构和激光测距系统
TWI676250B (zh) 光學感測器
US20070090284A1 (en) Image sensor package structure
JP3100618U (ja) 映像センサーのチップスケールパッケージ（ＣＳＰ：ＣｈｉｐＳｃａｌｅＰａｃｋａｇｅ）構造
US20060197201A1 (en) Image sensor structure
KR100763773B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
KR100428950B1 (ko) 스택 구조의 영상 센서 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230113

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Patentee after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Hsinchu County

Patentee before: KINGPAK TECHNOLOGY Inc.