CN111625483A - 一种串行总线及通信装置 - Google Patents

一种串行总线及通信装置 Download PDF

Info

Publication number
CN111625483A
CN111625483A CN202010436522.1A CN202010436522A CN111625483A CN 111625483 A CN111625483 A CN 111625483A CN 202010436522 A CN202010436522 A CN 202010436522A CN 111625483 A CN111625483 A CN 111625483A
Authority
CN
China
Prior art keywords
application processor
modem
serial bus
interface unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010436522.1A
Other languages
English (en)
Inventor
甄亮文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202010436522.1A priority Critical patent/CN111625483A/zh
Publication of CN111625483A publication Critical patent/CN111625483A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Telephone Function (AREA)

Abstract

一种串行总线及通信装置。所述串行总线，包括：连接所述应用处理器的第一接口单元；连接所述调制解调器的第二接口单元；以及连接所述第一接口单元与所述第二接口单元的连接线；其中，所述第一接口单元，包括：接收子单元，用于接收所述应用处理器发送的第一数据；监测子单元，用于监测所述第一数据的响应数据；处理子单元，用于在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器发送异常中断反馈信息，使得所述应用处理器基于所述异常中断反馈信息，执行相应的恢复操作。应用上述方案，可以防止应用处理器挂死。

Description

一种串行总线及通信装置
技术领域
本发明涉及通信技术领域，具体地涉及一种串行总线及通信装置。
背景技术
为满足用户的多样化需求，手机等通信装置除了实现通话功能外，还逐渐扩展出摄像、游戏等多样化功能。这些应用可以是基于独立的系统来控制和实现的。
因此，对于能够实现多种应用的通信装置，通常至少具有两个集成电路芯片，其中一个芯片为调制解调器(modem)，用于实现蜂窝通信功能，可以理解为通信系统；其中另一个芯片为应用处理器(Application Processor，简称AP)，用于实现诸如拍摄、显示、2D/3D引擎等功能，可以理解为应用处理系统。
通常，在手机等通信装置中，应用处理器及调制解调器通过串行总线相通信。应用处理器可以通过串行总线向调制解调器传输数据。但是，在某些情况下，串行总线或调制解调器会出现异常，由此导致应用处理器内向调制解调器传输数据的模块无法完成数据传输，并且挂载起来而无法恢复，甚至整个应用处理器都可能会进入到挂机状态。
发明内容
本发明解决的技术问题是提供一种改进的串行总线，能够防止应用处理器挂死。
为解决上述技术问题，本发明实施例提供一种串行总线，应用于通信装置中，所述通信装置包括应用处理器及调制解调器，所述应用处理器及所述调制解调器通过串行总线相通信；所述串行总线，包括：
连接所述应用处理器的第一接口单元；
连接所述调制解调器的第二接口单元；
以及连接所述第一接口单元与所述第二接口单元的连接线；
其中，所述第一接口单元，包括：
接收子单元，用于接收所述应用处理器发送的第一数据；
监测子单元，用于监测所述第一数据的响应数据；
处理子单元，用于在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器发送异常中断反馈信息，使得所述应用处理器基于所述异常中断反馈信息，执行相应的恢复操作。
可选地，所述异常中断反馈信息中还包括：异常类型指示信息，所述异常类型指示信息用于指示导致异常的具体位置信息。
可选地，所述处理子单元，还用于接收导致异常的具体位置信息，并产生所述异常类型指示信息。
可选地，所述异常类型指示信息，与导致异常的具体位置相对应。
可选地，所述导致异常中断位置，包括以下至少一个：
所述第一接口单元；
所述第二接口单元；
所述调制解调器中产生所述响应数据的处理模块；
所述第二接口单元，与所述调制解调器中产生所述响应数据的处理模块之间的连接线。
可选地，所述恢复操作，包括以下至少一种：
复位；
断电重启。
本发明实施例还提供了一种通信装置，所述通信装置包括:
应用处理器；
调制解调器；
所述应用处理器及所述调制解调器通过上述任一种所述的串行总线相通信。
可选地，所述通信装置还包括：
共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器耦接并通过所述应用处理器间接访问所述共享存储器。
可选地，所述应用处理器包括：
存储控制单元，所述存储控制单元与所述共享存储模块相通信，所述存储控制单元用于接收所述调制解调器的访问请求，并根据所述访问请求访问所述共享存储模块。
可选地，所述通信装置所述存储控制单元还用于向所述调制解调器反馈对所述共享存储模块的访问结果。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供一种串行总线，所述串行总线的第一接口单元，能够监测应用处理器向调制解调器发送的第一数据的响应数据，并在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器发送异常中断反馈信息，使得所述应用处理器基于所述异常中断反馈信息，执行相应的恢复操作，从而可以防止应用处理器挂死。
进一步地，由于所述异常中断反馈信息中还包括：异常类型指示信息，所述异常类型指示信息用于指示导致异常的具体位置信息，由此应用处理器可以根据异常类型指示信息，更准确地执行恢复操作，有效减少异常中断的时间。
进一步地，本发明实施例还提供了一种通信装置，所述通信装置中设置有共享存储器，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器耦接并通过所述应用处理器间接访问所述共享存储器。
较之现有双口存储方案带宽和速率低无法满足系统对高带宽和低延迟的性能要求，或者现有针对每一系统分别配置存储模块导致整体体积大、系统成本高的缺陷。本实施例方案提供一种改进的通信装置，能够使多个有大容量、高带宽、低延迟内存访问需求的系统共享同一物理存储器，利于降低整体成本，提高系统竞争力。具体而言，共享存储模块挂在应用处理器下，应用处理器能够直接访问共享存储模块，而调制解调器则通过应用处理器间接地访问共享存储模块。由此，可以使得多个大容量、高带宽、低延迟系统共享一个片外物理内存。
附图说明
图1是本发明实施例一种通信装置的结构示意图；
图2是本发明实施例中第一接口单元的结构示意图。
具体实施方式
在手机等通信装置中，应用处理器及调制解调器通过串行总线相通信。应用处理器侧的硬件模块，比如处理器、加速器、控制器等，会通过串行总线，给调制解调器发送数据，或访问调制解调器的地址空间，比如，访问芯片寄存器或内置存储器的地址空间等。
在某些特定情况下，串行总线或调制解调器会出现异常，由此导致应用处理器内向调制解调器传输数据的模块无法完成数据传输，并且挂载起来而无法恢复，甚至整个应用处理器都可能会进入到挂机状态。
为解决上述技术问题，本发明实施例提供一种串行总线，所述串行总线的第一接口单元，能够监测应用处理器向调制解调器发送的第一数据的响应数据，并在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器发送异常中断反馈信息，使得所述应用处理器基于所述异常中断反馈信息，执行相应的恢复操作，从而可以防止应用处理器挂死。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
为了便于理解，本发明的实施例中，首先对串行总线所在的通信装置进行简要描述，再结合所述通信装置，对所述串行总线的具体内容进行描述。
参照图1，所述通信装置1可以包括：应用处理器11，调制解调器12。所述应用处理器11及所述调制解调器12通过串行总线相通信。
在本发明的实施例中，所述串行总线包括：
连接所述应用处理器11的第一接口单元114；
连接所述调制解调器12的第二接口单元123；
以及连接所述第一接口单元114与所述第二接口单元123的连接线14。
其中，参照图2，所述第一接口单元114，可以包括：接收子单元21，监测子单元22及处理子单元23。其中：
所述接收子单元21，用于接收所述应用处理器11发送的第一数据；
所述监测子单元22，用于监测所述第一数据的响应数据；
所述处理子单元23，用于在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器11发送异常中断反馈信息，使得所述应用处理器11基于所述异常中断反馈信息，执行相应的恢复操作。
在具体实施中，所述应用处理器11可以包括第一处理模块(Processor)113，所述调制解调器12可以包括第二处理模块122。所述第一处理模块113可以根据系统运行需要，通过第一总线112，向第二处理模块122发送数据，或者访问第二处理模块122的地址空间。
所述第一总线112可以理解为应用处理器11内的公共通道。类似的，所述第二总线121可以理解为调制解调器12内的公共通道。
其中，所述第一处理模块113，可以为应用处理器11内的处理器、加速器或控制器等，所述第二处理模块122可以为接收应用处理器11侧相应数据的模块。所述第一处理模块113向第二处理模块122发送的数据，可以为第二处理模块122所需要的数据，也可以为访问请求，比如，访问芯片寄存器或内置存储器的地址空间。
正常情况下，第二处理模块122接收到第一处理模块113发送的数据后，会通过第二总线121，向第一处理模块113反馈相应的响应数据。比如，第二处理模块122可以反馈ACK或NACK信息，或者反馈所要访问的数据等。
某些特定情况下，连接应用处理器11及调制解调器12的串行总线，或调制解调器12可能会出现异常，导致第一处理模块113无法完成传输和访问。
故在本发明的实施例中，第一接口单元114，可以监测所述第一数据的响应数据，在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器11发送异常中断反馈信息，使得所述应用处理器11基于所述异常中断反馈信息，执行相应的恢复操作，从而可以防止第一处理模块113或者整个应用处理器11挂死。
本发明的实施例中，为了便于描述，将因未收到第一数据的响应数据而导致的异常，以中断这一异常类型进行反馈，称为异常中断。所述异常中断反馈信息，可以告知应用处理器11关于第一数据的传输并未完成，所述应用处理器11可以基于该异常中断反馈信息，及时执行恢复操作。
在具体实施中，所述预设时长可以根据实际情况进行设置，比如，所述预设时长的取值范围可以为1微秒至10秒，在该取值范围内，选择以具体数值，作为所述预设时长。
在本发明的一实施例中，为了进一步减小异常中断的时间，所述异常中断反馈信息中还可以包括：异常类型指示信息，所述异常类型指示信息用于指示导致异常的具体位置信息。
在具体实施中，所述异常类型指示信息，可以通过多种方式获取，比如，可以通过串行总线外的其它设备，检测异常类型，并生成异常类型指示信息，再发送至第一接口单元114。
在本发明的实施例中，
所述处理子单元23，可以接收导致异常的具体位置信息，并产生所述异常类型指示信息。
在具体实施中，所述导致异常中断位置，可以为以下任意一个：
所述第一接口单元114；
所述第二接口单元123；
所述调制解调器12中产生所述响应数据的处理模块；
所述第二接口单元123，与所述调制解调器12中产生所述响应数据的处理模块之间的连接线14。
当然，也可以为以上异常具体位置中的任意两个或两个以上。
在具体实施中，为了便于指示异常类型，可以设置所述异常类型指示信息，与导致异常具体位置相对应。比如，可以所述异常类型指示信息长度为2比特，其中，“00”表示导致异常具体位置为第一接口单元114，“01”表示导致异常具体位置为第二接口单元123，“10”表示导致异常具体位置为所述调制解调器12中产生所述响应数据的处理模块。“11”表示导致异常具体位置为连接线14。
在具体实施中，可以通过使用额外的检测设备，检测串行总线是否异常，通过串行总线来检测调制解调器12是否异常，具体不作限制。
在具体实施中，所述恢复操作，可以包括复位，也可以包括断电重启，当然，也可以先复位，若应用处理器11仍未恢复，则可以断电重启。
可以理解的是，在具体实施中，所述应用处理器11的数据管理能力强于所述调制解调器12。应用处理器11上电启动后，需要进行必要的初始化及资源分配，然后应用处理器11会启动调制解调器12。由于调制解调器12的上电、下电及复位等操作，均由应用处理器11控制，故在手机等通信装置中，相对于调制解调器12，应用处理器11起到主控作用，故在本发明的实施例中，由应用处理器11执行恢复操作，防止整个系统挂死。
现有通信装置的各个系统分别独立配置片外物理内存，整体成本高，且PCB面积大，不利于小型化设计。
虽然现有技术也有基于双口存储器(memory)实现共享存储器的方案。但是，双口存储器的接口主要是并口，且速率通常不高。现有双口存储器能够提供的带宽最大约为6.4Gbps，远低于有大容量、高带宽、低延迟内存访问需求的系统的要求。一般而言，高带宽是指系统访问片外物理内存带宽要求在16Gbps以上；低延迟是指系统访问片外物理内存延迟要求低于1000ns。
本发明的实施例中，提供一种改进的通信装置1，所述通信装置1还可以包括：共享存储模块13，所述应用处理器11与所述共享存储模块13耦接并可直接访问所述共享存储模块13，所述调制解调器12与所述应用处理器11耦接并通过所述应用处理器11间接访问所述共享存储器13。
上述通信装置1，能够使多个有大容量、高带宽、低延迟内存访问需求的系统共享同一物理存储器，利于降低整体成本，提高系统竞争力。具体而言，共享存储模块13挂在应用处理器11下，应用处理器11能够直接访问共享存储模块13，而调制解调器12则通过应用处理器11间接地访问共享存储模块13。由此，可以使得多个大容量、高带宽、低延迟系统共享一个片外物理内存。
由于相对于调制解调器12，应用处理器11起到主控作用。且应用处理器11对共享存储模块13访问次数多，使用共享存储模块13的空间也多，因此，本发明的实施例中，将共享存储模块13挂载在应用处理器11侧，而非挂载在调制解调器12侧。
需要指出的是，本实施例所述直接访问并不意味着应用处理器11与共享存储模块13是采用数据线直接连接的。在实际应用中，应用处理器11与共享存储模块13之间可以通过接口等连接，此时同样可以认为应用处理器11是直接访问共享存储模块13的。
在本发明的实施例中，所述共享存储模块13为单口存储器，即仅设置一个接口与应用处理器11耦接，并未同时设置另一接口与调制解调器12。相对于双口存储器，单口存储器的接口主要是串口，速率通常很高，可以更好地满足大容量、高带宽、低延迟内存访问需求的系统的要求。并且，单口存储器更加便于管理。
在一个具体实施中，参照图1，所述应用处理器11可以包括：存储控制单元111，所述存储控制单元111与所述共享存储模块13相通信，所述存储控制单元111可以用于接收所述应用处理器11及调制解调器12的访问请求，并根据所述访问请求访问所述共享存储模块13。
进一步，存储控制单元111与共享存储模块13之间也可以基于总线进行数据传输，且数据传输时采用的标准数据格式与所述第一总线112上进行数据传输时采用的标准数据格式与所述第二总线121上进行数据传输时采用的标准数据格式可以相同，也可以不同。
所述第一处理模块113可以根据系统运行需要通过第一总线112和存储控制单元111访问所述共享存储模块13。所述第二处理模块122可以根据系统运行需要通过第二总线121发送访问请求，以请求访问共享存储模块13。所述访问请求通过调制解调器12和应用处理器11之间的耦接关系传递至第一总线112，进而通过存储控制单元111发送至共享存储模块13。
在一个具体实施中，所述共享存储模块13可以是双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM，可简称DDR)。
在本发明的一实施例中，所述存储控制单元111还用于向所述调制解调器12反馈对所述共享存储模块13的访问结果。所述调制解调器12对所述共享存储模块13的访问结果，可以依次经第一总线112、第一接口单元114、连接线14、第二接口单元123至所述调制解调器12。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种串行总线，应用于通信装置中，所述通信装置包括应用处理器及调制解调器，所述应用处理器及所述调制解调器通过串行总线相通信；其特征在于，所述串行总线，包括：
连接所述应用处理器的第一接口单元；
连接所述调制解调器的第二接口单元；
以及连接所述第一接口单元与所述第二接口单元的连接线；
其中，所述第一接口单元，包括：
接收子单元，用于接收所述应用处理器发送的第一数据；
监测子单元，用于监测所述第一数据的响应数据；
处理子单元，用于在预设时长内未监测到所述第一数据的响应数据时，向所述应用处理器发送异常中断反馈信息，使得所述应用处理器基于所述异常中断反馈信息，执行相应的恢复操作。
2.如权利要求1所述的串行总线，其特征在于，所述异常中断反馈信息中还包括：异常类型指示信息，所述异常类型指示信息用于指示导致异常的具体位置信息。
3.如权利要求2所述的串行总线，其特征在于，所述处理子单元，还用于接收导致异常的具体位置信息，并产生所述异常类型指示信息。
4.如权利要求3所述的串行总线，其特征在于，所述异常类型指示信息，与导致异常的具体位置相对应。
5.如权利要求3所述的串行总线，其特征在于，所述导致异常的具体位置，包括以下至少一个：
所述第一接口单元；
所述第二接口单元；
所述调制解调器中产生所述响应数据的处理模块；
所述第二接口单元，与所述调制解调器中产生所述响应数据的处理模块之间的连接线。
6.如权利要求1所述的串行总线，其特征在于，所述恢复操作，包括以下至少一种：
复位；
断电重启。
7.一种通信装置，其特征在于，包括:
应用处理器；
调制解调器；
所述应用处理器及所述调制解调器通过权利要求1至6任一项所述的串行总线相通信。
8.如权利要求7所述的通信装置，其特征在于，还包括：
共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器耦接并通过所述应用处理器间接访问所述共享存储器。
9.根据权利要求7所述的通信装置，其特征在于，所述应用处理器包括：
存储控制单元，所述存储控制单元与所述共享存储模块相通信，所述存储控制单元用于接收所述调制解调器的访问请求，并根据所述访问请求访问所述共享存储模块。
10.根据权利要求9所述的通信装置，其特征在于，所述存储控制单元还用于向所述调制解调器反馈对所述共享存储模块的访问结果。
CN202010436522.1A 2020-05-21 2020-05-21 一种串行总线及通信装置 Pending CN111625483A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010436522.1A CN111625483A (zh) 2020-05-21 2020-05-21 一种串行总线及通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010436522.1A CN111625483A (zh) 2020-05-21 2020-05-21 一种串行总线及通信装置

Publications (1)

Publication Number Publication Date
CN111625483A true CN111625483A (zh) 2020-09-04

Family

ID=72272259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010436522.1A Pending CN111625483A (zh) 2020-05-21 2020-05-21 一种串行总线及通信装置

Country Status (1)

Country Link
CN (1) CN111625483A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102226895A (zh) * 2011-06-01 2011-10-26 展讯通信（上海）有限公司 协处理器和主处理器共享存储器的系统及访问方法
CN104714909A (zh) * 2013-12-13 2015-06-17 重庆重邮信科通信技术有限公司 处理总线挂死的装置、方法、总线结构及系统
CN104756095A (zh) * 2012-10-25 2015-07-01 高通股份有限公司 便携式计算设备中的中断等待时间门限和支持处理器的资源的动态调整
US20150201436A1 (en) * 2013-09-05 2015-07-16 Spreadtrum Communications (Shanghai) Co., Ltd. Method of mobile terminal internal communications
CN105814968A (zh) * 2014-07-24 2016-07-27 华为技术有限公司 一种终止呼叫的方法、应用程序处理器及调制解调器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102226895A (zh) * 2011-06-01 2011-10-26 展讯通信（上海）有限公司 协处理器和主处理器共享存储器的系统及访问方法
CN104756095A (zh) * 2012-10-25 2015-07-01 高通股份有限公司 便携式计算设备中的中断等待时间门限和支持处理器的资源的动态调整
US20150201436A1 (en) * 2013-09-05 2015-07-16 Spreadtrum Communications (Shanghai) Co., Ltd. Method of mobile terminal internal communications
CN104714909A (zh) * 2013-12-13 2015-06-17 重庆重邮信科通信技术有限公司 处理总线挂死的装置、方法、总线结构及系统
CN105814968A (zh) * 2014-07-24 2016-07-27 华为技术有限公司 一种终止呼叫的方法、应用程序处理器及调制解调器

Similar Documents

Publication Publication Date Title
US10394723B2 (en) Data accessing method and PCIe storage device
EP2824579B1 (en) Storage expansion device and server
US11822498B2 (en) Connector, NVMe storage device, and computer device
KR101247247B1 (ko) 클락 신호의 출력을 제어할 수 있는 컨트롤러 및 상기 컨트롤러를 구비하는 시스템
US20140032955A1 (en) Method, device, and system for delaying packets during a network-triggered wake of a computing device
US11775454B2 (en) Mechanism to autonomously manage SSDs in an array
US10671141B2 (en) Storage device and method of controlling link state thereof
WO2018209614A1 (zh) 一种扩展设备的管理方法、终端设备及扩展设备
US10860507B2 (en) Electronic systems having serial system bus interfaces and direct memory access controllers and methods of operating the same
US10474605B2 (en) Server system and data access method using the same
US20130282971A1 (en) Computing system and data transmission method
US10649832B2 (en) Technologies for headless server manageability and autonomous logging
CN110704288B (zh) 一种信息处理方法、电子设备
CN111625483A (zh) 一种串行总线及通信装置
CN107861901A (zh) 一种基于nvdimm‑f的存储方法及系统
US11841756B2 (en) Method for information configuration in power mode change for an interconnection protocol, controller and storage device
CN111614661A (zh) 一种通信装置
CN108196617B (zh) Bmc时间设置方法、装置、系统及可读存储介质
US20230418703A1 (en) Autonomic troubleshooting of a system of devices
CN115291998A (zh) 一种rbd-nbd映射方法及装置
CN113886297A (zh) 一种基于dma的spi并发通讯se装置及方法
CN111628832B (zh) 一种通信装置
US20190303316A1 (en) Hardware based virtual memory management
CN109901935B (zh) 一种与USB Key进行通信的方法及设备
EP3089044A1 (en) Access controlling method of dual port memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200904

RJ01 Rejection of invention patent application after publication