CN111614141A - Usb连接器放电方法及电路、以及系统 - Google Patents

Usb连接器放电方法及电路、以及系统 Download PDF

Info

Publication number
CN111614141A
CN111614141A CN202010474228.XA CN202010474228A CN111614141A CN 111614141 A CN111614141 A CN 111614141A CN 202010474228 A CN202010474228 A CN 202010474228A CN 111614141 A CN111614141 A CN 111614141A
Authority
CN
China
Prior art keywords
voltage
discharge
pin
load
discharging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010474228.XA
Other languages
English (en)
Other versions
CN111614141B (zh
Inventor
孙伟明
陈建立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fast Semiconductor Suzhou Co ltd
Original Assignee
Fast Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fast Semiconductor Suzhou Co ltd filed Critical Fast Semiconductor Suzhou Co ltd
Priority to CN202010474228.XA priority Critical patent/CN111614141B/zh
Publication of CN111614141A publication Critical patent/CN111614141A/zh
Application granted granted Critical
Publication of CN111614141B publication Critical patent/CN111614141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H01R24/62—Sliding engagements with one side only, e.g. modular jack coupling devices
    • H01R24/64—Sliding engagements with one side only, e.g. modular jack coupling devices for high frequency, e.g. RJ 45
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/30—Charge provided using DC bus or data bus of a computer

Abstract

本发明涉及一种USB连接器放电方法及电路、以及系统。本发明公开了一种USB连接器放电电路，配置为对USB连接器的引脚的电压进行放电；所述USB连接器放电电路包括：放电负载，被耦合至所述引脚并且被配置为对所述引脚的电压进行放电；第一控制电路，被耦合至所述放电负载并且被配置为在放电过程中调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；第二控制电路，被耦合至所述放电负载并且被配置为：在放电过程中检测所述引脚的电压是否发生横跨参考电压的变化；以及响应于所述引脚的电压的变化，调整所述放电负载的大小，使所述引脚的电压的摆率小于或等于摆率极限。

Description

USB连接器放电方法及电路、以及系统
相关申请的交叉引用
本申请是申请日为2016年03月29日，申请号为“201610190541.4”的题为“USB连接器放电方法及电路”的中国专利申请的分案申请。
技术领域
本发明涉及通用串行总线(USB，Universal Serial Bus)领域，尤其涉及一种USB连接器放电方法及电路、以及系统。
背景技术
USB连接器已被广泛地应用于诸如电源适配器、移动电源、笔记本电脑、手机、平板电脑之类的电子设备中，以实现充电以及数据传输等功能。
最近发布的C型通用串行总线(USB Type-C)电缆和连接器规范中定义了一种新的符合USB 3.1协议的C型USB连接器。在功能和性能方面，C型USB 连接器与目前广泛应用的B型USB连接器相比，具有更高的数据速率、更高的可配置充电电流，并且支持USB插头沿双方向插入USB插座。
当上行端口(UFP，Upstream Facing Port)设备通过C型USB连接器及相应的电缆与下行端口(DFP，Downstream Facing Port)设备连接后，DFP设备会通过VBUS引脚向UFP设备输出VBUS电压，以向UFP设备充电。
但当电缆去除(removal)后，VBUS引脚需要进行放电。目前，C型USB 的相关协议中规定了VBUS引脚电压放电过程中所需要遵循的各种原则(包括功耗、放电时长、以及摆率(SR，Slew Rate)等方面)。
但是，目前尚未发现如何依据C型USB的相关协议的规定，来控制VBUS 引脚电压放电过程的有效解决方案。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种USB连接器放电方法及电路、以及一种系统。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种USB连接器放电电路，配置为对USB连接器第一引脚的电压进行放电；所述放电电路包括：
放电负载，配置为对所述第一引脚的电压进行放电；
第一控制电路，配置为放电过程中调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；以及
第二控制电路，配置为放电过程中检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载大小，使所述第一引脚电压的摆率在第二预设范围内。
本发明实施例还提供了一种USB连接器放电方法，包括：
利用放电负载对USB连接器第一引脚的电压进行放电；其中，
在放电过程中，调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；以及
检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载大小，使所述第一引脚电压的摆率在第二预设范围内。
本发明实施例提供了一种USB连接器放电电路，配置为对USB连接器的引脚的电压进行放电；所述放电电路包括：
放电负载，被耦合至所述引脚并且被配置为对所述引脚的电压进行放电；
第一控制电路，被耦合至所述放电负载并且被配置为在放电过程中调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
第二控制电路，被耦合至所述放电负载并且被配置为：
在放电过程中检测所述引脚的电压是否发生横跨参考电压的变化；以及
响应于所述引脚的电压的变化，调整所述放电负载的大小，使所述引脚的电压的摆率小于或等于摆率极限。
本发明实施例还提供了一种USB连接器放电方法，包括：
利用放电负载对USB连接器的引脚的电压进行放电；
在放电过程中，调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
检测所述引脚的电压是否发生横跨参考电压的变化；以及
响应于所述引脚的电压的变化，调整所述放电负载的大小，使所述引脚的电压的摆率小于或等于摆率极限。
本发明实施例还提供了一种系统，包括：
放电负载，被配置为对USB连接器的电源引脚的电压进行放电；
第一控制电路，被配置为调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
参考电压电路，被配置为产生参考电压；以及
第二控制电路，被配置为：
根据与所述参考电压的比较，检测所述电源引脚的电压变化；以及
响应于所述电压变化，调整所述放电负载的大小，使所述电源引脚的电压的摆率小于或等于摆率极限。
本发明实施例提供的USB连接器放电方法及电路，利用放电负载对第一引脚的电压进行放电的过程中，调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；并检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载大小，使所述第一引脚电压的摆率在第二预设范围内，如此，能够有效地控制第一引脚的放电过程。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本发明实施例第一种USB连接器放电电路结构示意图；
图2为本发明实施例第二种USB连接器放电电路结构示意图；
图3为本发明实施例第三种USB连接器放电电路结构示意图；
图4为本发明实施例第四种USB连接器放电电路结构示意图；
图5为本发明应用实施例USB连接器放电电路结构示意图；
图6为VBUS引脚放电过程电压随时间变化示意图；
图7为本发明实施例USB连接器放电方法流程示意图；
图8为采用图5所示的电路的仿真结果示意图。
具体实施方式
下面结合附图及实施例对本发明再作进一步详细的描述。
为了便于理解本发明的技术方案，在下文中，首先对本发明中使用的技术术语进行解释。
DFP设备，可以理解为主机(Host)。典型的DFP设备是电源适配器，因为它永远都只是供电。
UFP设备，可以理解为从机(Device)，典型的UFP设备是U盘、移动硬盘，因为它们永远都是被读写数据和被供电。
双角色端口(DRP，Dual Role Port)设备，DRP设备也可以在DFP设备与 UFP设备间动态切换，既可以做DFP设备(Host)，也可以做UFP设备(Device)。典型的DRP设备是电脑(可以作为U盘的主机，也可以作为被充电的UFP设备，具有OTG(on-the-go)功能的手机(可以作为被充电和被读写数据的设备，也可以作为主机为其他设备提供电源或者读写U盘数据)，移动电源(可通过单个USB Type-C接口放电和充电)。
SR，VBUS电压时间变化率。
如背景技术所描述的，当UFP设备通过C型USB连接器及相应的电缆与 DFP设备连接后，DFP设备会通过VBUS引脚向UFP设备输出VBUS电压，以向UFP设备供电。但当电缆去除(removal)后，VBUS需要进行放电，以确保操作安全。
实际应用时，VBUS推荐使用如表1所示的操作条件。
Figure RE-GDA0002564924020000051
表1
同时，由于C型USB连接器支持更高的可配置充电电流，即具有更高的电力传输能力(最高可达100W)，所以C型USB的相关协议中规定了以下主要几种VBUS电压的放电模式：
(1)去连接后源端和接收端自动放电模式(Auto Sink and Source Dischargeafter a disconnect)：VBUS电压从21.5V放至安全0V(VBUS Discharge from 21.5V tovsafe0V)；
(2)去连接后仅接收端自放电模式(Auto Sink Discharge after a disconnectstate only)：VBUS电压从16V放至安全5V(VBUS Discharge from 16V to vsafe5V)；这种模式下的放电时长参数称为tSinkDischargeFull；
(3)连接状态中仅源端自放电模式(Auto Source Discharge during aconnection state only)：VBUS电压从21.5V放至安全5V(VBUS Discharge from 21.5V tovsafe5V)。
其中，所述安全5V是指：安全工作电压为5V；相应地，安全0V是指：安全工作电压为0V。
这里，实际应用时，推荐使用如表2所示的安全工作电压。
Figure RE-GDA0002564924020000061
表2
C型USB的相关协议中规定了VBUS放电过程中所需要遵循的包含功耗、放电时长、以及SR等方面的各种原则。具体地，
(1)放电过程中的功耗不能触发设备实施过温保护(OTP，Over TemperatureProtect)，这样，设备就不能正常工作了。
(2)当电容值为1μF～100μF(较为通用的取值)时，放电时长参数(tSinkDischargeFull)需要小于等于50ms。
(3)放电过程中SR需要小于等于30mV/μs，如果SR过高，会导致用于检测VBUS电压的模数转换器(ADC，Analog-to-Digital Converter)不能精确识别VBUS的电压值。
基于此，在本发明的各种实施例中：利用放电负载对第一引脚的电压进行放电的过程中，调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；并检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载大小，使所述第一引脚电压的摆率在第二预设范围内。
需要说明的是，本文所用的第一、第二……仅表示不同位置的元件，不对元件的参数或功能进行限定。
本发明实施例提供一种USB连接器放电电路，配置为对USB连接器第一引脚的电压进行放电。如图1所示，该放电电路包括：放电负载11、第一控制电路12、以及第二控制电路13；其中，
放电负载对所述第一引脚的电压进行放电；在放电过程中，所述第一控制电路12调整所述放电负载11的大小，使所述放电负载11产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；而所述第二控制电路13则检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载11的大小，使所述第一引脚电压的摆率在第二预设范围内，这样，能够有效地控制第一引脚的放电过程。
其中，实际应用时，所述第一预设条件需要根据触发电路过温保护(OTP， OverTemperature Protect)的相关参数(包括触发门限、电路的热阻(thermal resistance)、以及最高环境温度(max ambient environment temperature)等)来设置。
所述第一预设范围及第二预设范围可以根据USB相关协议的规定来设置。
所述第一引脚可以为电源引脚。其中，当USB连接器为C型USB连接器时，所述电源引脚是指VBUS引脚。当然，本领域技术人员可以认识到，根据本发明的放电电路和方法并不限于USB Type-C的场景，而是能够应用于任何未来与USB Type-C连接器相兼容的USB连接器。
在一实施例中，如图2所示，所述放电负载11包括：第一放电负载111及第二放电负载112；所述第一放电负载111小于所述第二放电负载112；其中，
在整个放电过程中，所述第一放电负载111一直对所述第一引脚的电压进行放电；同时，所述第一控制电路12检测所述第一引脚的电压是否小于第一阈值，当所述检测结果表征所述第一引脚的电压小于第一阈值时，产生使能信号；所述第二放电负载112响应所述第一控制电路12产生的使能信号，对所述电源第一引脚的电压进行放电。
这里，所述第一引脚的电压从高电压放至低电压的过程中，当所述第一引脚的电压处于较高电压时，采用尺寸较小的第一放电负载111来放电，如此，能有效地降低功耗，而当所述第一引脚的电压降低至一定值时，则同时采用第一放电负载111和尺寸较大的第二放电负载112来同时对所述第一引脚的电压进行放电，如此，能使放电过程快速完成，从而满足USB协议对放电时长的要求。
其中，所述第一阈值可以根据需要来设置。
所述第一放电负载111及第二放电负载112的大小可通过仿真实验来确定。
在一实施例中，如图3所示，该放电电路还可以包括：参考电压产生电路 14；在放电过程中，所述参考电压产生电路14为所述第二控制电路13提供变化的参考电压，提供的变化的参考电压大于第二阈值。
这里，实际应用时，所述第二阈值根据需要进行设置。设置时，需要结合放电电流的大小、电路的正常工作以及协议规定的SR等因素。
在放电过程中，所述第二控制电路13根据所述第一引脚的电压发生横跨参考电压的变化来调整所述放电负载11的大小，使所述第一引脚电压的摆率在第二预设范围内。
具体地，当所述第一引脚的电压高于所述参考电压时，所述第二控制电路 13减小所述放电负载11。相应地，当所述第一引脚的电压低于所述参考电压时，所述第二控制电路13增大所述放电负载11。
这里，当所述第一引脚的电压高于所述参考电压时，说明第一引脚的电压的SR小于所述参考电压的SR，此时，需要增大所述放电负载11，以便对所述第一引脚的电压进行快速下拉，从而增大所述第一引脚电压的SR。当所述第一引脚的电压小于所述参考电压时，说明第一引脚的电压的SR大于所述参考电压的SR，此时，需要减小所述放电负载11，以便减弱对所述第一引脚的电压下拉能力，从而减小所述第一引脚电压的SR。
另外，实际应用时，如图4所示，该放电电路还可以包括：第三控制电路 15，为所述第一控制电路12及第二控制电路13提供使能信号；相应地，所述第一控制电路12响应使能信号，在放电过程中调整所述放电负载11的大小，使所述放电负载11产生的功耗满足第一预设条件，且放电时长在第一预设范围内；当然，第二控制电路13响应使能信号，在放电过程中检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载11的大小，使所述第一引脚电压的SR在第二预设范围。
从上面的描述中可以看出，本发明实施例提供的放电电路，利用放电负载 11对第一引脚的电压进行放电的过程中，考虑了功耗、SR以及放电时长三种因素，从而能有效地控制第一引脚的放电过程。
下面结合一个应用实例来进一步详细说明本发明的方案。
图5为应用实施例的电路结构图。需要说明的是：
首先，本应用实施例是针对C型USB连接器，对应的第一引脚为VBUS。
其次，设计本应用实施例时，遵循了表1及表2所列出的相关参数。同时，还遵循了表3所示的相关参数。
Figure RE-GDA0002564924020000091
表3
其中，tsafe0v、tsafe5、tSinkDischargeFull各自表示的放电时长含义如图6 所示。这里，在图6中，接收端去连接VBUS门限 (VBUS_SINK_DISCONNECT_THRESHOLD)所表达的含义是：在接收端，其VBUS电压小于VBUS_SINK_DISCONNECT_THRESHOLD时，表明接收端处于去连接状态。
实际应用时，VBUS_SINK_DISCONNECT_THRESHOLD可通过I2C寄存器(register)来配置。
第三，在本应用实施例中，热阻(thermal resistance)是70℃/W，最高环境温度(max ambient environment temperature)是85℃，引起OTP的门限温度(risingthreshold of the OTP)是145℃，电路中电容Cvbus的电容值范围为1uF ～100uF。
这里，假设VBUS引脚放电产生的功耗为Pdis，由于VBUS引脚放电所产生的功耗不能触发OTP，因此85℃+Pdis*70<145，从而得出Pdis<0.86W，即 VBUS引脚放电所产生的功耗要小于0.86W。
从表3中可以看出，在VBUS电压的几种放电模式中，对放电时长参数的限制中，只有tSinkDischargeFull最短，因此，设计本应用实施例电路各器件的参数时，tSinkDischargeFull是最基本的一个因素。
结合图5，在本应用实施例中，放电负载11包括：第一N沟道金属氧化物半导体场效应管(NMOS)M1、第二NMOS M2；第一控制电路12包括：比较器Comp、第一反相器INV1、第二反相器INV2、第三NMOS M3、第四NMOS M4、以及第一电阻R1；第二控制电路13包括：误差放电器A0及第二电阻R2；参考电压产生电路14包括：电流源I0及电容C0。
同时，图5所示的电路还包括：第三电阻R3、第四电阻R4、开关K0及电容Cvbus；其中，第三电阻R3及第四电阻R4的阻值比值为9:1，起到分压的作用。
图5所示的放电电路的工作原理为：
为了方便描述，在以下的描述中，VBUS引脚的电压称为VBUS；将误差放大器A0同相输入端及比较器Comp负极的电压称为VF，将误差放大器A0反向输入端的电压称为VR，将第二电阻R2、第一NMOS M1及第四NMOS M4所形成的节点处的电压称为VG；比较器Comp的正极接收参考电压Vbg。
在本应用实施例中，利用误差放大器A0形成负反馈回路(调节VG的大小) 来控制VBUS引脚放电的SR。
基于此，在本应用实施例提供的电路中，需要满足以下公式：
Figure RE-GDA0002564924020000111
这是因为：
Q＝CΔV＝IΔT (2)
其中，Q表示电量，C表示电容，V表示电压，I表示电流，T表示时间。
将公式(2)进行变形，则有：
Figure RE-GDA0002564924020000112
利用公式(3)，结合本应用实施例提供的电路，则有：
Figure RE-GDA0002564924020000113
同时，30mv/μs＝30mA/μF＝300nA/10pF；
而且，由于
Figure RE-GDA0002564924020000114
因此，
Figure RE-GDA0002564924020000115
由于
Figure RE-GDA0002564924020000116
且考虑到充电电流的大小(功耗)，因此，在本应用实施例中，设置SR门限值为25nA/60pF(4.17mV/μs)，即参考电压产生电路14 提供的参考电压的SR门限值为25nA/60pF。
除此以外，为了满足tSinkDischargeFull≤50ms这个条件，在本应用实施例中，利用比较器Comp来检测VBUS是否小于12V，当VBUS小于12V时，使能第二NMOS M2，以迅速拉低VBUS。
当然，本应用实施例提供的电路还包括第三控制电路(未示出)，由第三控制电路为比较器Comp及误差放电器A0提供使能信号(EN)，并为开关K0提供去使能信号(ENB)。
首先，初始时，开关K0处于导通状态，需要放电时，第三控制电路向比较器Comp及误差放电器A0提供使能信号(EN)，以使比较器Comp及误差放电器A0开始工作，同时向开关K0提供去使能信号(ENB)，以使开关K0断开。
之后，利用第一NMOS M1，VBUS从21.5V开始放电。在放电过程中，比较器Comp实时将Vbg(1.2V)与VF进行比较，当VBUS在21.5V～12V范围内，比较器Comp输出逻辑低电平，经过第一反相器INV1及第二反相器INV2的作用后，仍然输出逻辑低电平，这种逻辑低电平让第二NMOS M2处于截止状态，所以在该范围内，只利用第一NMOS M1对VBUS进行放电；此时，考虑到功耗(小于0.86W)的因素，第一NMOS M1的尺寸较小。而当VBUS低于12V后，比较器Comp输出逻辑高电平，经过第一反相器INV1及第二反相器INV2的作用后，输出逻辑高电平，致使第二NMOS M2导通，因此该阶段利用第一NMOS M1 及第二NMOS M2对VBUS进行放电；此时，考虑到功耗(小于0.86W)及放电时长(tSinkDischargeFull≤50ms)的因素，第二NMOS M1的尺寸较大，从而将 VBUS迅速下拉至相应的安全工作电压。
其中，第一NMOS M1及第二NMOS M2尺寸的大小可通过仿真实验来确定。
在放电过程中，开关K0的断开使得参考电压产生电路14开始工作，产生相应的参考电压VR(变化的，即具有一定的SR)，并输出至误差放电器A0，误差放电器A0将VF及VR进行比较，当VF大于等于VR(VBUS的SR较低)时，输出逻辑高电平，使得VG升高，从而增大放电负载11的下拉能力，对VBUS进行快速下拉，以增大VBUS的SR；当VF小于VR(VBUS的SR较高)时，输出逻辑低电平，使得VG降低，从而减缓放电负载11的下拉能力，以减小VBUS的SR。
从上面的描述中可以看出，本应用实施例采用两个放电分支对VBUS进行放电，具体地，当VBUS为高电压(21.5V～12V)时，采用较小的第一NMOS M1来放电，如此，能有效地降低放电过程所产生的功耗，而当VBUS为低电压(小于 12V)时，采用较小的第一NMOS M1及较大的第二NMOS M2同时来放电，较大的第二NMOS M2可以将VBUS迅速下拉至安全工作电压，如此，能有效地控制放电时长(tSinkDischargeFull≤50ms)。
同时，本应用实施例利用误差放大器A0形成负反馈回路，如此，能有效地控制VBUS的SR(vSrcSlewNeg≤30mV/μs)。
基于上述实施例的放电电路，本发明实施例还提供了一种USB接口检测电路，安装在所述USB连接器，所述USB接口检测电路包含上述的放电电路。
这里，实际应用时，本发明实施例提供的USB接口检测电路可用在DFP 设备中、UFP设备和DRP设备(其在连接到UFP设备时作为DFP设备操作，在连接到DFP设备时作为UFP设备操作)中。
其中，实际应用时，所述USB接口检测电路可以被包含在一个集成电路中。
另外，本发明实施例还提供了一种USB连接器，包括上述的USB接口检测电路。
本发明实施例提供的方案，其应用场景为：电源适配器(Source)和个人电脑(PC，Personal Computer)(Sink)，此时，电源适配器是DFP设备，PC是 UFP设备，当PC利用电源适配器充电时，电源适配器与PC基于USB功率传输(PD，Power Delivery)电力通信协议来协商充电电流及充电电压，之后电源适配器基于协商的充电电压及充电电流，通过VBUS引脚及电缆向PC供电。而当电源适配器与PC之间所连接的电缆去除后，则需要对VBUS引脚的电压进行放电。
当然，还可以设想到其它应用场景，例如移动电源和电脑、电脑和其它大功率设备(比如充电器等)等等。
基于本发明实施例的USB连接器放电电路，本发明实施例还提供了一种 USB连接器放电方法，如图7所示，该方法包括：
步骤700：利用放电负载对USB连接器第一引脚的电压进行放电；
步骤701a：在放电过程中，调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；所述第一预设条件表征产生的功耗不触发过温保护；
步骤701b：在放电过程中，还检测所述第一引脚的电压是否发生横跨参考电压的变化，以及响应所述变化调整所述放电负载大小，使所述第一引脚电压的摆率在第二预设范围内。
其中，实际应用时，所述第一预设条件需要根据触发电路OTP的相关参数(包括触发门限、电路的热阻(thermal resistance)、以及最高环境温度(max ambientenvironment temperature)等)来设置。
所述第一预设范围及第二预设范围可以根据USB相关协议的规定来设置。
其中，在一实施例中，所述放电负载包括：第一放电负载及第二放电负载；所述第一放电负载小于所述第二放电负载；
相应地，放电过程中调整所述放电负载的大小，使所述放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内时，检测所述第一引脚的电压是否小于第一阈值，当所述检测结果表征所述第一引脚的电压小于第一阈值时，产生使能信号，以利用所述第一放电负载及第二放电负载对所述第一引脚的电压进行放电。
换句话说，当所述第一引脚的电压处于较高电压时，采用尺寸较小的第一放电负载来放电，如此，能有效地降低功耗，而当所述第一引脚的电压降低至一定值时，则同时采用第一放电负载和尺寸较大的第二放电负载来同时对所述第一引脚的电压进行放电，如此，能使放电过程快速完成，从而满足USB协议对放电时长的要求。
其中，所述第一阈值可以根据需要来设置。
所述第一放电负载及第二放电负载的大小可通过仿真实验来确定。
在一实施例中，该方法还可以包括：
放电过程中产生所述参考电压，产生的参考电压是变化的，且大于第二阈值。
这里，实际应用时，所述第二阈值根据需要进行设置。设置时，需要结合放电电流的大小、电路的正常工作以及协议规定的SR等因素。
所述响应所述变化调整所述放电负载大小，具体包括：
当所述第一引脚的电压高于所述参考电压时，增大所述放电负载。
当所述第一引脚的电压低于所述参考电压时，减小所述放电负载。
其中，当所述第一引脚的电压高于所述参考电压时，说明第一引脚的电压的SR小于所述参考电压的SR，此时，需要增大所述放电负载，以便对所述第一引脚的电压进行快速下拉，从而增大所述第一引脚电压的SR。当所述第一引脚的电压小于所述参考电压时，说明第一引脚的电压的SR大于所述参考电压的SR，此时，需要减小所述放电负载，以便减弱对所述第一引脚的电压下拉能力，从而减小所述第一引脚电压的SR。
同时，为了更好地说明采用本发明实施例的技术方案，能有效地控制放电过程，采用图5所示的放电电路进行了仿真实验，图8示出了仿真结果。从图 7所示的仿真波形中可以看出：当VBUS小于12V时，另一放电分支(第二NMOS M2)被使能，从而将VBUS迅速下拉至安全工作电压；同时，VBUS的SR被控制在小于30mV/μs的范围内。这表明：本发明实施例所提供的USB连接器放电电路能够有效地控制放电过程。其中，在图8中，从上到下每条曲线分别是：使能信号(EN)随时间的变化曲线、VBUS随时间的变化曲线、VR随时间的变化曲线、VF随时间的变化曲线以及VBUS引脚电压放电电流(Discharge current)随时间的变化曲线。
根据一个实施方案，USB连接器放电电路，配置为对USB连接器第一引脚的电压进行放电；该放电电路包括：放电负载，配置为对该第一引脚的电压进行放电；第一控制电路，配置为放电过程中调整该放电负载的大小，使该放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；该第一预设条件表征产生的功耗不触发过温保护；以及第二控制电路，配置为放电过程中检测该第一引脚的电压是否发生横跨参考电压的变化，以及响应该变化调整该放电负载大小，使该第一引脚电压的摆率在第二预设范围内。
根据另一个实施方案，该放电负载包括第一放电负载及第二放电负载；第一放电负载小于所述第二放电负载；该第一放电负载，配置为对该第一引脚的电压进行放电；该第一控制电路，配置为检测该第一引脚的电压是否小于第一阈值，当检测结果表征该第一引脚的电压小于第一阈值时，产生使能信号；该第二放电负载，配置为响应该使能信号，对该第一引脚的电压进行放电。
根据另一个实施方案，第二控制电路，配置为：当该第一引脚的电压高于参考电压时，增大放电负载。
根据另一个实施方案，第二控制电路，配置为：当第一引脚的电压低于参考电压时，减小放电负载。
根据另一个实施方案，USB连接器放电电路还包括：第三控制电路，配置为第一控制电路及第二控制电路提供使能信号。
根据另一个实施方案，USB连接器放电电路还包括：参考电压产生电路，配置为放电过程中为第二控制电路提供变化的参考电压，提供的变化的参考电压大于第二阈值。
根据一个实施方案，一种USB连接器放电方法，包括：利用放电负载对 USB连接器第一引脚的电压进行放电；其中，在放电过程中，调整放电负载的大小，使放电负载产生的功耗满足第一预设条件，且放电时长在第一预设范围内；该第一预设条件表征产生的功耗不触发过温保护；以及检测第一引脚的电压是否发生横跨参考电压的变化，以及响应该变化调整放电负载大小，使第一引脚电压的摆率在第二预设范围内。
根据另一个实施方案，放电负载包括：第一放电负载及第二放电负载；第一放电负载小于所述第二放电负载；在放电过程中，调整所述放电负载的大小，包括：检测第一引脚的电压是否小于第一阈值，当检测结果表征第一引脚的电压小于第一阈值时，产生使能信号，以利用第一放电负载及第二放电负载对第一引脚的电压进行放电。
根据另一个实施方案，响应所述变化调整所述放电负载大小，包括：当第一引脚的电压高于参考电压时，减小放电负载。
根据另一个实施方案，响应所述变化调整所述放电负载大小，包括：当所述第一引脚的电压低于参考电压时，增大放电负载。
根据另一个实施方案，USB连接器放电方法还包括：放电过程中产生参考电压，产生的参考电压是变化的，且大于第二阈值。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种USB连接器放电电路，配置为对USB连接器的引脚的电压进行放电，其特征在于，所述放电电路包括：
放电负载，被耦合至所述引脚并且被配置为对所述引脚的电压进行放电；
第一控制电路，被耦合至所述放电负载并且被配置为在放电过程中调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
第二控制电路，被耦合至所述放电负载并且被配置为：
在放电过程中检测所述引脚的电压是否发生横跨参考电压的变化；以及
响应于所述引脚的电压的变化，调整所述放电负载的大小，使所述引脚的电压的摆率小于或等于摆率极限。
2.根据权利要求1所述的放电电路，其中，
所述第一控制电路，被配置为检测所述引脚的电压是否小于阈值，并且响应于所述检测指示所述引脚的电压小于所述阈值，产生使能信号；以及
所述放电负载包括：
第一放电负载，被配置为对所述引脚的电压进行放电；
第二放电负载，被配置为响应于所述使能信号，对所述引脚的电压进行放电；
其中，所述第二放电负载的大小大于所述第一放电负载的大小。
3.根据权利要求1所述的放电电路，其中，
所述第二控制电路被配置为响应于所述引脚的电压高于所述参考电压而增大所述放电负载；以及
所述第二控制电路被配置为响应于所述引脚的电压低于所述参考电压而减小所述放电负载。
4.根据权利要求1所述的放电电路，其中，所述放电电路还包括：
耦合至所述第一控制电路和所述第二控制电路的第三控制电路，所述第三控制电路被配置为向所述第一控制电路和所述第二控制电路提供相应的使能信号。
5.根据权利要求1所述的放电电路，其中，所述参考电压是变化的参考电压，
所述放电电路还包括：
参考电压产生电路，被耦合至所述第二控制电路，所述参考电压产生电路被配置为在放电过程中为所述第二控制电路提供所述变化的参考电压，所提供的变化的参考电压大于阈值；以及
所述响应于所述引脚的电压的变化，调整所述放电负载的大小包括：
响应于所述引脚的电压低于所述变化的参考电压，减小所述放电负载。
6.根据权利要求1所述的放电电路，其中，所述参考电压是变化的参考电压，所述放电电路还包括：
参考电压产生电路，被耦合至所述第二控制电路，所述参考电压产生电路被配置为在放电过程中为所述第二控制电路提供所述变化的参考电压，所提供的变化的参考电压大于阈值；以及
所述响应于所述引脚的电压的变化，调整所述放电负载的大小包括：
响应于所述引脚的电压高于所述变化的参考电压，增大所述放电负载。
7.一种USB连接器放电方法，其特征在于，所述方法包括：
利用放电负载对USB连接器的引脚的电压进行放电；
在放电过程中，调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
检测所述引脚的电压是否发生横跨参考电压的变化；以及
响应于所述引脚的电压的变化，调整所述放电负载的大小，使所述引脚的电压的摆率小于或等于摆率极限。
8.根据权利要求7所述的方法，其中，
所述放电负载包括第一放电负载和第二放电负载；所述第二放电负载的大小大于所述第一放电负载的大小；
所述在放电过程中调整所述放电负载的大小包括：
检测所述引脚的电压是否小于阈值，以及
响应于所述检测指示所述引脚的电压小于所述阈值，产生使能信号，以使用所述第一放电负载和所述第二放电负载对所述引脚的电压进行放电。
9.一种系统，其特征在于，所述系统包括：
放电负载，被配置为对USB连接器的电源引脚的电压进行放电；
第一控制电路，被配置为调整所述放电负载的大小，使所述放电负载产生的功耗小于或等于放电功率极限，且放电时长小于或等于放电时长极限；
参考电压电路，被配置为产生参考电压；以及
第二控制电路，被配置为：
根据与所述参考电压的比较，检测所述电源引脚的电压变化；以及
响应于所述电压变化，调整所述放电负载的大小，使所述电源引脚的电压的摆率小于或等于摆率极限。
10.根据权利要求9所述的系统，其中，所述放电负载包括并联耦合的第一晶体管和第二晶体管；
所述第一控制电路被配置为：
响应于所述电压大于阈值电压，禁用第二晶体管；以及
响应于所述电压小于所述阈值电压，启用所述第二晶体管；所述第二控制电路包括：
分压器电路，被耦合至所述电源引脚和所述第二控制电路，所述分压器电路被配置为产生误差电压；以及
误差放大器，其输入耦合至所述分压器电路并被配置为生成第一晶体管使能信号；以及
所述第一控制电路包括比较器，所述比较器的输入耦合至阈值电压节点并且被配置为响应于所述电源引脚的电压低于所述阈值电压而生成第二晶体管使能信号。
11.根据权利要求9所述的系统，其中，所述USB连接器包括C型USB连接器，且所述电源引脚包括VBUS引脚。
12.根据权利要求9所述的系统，其中，
所述第一控制电路和所述第二控制电路被配置为在电压的放电过程中调整所述放电负载的大小；以及
所述参考电压是变化的参考电压，且大于与所述摆率极限相对应的阈值电压。
CN202010474228.XA 2016-03-29 2016-03-29 Usb连接器放电方法及电路、以及系统 Active CN111614141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010474228.XA CN111614141B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路、以及系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010474228.XA CN111614141B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路、以及系统
CN201610190541.4A CN107240940B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610190541.4A Division CN107240940B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路

Publications (2)

Publication Number Publication Date
CN111614141A true CN111614141A (zh) 2020-09-01
CN111614141B CN111614141B (zh) 2023-10-24

Family

ID=59962229

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610190541.4A Active CN107240940B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路
CN202010474228.XA Active CN111614141B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路、以及系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610190541.4A Active CN107240940B (zh) 2016-03-29 2016-03-29 Usb连接器放电方法及电路

Country Status (3)

Country Link
US (2) US10470283B2 (zh)
KR (1) KR20170113307A (zh)
CN (2) CN107240940B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240940B (zh) * 2016-03-29 2020-06-30 快捷半导体(苏州)有限公司 Usb连接器放电方法及电路
CN108399138B (zh) * 2017-12-12 2021-06-29 硅谷数模半导体（北京）有限公司 芯片的信号处理方法、装置、存储介质和处理器
CN108429441A (zh) * 2018-02-12 2018-08-21 宁波宇喆电子科技有限公司 一种存储器编程电路的保护电路
US10599597B2 (en) * 2018-03-12 2020-03-24 Cypress Semiconductor Corporation Programmable VBUS discharge in USB power delivery
CN111475453A (zh) * 2019-01-23 2020-07-31 宏碁股份有限公司 通用串行总线扩充装置及其侦错方法
KR20200123690A (ko) 2019-04-22 2020-10-30 삼성전자주식회사 이물질 검출 회로, 이를 포함하는 전자 장치 및 이물질 검출 방법
CN112838566B (zh) * 2021-04-21 2021-07-23 珠海智融科技有限公司 一种Type-C接口的过温保护电路、方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012946D0 (en) * 2000-05-26 2000-07-19 Nokia Mobile Phones Ltd Improvements in a relating to battery charging
CN104345651A (zh) * 2013-07-29 2015-02-11 香港城市大学 Usb电源

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850159A (en) 1997-05-12 1998-12-15 Ind Tech Res Inst High and low speed output buffer with controlled slew rate
US7289925B2 (en) * 2003-12-23 2007-10-30 Lsi Corporation Systems and methods for assessing timing of PCI signals
CN200947542Y (zh) * 2006-09-15 2007-09-12 天津力神电池股份有限公司 多串大功率锂离子电池组过充、过放保护电压检测装置
US7843235B2 (en) 2006-12-05 2010-11-30 Integrated Device Technology, Inc. Output slew rate control in low voltage differential signal (LVDS) driver
US8855336B2 (en) * 2009-12-11 2014-10-07 Qualcomm Incorporated System and method for biasing active devices
CN103902009A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 放电电路
US8975962B2 (en) 2013-06-19 2015-03-10 Synaptics Incorporated Slew-enhanced operational transconductance amplifier
CN103472882B (zh) * 2013-09-30 2015-04-15 电子科技大学 集成摆率增强电路的低压差线性稳压器
AU2014406514B2 (en) * 2014-09-15 2018-03-15 Micro Motion, Inc. A method and apparatus to control a mode of a device
US9525298B1 (en) * 2014-10-28 2016-12-20 Microsemi Storage Solutions (U.S.), Inc. Method and system for voltage balancing of multiple rechargeable energy storage devices
US10468983B2 (en) 2015-11-05 2019-11-05 Silicon Laboratories Inc. Slew-rate controlled supply voltage switching
US9621138B1 (en) 2015-11-05 2017-04-11 Nxp B.V. Slew control using a switched capacitor circuit
CN107240940B (zh) * 2016-03-29 2020-06-30 快捷半导体(苏州)有限公司 Usb连接器放电方法及电路
DE102016207918B4 (de) * 2016-05-09 2022-02-03 Dialog Semiconductor (Uk) Limited Mehrfachphasenschaltwandler und Verfahren für einen Betrieb eines Mehrfachphasenschaltwandlers
US10090671B2 (en) * 2016-07-15 2018-10-02 Dialog Semiconductor Inc. Short circuit protection for data interface charging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012946D0 (en) * 2000-05-26 2000-07-19 Nokia Mobile Phones Ltd Improvements in a relating to battery charging
CN104345651A (zh) * 2013-07-29 2015-02-11 香港城市大学 Usb电源

Also Published As

Publication number Publication date
KR20170113307A (ko) 2017-10-12
US20170290134A1 (en) 2017-10-05
US20200068691A1 (en) 2020-02-27
CN107240940A (zh) 2017-10-10
US10470283B2 (en) 2019-11-05
US11202358B2 (en) 2021-12-14
CN107240940B (zh) 2020-06-30
CN111614141B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
CN107240940B (zh) Usb连接器放电方法及电路
CN106291210B (zh) Usb接口检测器、检测方法、usb连接器及电子设备
US10673423B2 (en) Fast turn-on power switch
US10651661B2 (en) Regulating charging port attach and detach
WO2021008572A1 (zh) 一种终端设备的供电系统、方法、芯片及终端设备
US10241935B2 (en) Portable device, cable assembly, and USB system
US20140207977A1 (en) Usb device and control method thereof
US9866055B2 (en) Automatic scheme to detect multi-standard charger types
US20150074438A1 (en) Adaptive usb charging method and system
US20090184688A1 (en) Charging appratus and method for mobile terminal
US10574073B2 (en) Electronic device and method for controlling power supply
US20130113415A1 (en) Method and apparatus for performing system power management
EP2677388A2 (en) Voltage regulator circuit with adaptive current limit and method for operating the voltage regulator circuit
TW201447594A (zh) 具有整合功能usb介面的電子裝置
US20100060233A1 (en) Charger with USB detection
WO2017063459A1 (zh) Usb控制装置及设备
CN110912224A (zh) 一种充电装置及充电装置控制方法
JP2017521777A (ja) 充電電流を調整するために専用充電器と非フローティング充電器とフローティング充電器を区別するための装置および方法
JP2016531368A (ja) 電流制限値を変更する装置及び方法
KR20070096849A (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
TW201334257A (zh) 可攜式電子裝置以及其充電方法
WO2022194106A1 (zh) 双电池充放电电路及控制方法、电子设备
US8806255B2 (en) Interface connection control based on voltage at input rail
US20150214762A1 (en) Charging system and charging method thereof
US11181958B2 (en) Electronic device with power source control ciruitry for determining a current

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant