CN111601053B - 一种图像传感器、全局快门控制方法及计算机存储介质 - Google Patents

Abstract

本申请提供一种图像传感器、全局快门控制方法及计算机存储介质。该图像传感器包括像素阵列，所述像素阵列包含复数列像素，或所述像素阵列，包含复数组子像素阵列，每组子像素阵列包含复数列/复数行像素，处理器模块，其基于指令触发所述像素阵列。该控制方法下，利用动态平均的方式来实现像素阵列里每一列/行或组别的平均延时的一致性。并且这种一致性不会受到工艺、电源或温度等外部条件的影响。避免了采用全局快门方式引起的瞬时大电流，同时曝光后无需数字处理器在后端进行逐列或逐行矫正以降低硬件成本、测试成本。

Description

一种图像传感器、全局快门控制方法及计算机存储介质

技术领域

本申请涉及图像传感器技术领域，具体地涉及一种图像传感器及其全局快门延时控制方法。

背景技术

随着图像传感器技术的发展，其被广泛的应用。当前图像传感器技术有两种快门方式：卷帘快门和全局快门。卷帘快门是指像素点渐次曝光；全局快门是指整幅场景在同一时间完成曝光，如图1所示，在该方式下全局快门共用同一个快门控制信号，图像传感器所有像素点同时收集光线及同时曝光。相比卷帘快门，全局快门可以显著改善被摄物体高速运动时引起的拖影模糊。由于对被摄物捕捉速度和信息处理速度上的天然优势，全局快门已成为图像传感器，红外TOF深度检测等应用领域的主流选择。但其缺点也较明显：如此多的像素点同时开启，会引入很大的瞬时尖峰电流并造成对周边其他芯片或器件严重的电磁干扰,并且对全局快门控制信号驱动、电源以及芯片的应用电路板设计都提出了非常高的要求。

为了降低全局快门方式引起的瞬时大电流，应用时通常并不会把快门控制信号到达每个像素点的延时做到完全一致如图2所示，像素列与像素列之间或像素行与像素行之间配置延时，通过延时刻意错开曝光开启时间来降低瞬时大电流。该方式下刻意错开像素阵列每一列的曝光开启时刻虽然能降低尖峰电流，但也造成了每一列像素开启时间的失配。在很多应用中，对这类失配时间的精度要求是非常高的。例如在TOF的应用中，每一列像素开启时间的偏差直接等效为其测量深度的误差。如果每一列开启时间都不同，则每一列都会引入不同的测量误差。并且该误差会随着工艺偏差，电源电压偏差以及温度的变化而发生改变。因此现有的TOF实施方案中，曝光后需要数字处理器来逐列矫正，这样增加了硬件成本、测试成本也随之大幅提高。

发明内容

为克服上述缺陷，本申请的目的之一在于:

提供一种新的图像传感器及其全局快门延时控制方法。该控制方法下既可避免图像传感器由于采用全局快门方式引起的瞬时大电流又不会引起不同像素列之间的延时误差同时还无需数字处理器在后端进行逐列或逐行矫正。

为了达到以上目的，本申请采用如下的技术方案：

一种图像传感器，其特征在于，所述图像传感器包括像素阵列，所述像素阵列包含复数列像素，相邻的像素列的本地控制信号都通过延时单元电性相连，或所述像素阵列，包含复数组子像素阵列，每组子像素阵列包含复数列/复数行像素，相邻的像素列/像素行的本地控制信号都通过延时单元电性相连，

处理器模块，其基于指令触发所述像素阵列。

在一实施方式中，该延时单元包括，RC延时型延时单元、双向驱动电路型延时单元、锁相环或延时锁相环。

本申请实施例提供一种图像传感器的全局快门延时控制方法，该控制方法包括：

所述处理器模块接收并相应控制信号基于预设的规则触发所述像素阵列的不同列或不同行后，再逆向触发所述像素阵列的不同列或不同行，完成一次全局控制。如处理器模块基于预设的规则顺时方向针依次触发后再按逆时针方向依次触发所述像素阵列的不同列或不同行，完成一次全局控制。该控制方法利用动态平均的方式来实现像素阵列里每一列/行或组别的平均延时的一致性并且这种一致性不会受到工艺、电源或温度等外部条件的影响。该控制方法避免了采用全局快门方式引起的瞬时大电流，同时曝光后无需数字处理器在后端进行逐列或逐行矫正以降低硬件成本、测试成本，同时实现了图像传感器的矩阵中不同行的像素点之间达到一致的平均延时。

在一实施方式中，该控制方法包括：所述处理器模块基于伪随机码的开启方式轮转选择，以触发所述像素阵列，完成一次全局控制。

在一实施方式中，所述像素阵列包含N列像素阵列，第三列像素点到第一列像素点之间最近的那条通路被断开，

所述控制方法包含如下步骤：

S1，第一次开启时，控制信号GTX从最靠近第三列像素点的位置输入，这样第三列像素被最早被开启，其余像素列被开启的顺序为:第三列→第五列→…→第N列→…→第四列→第二列→第一列；

S2，第二次开启时，控制信号GTX由最靠近第五列像素点的位置输入，第三列和第五列之间最近的那条通路被断开，其余各个像素列被开启的顺序为：第五列→…→第N列→…→第四列→第二列→第一列→第三列；

以此直至，

SN，第N次开启，控制信号GTX时，各个像素列被开启的顺序为：第N列→…→第四列→第二列→第一列→第三列→第五列→…→第N-1列；之后再进行

SN+1，第N+1次开启GTX时，各个像素列被开启的顺序为：第二列→第四列→…→第N列→第五列→第三列→第一列；

SN+2，第N+2次开启GTX时，各个像素列被开启的顺序为：第四列→…→第N列→第五列→第三列→第一列→第二列；

直至…

S2N：第2N次开启GTX时，各个像素列被开启的顺序为：第一列→第二列→第四列→…→第N列→…→第五列→第三列，完成一次全局控制，

其中，GTX为原始的全局快门控制信号。这样完成一次全局控制。在该控制方法下，图像传感器的每一列像素点都先后经历了从最短到最长的各种延时，经过2N次循环后，每一列像素点的平均延时时间都是相等的，不同像素列之间的延时误差不受延时单元提供的延时时间的限制，仅受器件本征失配的影响。这样该控制方法的全局快门延时控制方法可以避免背景技术中提及的瞬时大电流同时不会引起不同像素列之间的延时误差，延时后还无需在后端利用数字处理器进行矫正。

在一实施方式中，该每列像素点的本地控制信号的来源包含，控制信号GTX、顺时针相邻像素列提供的控制信号及逆时针相邻像素列提供的控制信号。

在一实施方式中，该步骤S1中，第三列像素点的本地控制信号由GTX提供，其他像素列的本地控制信号全部由逆时针相邻的像素列提供或全部由顺时针相邻的像素列提供。

在一实施方式中，该图像传感器的的全局快门控制方法，其特征在于，控制信号选用所述像素阵列中任何一列像素点实际的曝光控制信号GTXi作为信号源并经过固定延时单元后产生光驱动信号LD_out。

本申请实施例提供一种计算机存储介质，该计算机存储介质包括计算机程序，所述计算机程序运行如上述的控制方法。

有益效果：

本申请提出的图像传感器的全局快门延时控制方法，其可采用全局快门方式引起的瞬时大电流，同时曝光后无需数字处理器在后端进行逐列或逐行矫正以降低硬件成本、测试成本。

附图说明

本申请上述和/或附加方面的优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为现有的图像传感器的采用全局快门的控制方法示意图；

图2为现有的图像传感器的采用全局快门延时的控制方法示意图；

图3a、图3b为本申请实施例的图像传感器的全局延时的控制方法示意图；

图4为本申请实施例的延时单元的示意图；

图5为本申请实施例的开关控制的示意图；

图6a、6b及图7为本申请实施例的光驱动信号的控制示意图。

具体实施方式

为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

本申请提供一种全局快门延时控制方法，其利用动态平均的方式来实现像素阵列里每一列/行或组别的平均延时的一致性并且这种一致性不会受到工艺、电源或温度等外部条件的影响。该控制方法避免了采用全局快门方式引起的瞬时大电流，同时曝光后无需数字处理器在后端进行逐列或逐行矫正以降低硬件成本、测试成本。利用该控制方法可实现图像传感器的矩阵中不同行的像素点之间达到一致的平均延时。

接下来结合图3a-图7来描述本申请提出的全局快门延时控制方法。

如图3a、图3b所示为本申请实施例的图像传感器的全局延时的控制方法示意图；其控制的机理，GTX为原始的全局快门控制信号，假设图像传感器包含N列像素阵列，第三列像素点到第一列像素点之间最近的那条通路被断开(断开表述为物理断开，避免所有像素点通过一个圆环连接在一起。通过物理断开把圆环打断，使第三列像素点到第一列像素点的路径唯一，而不是同时即可以走顺时针的路径又可以走逆时针的路径)，相邻的像素列的本地控制信号都通过延时单元电性相连。其中图3a为步骤S1-步骤SN的触发顺序、图3b为步骤SN+1-步骤S2N的触发顺序示意图。

步骤S1，第一次开启时，控制信号GTX从最靠近第三列像素点的位置输入，这样第三列像素被最早被开启，其余像素列被开启的顺序为:第三列→第五列→…→第N列→…→第四列→第二列→第一列。因第一列像素点的控制信号到第三列控制信号之间的连接被断开，第一列最晚被开启。

步骤S2，第二次开启时，控制信号GTX由最靠近第五列像素点的位置输入。第三列和第五列之间最近的那条通路被断开。因此，其余各个像素列被开启的顺序为：第五列→…→第N列→…→第四列→第二列→第一列→第三列。

以此类推，在顺时针方向(即依据列数递增)依此由靠近每列像素点位置输入GTX之后，

直至，步骤SN，第N次开启控制信号GTX时，各个像素列被开启的顺序为：第N列→…→第四列→第二列→第一列→第三列→第五列→…→第N-1列，

再(与S1…SN触发顺序相反)靠近每列像素点的位置输入GTX控制信号，逆向循环(图3b所示)：

步骤S N+1：第N+1次开启GTX时，各个像素列被开启的顺序为：第二列→第四列→…→第N列→第五列→第三列→第一列，

步骤S N+2：第N+2次开启GTX时，各个像素列被开启的顺序为：第四列→…→第N列→第五列→第三列→第一列→第二列。

直至…

步骤S2N：第2N次开启GTX时，各个像素列被开启的顺序为：第一列→第二列→第四列→…→第N列→…→第五列→第三列。这样完成一次全局控制。在该控制方法下，图像传感器的每一列像素点都先后经历了从最短到最长的各种延时，经过2N次循环后，每一列像素点的平均延时时间都是相等的，不同像素列之间的延时误差不受延时单元提供的延时时间的限制，仅受器件本征失配的影响。而实际应用时本征失配引起的误差量相比原本的延时时间引起的误差量，几乎可以忽略不计。这样该控制方法的全局快门延时控制方法可以避免背景技术中提及的瞬时大电流同时不会引起不同像素列之间的延时误差，延时后还无需在后端利用数字处理器进行矫正。在本实施方式，首次控制信号GTX从最靠近第三列像素点的位置输入，每列像素点的本地控制信号的来源有3个：控制信号GTX；顺时针相邻像素列提供的控制信号；逆时针相邻像素列提供的控制信号。在本次实施中，在Step1中，第三列像素点的本地控制信号由GTX提供，其他像素列的本地控制信号全部由逆时针相邻的像素列提供。在其他实施方式中，Step1中GTX可以提供给任何一列像素列。于此同时，其余像素列的本地控制信号全部由逆时针相邻的像素列提供，也可以全部由顺时针相邻的像素列提供。本申请不限于此，只要等实现对像素阵列不同列/行或不同组别的开启顺序的轮转选择，以达到虽然每次开启时刻不同但多次平均后开启时刻保持相同的目的即可。

在一实施方式中如图4所示，该延时单元T1，包含采用电阻R及电容C，较佳的，方式下电阻R为金属连线的等效电阻(R)和寄生的负载电容，实现RC延时。

在一实施方式中，该延时单元使用双向驱动电路实现延时(如图5所示)。或其他的实施方式，实现延时即可。GTX控制线与延时单元的连接或断开，可以但不仅限于如图6a,图6b所示方法来实现。例如可以用传输门实现开关功能。或利用双向驱动级电路的开关控制信号，把双向的驱动级同时设置成输出高阻的状态，以实现开关断开的功能。

该控制信号可选用任何一列像素点实际的曝光控制信号GTXi作为信号源，经过固定延时单元后产生光驱动信号LD_out(如图6a,6b所示)。固定延时单元可通过如PLL(锁相环)，DLL(延时锁相环)等时钟控制电路来实现。或如图7所示，原始的光驱动信号LD采用和GTX完全相同的延时控制方式。任取其中某一个节点的输出作为实际的光驱动信号LD_out。由于电路和版图完全一样。原始LD信号到实际输出LD_out的平均延时与原始GTX到每一列曝光控制信号的平均延时是一样的。两者可以抵消，从而确保发射光到返回光的时间差不会受到上述延时的影响。在其他的实施方式中，控制信号不限于图6a,图6b及图7的实施方式，只要能实现光驱动信号与列/行像素点实际曝光控制信号GTXi之间稳定的时间差，并使该时间差对外部环境(电压，温度等)和工艺偏差脱敏即可。

上述的控制方法用于TOF设备的发光控制，保证快门控制信号和发光控制信号的相对延时的一致性，使得TOF设备在无后端数字处理器矫正的情况下仍能达到高测量精度，这样大幅度节省了原有的测试矫正成本，提高TOF设备的经济性。

在一实施方式中，根据系统实际可容忍的瞬间大电流要求的不同，还可以对图像传感器的像素阵列分组，将其分割成多列或多列像素为一组，以分割成多组，这样利用上述的控制方法实现组内完全同步曝光，不同组之间通过延时来错开曝光开启的时刻点，这样可以兼顾系统瞬间大电流的上限要求又可以减小循环电路的规模。

在一实施方式中，还包含处理器模块，其基于伪随机码的开启方式轮转选择以达到虽然每次开启时刻不同但多次平均后开启时刻保持相同的目的。

在一实施方式中，该处理器模块接收并相应控制信号基于预设的规则依次触发(如顺时针方向)像素阵列的不同列或不同行后，再逆向(如逆时针方向)依次触发所述像素阵列的不同列或不同行，完成一次全局控制，以达到虽然每次开启时刻不同但2次(或多次)平均后开启时刻保持相同。

本申请提出的控制方法适用于需要用到全局快门场合且兼顾瞬时大电流影响以及像素阵列各点曝光时间误差的应用场景，其可应用在TOF场合中，由于TOF是通过探测光脉冲往返时间来计算距离信息的，全局快门信号用于捕捉物体返回光的时间。光驱动信号(LD)用于控制发射光的时间。这两个信号时间差的误差会直接影响TOF的测量精度。本申请提出的控制方法不仅限于TOF应用。

本申请实施例提供一种计算机存储介质，该计算机存储介质包括计算机程序，该计算机程序运行上述的控制方法。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于计算机(处理器)可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

上述实施的控制方法中，其运行时在降低瞬时大电流的同时，利用动态平均的方式来实现像素阵列里每一列/行或组别的平均延时的一致性。并且这种一致性不会受到工艺、电源或温度等外部条件的影响。

上述实施的控制方法中，GTX信号到每一列像素点的平均延时是相等的，但延时的具体时间受到了工艺偏差，电压偏差以及温度变化等因素的影响。该延时时间的变化将直接转化成发射光到返回光时间差的误差，即TOF的测量误差。该误差可以通过后续的数字处理器进行矫正补偿相比于现有的实施方式，每列/行无需单独矫正，降低测试成本和硬件成本。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡如本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种图像传感器的全局快门控制方法，所述图像传感器包括：像素阵列，所述像素阵列包含N列像素阵列，相邻的像素列的本地控制信号都分别通过延时单元电性相连，第三列像素点到第一列像素点之间最近的通路被断开，或所述像素阵列，包含复数组子像素阵列，每组子像素阵列包含复数列/复数行像素，相邻的像素列/像素行的本地控制信号都分别通过延时单元电性相连，处理器模块，其电性连接像素阵列并基于指令触发对应的所述像素阵列，其特征在于，所述控制方法包括：所述处理器模块接收并响应控制信号完成一次全局控制，一次全局控制包括：

S1，第一次开启时，控制信号GTX从最靠近第三列像素点的位置输入，这样第三列像素被最早被开启，其余像素列被开启的顺序为：第三列→第五列→…→第N列→…→第四列→第二列→第一列；

S2，第二次开启时，控制信号GTX由最靠近第五列像素点的位置输入，第三列和第五列之间最近的那条通路被断开，其余各个像素列被开启的顺序为：第五列→…→第N列→…→第四列→第二列→第一列→第三列；以此直至，

SN，第N次开启，控制信号GTX时，各个像素列被开启的顺序为：第N列→…→第四列→第二列→第一列→第三列→第五列→…→第N-1列；之后再进行SN+1，第N+1次开启GTX时，各个像素列被开启的顺序为：第二列→第四列→…→第N列→第五列→第三列→第一列；

SN+2，第N+2次开启GTX时，各个像素列被开启的顺序为：第四列→…→第N列→第五列→第三列→第一列→第二列；直至…

S2N：第2N次开启GTX时，各个像素列被开启的顺序为：第一列→第二列→第四列→…→第N列→…→第五列→第三列，

其中，GTX为原始的全局快门控制信号。

2.如权利要求1所述的图像传感器的全局快门控制方法，其特征在于，

每列像素点的本地控制信号的来源包含，控制信号GTX、顺时针相邻像素列提供的控制信号及逆时针相邻像素列提供的控制信号。

3.如权利要求1所述的图像传感器的全局快门控制方法，其特征在于，

所述步骤S1中，第三列像素点的本地控制信号由GTX提供，其他像素列的本地控制信号全部由逆时针相邻的像素列提供或全部由顺时针相邻的像素列提供。

4.如权利要求1-3中任一项所述的图像传感器的全局快门控制方法，其特征在于，控制信号由光驱动的初始信号LD采用与控制信号GTX完全相同的如权利要求1-3中任一项所提及的控制方法产生实际光驱动信号LD_out。

5.一种计算机存储介质，所述计算机存储介质包括计算机程序，所述计算机程序运行如权利要求1-4中任一项所述的控制方法。

Images