CN111599305B - 一种柔性透明屏led驱动电路 - Google Patents

Abstract

本发明公开了一种柔性透明屏LED驱动电路，包括：时钟复位电路，用于完成时钟偶数分频和异步复位同步释放的复位信号处理；控制电路，用于完成RZ码的译码、坏点检测、串并转换、寄存器读写；PWM电路，用于完成输入灰度数据的PWM算法均匀打散、优化，将PWM信号显示输出。本发明简化了柔性透明屏电路结构、增加了安全性、提高了画面清晰度、提升了传输速率，并具有级联数多、电流可调、功耗低的优点。

Description

一种柔性透明屏LED驱动电路

技术领域

本发明涉及电子技术领域，特别涉及一种柔性透明屏LED驱动电路。

背景技术

LED作为新型半导体照明材料，凭借其功耗低、寿命长、体积小、成本低、高效安全以及绿色无污染等优点，在照明设备、显示屏及其他电子设备中得到广泛应用。

随着市场需求的多样化和应用场合的多元化，风扇屏、透明屏等多种多样的异形屏逐渐占据市场份额。透明度高、柔韧性好、体积小、颜色可调、功耗低、高灰阶、高刷新、级联数高等一系列高指标要求对柔性透明屏LED显示驱动芯片提出挑战。在如今绝大多数的解决方案中，尚未有一块产品可以满足上述所有指标要求，或多或少存在弊端，级联数多的无法保证高刷新，颜色可调的无法保证低功耗，低功耗的缺乏高灰阶等等，因此仍需改进。

发明内容

本发明的目的在于提供一种柔性透明屏LED驱动电路，应用于柔性透明屏，解决了柔性透明屏LED驱动电路的结构复杂、级联数少、传输速率低、灰阶低、电流不可调等问题，简化电路结构、增加安全性、提高画面清晰度、提升传输速率、级联数多、电流可调、功耗低。

为解决上述技术问题，本发明提供一种柔性透明屏LED驱动电路，包括：

时钟复位电路，用于完成时钟偶数分频和异步复位同步释放的复位信号处理；

控制电路，用于完成RZ码的译码、坏点检测、串并转换、寄存器读写；

PWM电路，用于完成输入灰度数据的PWM算法均匀打散、优化，将PWM信号显示输出。

可选的，所述时钟复位电路包括：寄存器偶数分频结构电路，用于对内部振荡器产生的时钟RC_CLK进行可配置的偶数分频，输出偶数分频时钟CLK_DIV和整形时钟CLK；异步复位同步释放电路，对上电信号START进行复位处理，输出上电复位信号PNRST和换帧复位信号NRST。

可选的，所述控制电路包括：

译码电路，用于完成不同频率的RZ码译码过程；

坏点检测电路，用于完成坏点芯片的检测，并屏蔽异常数据，切换到备用数据；

串并转换电路，用于完成译码之后的数据的串并转换、数据类型识别和整形输出；

寄存器读写电路，用于完成配置、数据、测试寄存器的读写操作。

可选的，所述译码电路，通过计数高低电平时间，当高电平时间大于低电平时间，将RZ码译码成逻辑1；当高电平小于等于低电平时间，将RZ码译码成逻辑0。

可选的，所述坏点检测电路，通过计数DI1和DI2不相等的个数来判断是否出现坏点，当主数据输入口DI1出现问题时，被判断为坏点，舍弃当前一帧的数据，切换到备用数据口DI2输入。

可选的，所述串并转换电路，通过多位移位寄存器将译码的数据转换为相应的数据，并根据数据的帧头，识别为配置寄存器、数据寄存器或者测试寄存器数据。所述串并转换电路应用级联架构，通过屏蔽当前电路接收的数据并整形后输出后续级联数据。

可选的，所述寄存器读写电路，用于完成帧头识别的配置寄存器、数据寄存器和测试寄存器的读写操作;配置寄存器可用于配置电路的电流调节参数、时钟分频参数、打散方式和优化方式的系统配置信息；数据寄存器可用于为电路刷新显示的RGB灰度数据；测试寄存器可用于时钟校准和电流校准测试。

可选的，所述PWM电路包括：

PWM算法电路，用于将灰度数据采用PWM算法均匀打散；

低灰优化电路，用于对低灰情况下的数据进行低灰优化；

PWM输出电路，用于将打散优化之后的PWM灰度数据进行输出。

可选的，所述PWM算法电路，将灰度数据划分为高位数据和低位数据，将高位数据和低位数据与内部定义的打散计数器进行比较，再通过反向技术的均匀分布方式，实现PWM打散。

可选的，所述低灰优化电路，在低灰度时，可通过将PWM打散之后的几个不同周期的数据合并到一个周期显示，提升低灰显示效果。

可选的，所述PWM输出电路，将打散优化后RGB的PWM信号，输送到驱动电路，实现LED的亮暗。

本发明提供了一种柔性透明屏LED驱动电路，包括时钟复位电路、控制电路和PWM电路。时钟复位电路根据内部振荡器产生的时钟RC_CLK和上电信号START，进行时钟分频和复位信号处理，输出分频时钟信号CLK_DIV、整形时钟信号CLK、上电复位信号PNRST和换帧复位信号NRST；控制电路根据输入的归零码（RZ码）DI1和DI2，完成译码、坏点检测、串并转换操作，将相应的数据传送至配置寄存器、PWM显示的RGB数据寄存器和测试寄存器中，级联数据通过DO1和DO2传递到后续级联芯片中；PWM电路根据控制电路的RGB数据，通过PWM算法和优化，将相应的数据转化为PWM输出到相应的驱动模块。

本发明的有益效果在于：

（1）简化电路结构，增加坏点检测电路，提升整体的可靠安全性；

（2）大幅度拓宽输入频率，增加级联个数；

（3）三色电流、全局电流支持用户自定义配置，可是用于多种不同场合；

（4）支持高灰阶多bit的灰度数据，内置优化打散PWM算法，刷新率高，画面清晰细腻。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1是本发明提供的一种柔性透明屏LED驱动电路的总体架构图；

图2是时钟偶数分频电路结构示意图；

图3是复位处理电路结构示意图；

图4是RZ码帧格式；

图5是驱动电路级联结构示意图；

图6是系统跳转状态图；

图7是PWM打散算法流程图；

图8是PWM优化前的输出波形示意图；

图9是PWM优化后的输出波形示意图。

具体实施方式

为使本申请实施方式的目的、技术方案和优点更加清楚，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。因此，以下对在附图中提供的本申请的实施方式的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

实施例一

本发明提供了一种柔性透明屏LED驱动电路，适用于多通道恒流LED驱动芯片。以灰阶16bit、内置振荡器频率32MHz、输入RZ码的最高频率375ns为例进行说明。所述一种柔性透明屏LED驱动电路的总体架构如图1所示，包括时钟复位电路、控制电路和PWM电路，所述时钟复位电路完成时钟偶数分频和异步复位同步释放的复位信号处理；所述控制电路完成RZ码的译码、坏点检测、串并转换、寄存器读写；所述PWM电路，完成输入灰度数据的PWM算法均匀打散、优化，将PWM信号显示输出。

如图2所示为时钟偶数分频电路结构示意图，内部振荡器产生的32M的时钟CLK32M通过一级寄存器DFF生成2分频16M的时钟CLK16M，CLK16M再经过一级寄存器生成4分频8M的时钟CLK8M，依次类推，共计经过5级寄存器，生成32分频的1M时钟CLK1M。分频产生的时钟在可配置分频信号DIV_NUM，通过一个多路选择器MUX，选择产生相应的分频时钟CLK_DIV，CLK为振荡器产生的32M时钟的整形输出。

如图3所示为复位处理电路结构示意图，采用两级寄存器，在整形输出时钟CLK的上升沿，将第一级寄存器输入固定高电平（逻辑1），第二级寄存器将第一级寄存器输出PNRST1打一拍，得到异步复位同步处理之后的复位信号PNRST，而输入的上电信号START作为两级寄存器的复位信号。

如图4所示为RZ码帧格式，通过计数高低电平时间，当高电平时间大于低电平时间，将RZ码译码成逻辑1；当高电平小于等于低电平时间，将RZ码译码成逻辑0。具体的，RZ码的最高输入频率为500ns，其高低电平的时间如表1所示。

表1. RZ码高低电平时间表

类型	TH	TL
			逻辑0	125ns±25ns	375ns±25ns
逻辑1	375ns±25ns	125ns±25ns
			复位帧	≥125ns	≥32μs

坏点检测电路，通过计数DI1和DI2不相等的个数来判断是否出现坏点，当主数据输入口DI1出现问题时，被判断为坏点，舍弃当前一帧的数据，切换到备用数据口DI2输入。

具体的，如图5所示为驱动电路级联结构示意图，图中级联电路1-电路4共计4颗电路，当电路3被判定为开路状态，此时电路3的DI1不再作为数据输入，切换到备用输入DI2，舍弃出错的一帧数据，使整体电路继续正常工作。

串并转换电路，通过多位移位寄存器将译码的数据转换为相应的数据，并根据数据的帧头，识别为配置寄存器、数据寄存器或者测试寄存器数据。由于该电路应用的级联架构，级联数据的输出需要屏蔽掉当前电路接收的数据，经过屏蔽整形后将后续级联数据输出。寄存器读写电路，完成帧头识别的配置寄存器、数据寄存器和测试寄存器的读写操作。配置寄存器主要用于配置电路的电流调节参数、时钟分频参数、打散方式和优化方式等系统配置信息；数据寄存器主要为电路刷新显示的RGB灰度数据；测试寄存器主要用于时钟校准和电流校准等相关测试。

具体的，如图6所示为系统跳转状态，上电复位后系统处于复位状态，在帧头使能信号为高时，进入帧头识别状态，此时同步通过移位寄存器进行串并转换操作，通过识别不同的帧头，系统跳转至相应的测试数据/寄存器数据/显示数据状态，跳转至相应的寄存器状态之后，当计数满所需要的数据量之后，再次跳转至帧头识别状态，继续下一组数据的接收。同时屏蔽到当前级联芯片已接收的数据，使其不再输出通道DO1和DO2上传递，使后续级联电路接收正确数据，实现数据的整形输出。在帧头识别状态，如识别为复位帧，则系统跳转至复位状态，在复位状态完成复位和级联芯片的同步操作。

如图7所示为PWM打散算法流程图，将灰度数据划分为高位数据和低位数据，将高位数据和低位数据与内部定义的打散计数器进行比较，再通过反向技术的均匀分布方式，实现PWM打散。

具体的，输入的16bit的灰度数据，根据可配置的打散方式SCRAMBLE_MODE选择打散成128/256组，每组分别对应512/256个GCLK。以打散256组，每组256个GCLK为例，将16bit的数据分为高8bit和低8bit，将高8bit数据DATA[15:8]与内部显示高位时钟计数器CNTH[7:0]进行比较，当DATA[15:8]＞CNTH[7:0]时，PWM输出高，反之PWM输出低。将低8bit数据DATA[7:0]与内部显示低位时钟计数器CNTL[7:0]进行比较，当DATA[7:0]＞CNTL[7:0]时，PWM输出高，反之PWM输出低。

如图8所示为所述PWM优化前的输出波形示意图，如图9所示为PWM优化后的输出波形示意图。设定低灰优化时钟个数为4，当每个子周期的打开通道个数小于4时，进行合并显示，每个子周期显示4个时钟周期的PWM；当超过4个时钟时，在下一个子周期继续显示。以灰度9为例，在优化之前，依次在第0、16、8、24、4、20、12、28、2组打开一个时钟周期的PWM；在优化之后，依次在第0，16组打开4个时钟周期的PWM，在第8组打开1个时钟周期的PWM。经过低灰优化之后，可以提升低灰显示效果。最后将打散优化后RGB的PWM信号，输送到驱动电路，实现LED的亮暗。

Claims (8)

1.一种柔性透明屏LED驱动电路，其特征在于，包括：

时钟复位电路，用于完成时钟偶数分频和异步复位同步释放的复位信号处理，所述时钟复位电路包括：寄存器偶数分频结构电路，用于对内部振荡器产生的时钟RC_CLK进行可配置的偶数分频，输出偶数分频时钟CLK_DIV和整形时钟CLK；异步复位同步释放电路，用于对上电信号START进行复位处理，输出上电复位信号PNRST和换帧复位信号NRST；

控制电路，用于完成RZ码的译码、坏点检测、串并转换、寄存器读写，所述控制电路包括：译码电路，用于完成不同频率的RZ码译码过程；坏点检测电路，用于完成坏点芯片的检测，并屏蔽异常数据，切换到备用数据；串并转换电路，用于完成译码之后的数据的串并转换、数据类型识别和整形输出；寄存器读写电路，用于完成配置、数据、测试寄存器的读写操作；

PWM电路，用于完成输入灰度数据的PWM算法均匀打散、优化，将PWM信号显示输出，所述PWM电路包括：PWM算法电路，用于将灰度数据采用PWM算法均匀打散；低灰优化电路，用于对低灰情况下的数据进行低灰优化；PWM输出电路，用于将打散优化之后的PWM灰度数据进行输出。

2.如权利要求1所述的一种柔性透明屏LED驱动电路，其特征在于，所述译码电路，通过计数高低电平时间，当高电平时间大于低电平时间，将RZ码译码成逻辑1；当高电平小于等于低电平时间，将RZ码译码成逻辑0。

3.如权利要求2所述的一种柔性透明屏LED驱动电路，其特征在于，所述坏点检测电路，通过计数DI1和DI2不相等的个数来判断是否出现坏点，当主数据输入口DI1出现问题时，被判断为坏点，舍弃当前一帧的数据，切换到备用数据口DI2输入。

4.如权利要求3述的一种柔性透明屏LED驱动电路，其特征在于，所述串并转换电路，通过多位移位寄存器将译码的数据转换为相应的数据，并根据数据的帧头，识别为配置寄存器、数据寄存器或者测试寄存器数据；所述串并转换电路应用级联架构，通过屏蔽当前电路接收的数据并整形后输出后续级联数据。

5.如权利要求4所述的一种柔性透明屏LED驱动电路，其特征在于，所述寄存器读写电路用于完成帧头识别的配置寄存器、数据寄存器和测试寄存器的读写操作；配置寄存器可用于配置电路的电流调节参数、时钟分频参数、打散方式和优化方式的系统配置信息；数据寄存器可用于为电路刷新显示的RGB灰度数据；测试寄存器可用于时钟校准和电流校准测试。

6.如权利要求1所述的一种柔性透明屏LED驱动电路，其特征在于，所述PWM算法电路，将灰度数据划分为高位数据和低位数据，将高位数据和低位数据与内部定义的打散计数器进行比较，再通过反向技术的均匀分布方式，实现PWM打散。

7.如权利要求6所述的一种柔性透明屏LED驱动电路，其特征在于，所述低灰优化电路，在低灰度时，可通过将PWM打散之后的几个不同周期的数据合并到一个周期显示，提升低灰显示效果。

8.如权利要求7所述的一种柔性透明屏LED驱动电路，其特征在于，所述PWM输出电路，将打散优化后RGB的PWM信号，输送到驱动电路，实现LED的亮暗。

Images