CN216980092U - 显示驱动芯片和led显示装置 - Google Patents
显示驱动芯片和led显示装置 Download PDFInfo
- Publication number
- CN216980092U CN216980092U CN202122892729.2U CN202122892729U CN216980092U CN 216980092 U CN216980092 U CN 216980092U CN 202122892729 U CN202122892729 U CN 202122892729U CN 216980092 U CN216980092 U CN 216980092U
- Authority
- CN
- China
- Prior art keywords
- gray scale
- circuit
- clock signal
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例涉及一种显示驱动芯片,包括:灰度时钟产生电路;驱动控制电路,电连接所述灰度时钟产生电路;以及恒流源驱动电路,电连接所述驱动控制电路;其中,所述灰度时钟产生电路用于产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号;所述驱动控制电路用于接收所述目标灰度时钟信号,并基于所述目标灰度时钟信号产生脉宽调制信号;所述恒流源驱动电路用于接收所述脉宽调制信号,并基于所述脉宽调制信号产生驱动电流;本申请通过设置灰度时钟产生电路产生初始灰度时钟信号,为显示驱动芯片提供了一种芯片内产生灰度时钟的方案,降低了显示驱动芯片内部处理时钟信号的复杂性。
Description
技术领域
本实用新型涉及显示驱动技术领域,尤其涉及一种显示驱动芯片和一种LED显示装置。
背景技术
LED芯片驱动显示屏显示的方案一般都是通过LED芯片内部的PWM模块来产生不同的脉宽信号来控制恒流源通道导通的时间,从而控制显示屏的显示亮度,PWM模块产生不同的脉宽信号则需要高频率的时钟信号即灰度时钟信号来控制,但是由于高频率的时钟信号直接传输至LED芯片的管脚上时会产生电子干扰,所以一般都是通过提供一个低频率的时钟信号即初始灰度时钟信号给LED芯片,再由LED芯片内部将低频率的时钟信号进行处理来产生高频率的时钟信号。
LED芯片都是通过设置一个用于输入初始灰度时钟信号的灰度时钟管脚来接收由外部输入的初始灰度时钟信号,再通过LED芯片将输入的初始灰度时钟信号进行倍频来得到满足要求的灰度时钟信号。即LED芯片需要从外部获取初始灰度时钟信号,再通过LED芯片内部的一系列处理生成驱动电流需要的灰度时钟信号,增加了LED芯片内部处理灰度时钟信号的复杂性。
实用新型内容
因此,为克服相关技术的缺陷和不足,本申请实施例提出一种显示驱动芯片和一种LED 显示装置。
一方面,本申请实施例提出的一种显示驱动芯片,包括:灰度时钟产生电路;驱动控制电路,电连接所述灰度时钟产生电路;以及恒流源驱动电路,电连接所述驱动控制产生电路;其中,所述灰度时钟产生电路用于产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号;所述驱动控制电路用于接收所述目标灰度时钟信号,并基于所述目标灰度时钟信号产生脉宽调制信号;所述恒流源驱动电路用于接收所述脉宽调制信号,并基于所述脉宽调制信号产生驱动电流。
由于在相关技术中,LED芯片需要外部输入初始灰度时钟信号,再通过LED芯片进行一系列处理来得到满足要求的灰度时钟信号,增加了LED芯片内部处理灰度时钟信号的复杂性;本申请通过在显示驱动芯片内部设置灰度时钟产生电路以产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号发送至驱动控制电路,以使得所述驱动控制电路根据目标灰度时钟信号产生脉宽调制信号。恒流源驱动电路接收脉宽调制信号并基于所述脉宽调制信号产生驱动电流,为显示驱动芯片提供了一种芯片内产生灰度时钟信号的方案,降低了显示驱动芯片内部处理灰度时钟信号的复杂性。
在本申请的一个实施例中,所述灰度时钟产生电路包括:初始灰度时钟产生子电路;灰度时钟调整子电路,电连接所述初始灰度时钟产生子电路和所述驱动控制电路;其中,所述初始灰度时钟产生子电路用于产生所述初始灰度时钟信号;所述灰度时钟调整子电路用于对所述初始灰度时钟信号进行信号调整得到所述目标灰度时钟信号,并将所述目标灰度时钟信号发送至所述驱动控制电路。
在本申请的一个实施例中,所述灰度时钟调整子电路包括:频率调整模块,电连接所述初始灰度时钟产生子电路;多路选择模块,电连接所述频率调整模块和所述驱动控制电路;其中,所述频率调整模块用于对所述初始灰度时钟信号进行频率调整以得到多个调整后时钟信号,所述多路选择模块用于基于选择信号从所述多个调整后时钟信号中选取一个作为所述目标灰度时钟信号输出至所述驱动控制电路。
在本申请的一个实施例中,所述频率调整模块包括:倍频模块,电连接所述初始灰度时钟产生子电路和所述多路选择模块;降频模块,电连接所述初始灰度时钟产生子电路和所述多路选择模块;其中,所述倍频模块用于对所述初始灰度时钟信号进行倍频处理得到至少一个倍频灰度时钟信号;所述降频模块用于对所述初始灰度时钟信号进行降频处理得到至少一个降频灰度时钟信号,所述多个调整后时钟信号包括所述至少一个倍频灰度时钟信号和所述至少一个降频灰度时钟信号;所述多路选择模块还用于接收由所述驱动控制电路产生的选择信号,并根据所述选择信号从所述至少一个倍频灰度时钟信号和所述至少一个降频灰度时钟信号中选择一者作为所述目标灰度时钟信号输出至所述驱动控制电路。
在本申请的一个实施例中,所述倍频模块包括至少一个倍频子模块;其中,所述倍频子模块包括:延时单元,电连接所述初始灰度时钟产生子电路;异或单元,电连接所述延时单元和所述初始灰度时钟产生子电路;占空比校准单元,电连接所述异或单元和所述多路选择模块;其中,所述延时单元用于接收所述初始灰度时钟信号,对所述初始灰度时钟信号进行延时处理后得到延时灰度时钟信号并发送至所述异或单元;所述异或单元用于接收所述延时灰度时钟信号和所述初始灰度时钟信号,对所述延时灰度时钟信号和所述初始灰度时钟信号进行异或处理得到异或灰度时钟信号并发送至所述占空比校准单元;所述占空比校准单元,用于接收异或灰度时钟信号,并对所述异或灰度时钟信号进行占空比校准得到所述倍频灰度时钟信号;其中,当所述至少一个倍频子模块为多个所述倍频子模块级联时,前一级的所述倍频子模块中的所述占空比校准单元电连接后一级的所述倍频子模块中的所述延时单元和所述异或单元。所述倍频模块由至少一个倍频子模块构成,倍频子模块由延时单元、异或单元和占空比校准单元构成,相比较相关技术中芯片通过锁相环电路对时钟信号进行倍频的方式,本方案的倍频模块占用面积更小,更加简洁,可以节省芯片内部的空间和功耗。
在本申请的一个实施例中,所述延时单元包括:压控延迟子单元,电连接所述初始灰度时钟产生子电路和所述异或单元;相位检测子单元,电连接所述初始灰度时钟产生子电路和所述压控延迟子单元;滤波子单元,电连接所述相位检测子单元和所述压控延迟子单元;其中,所述压控延迟子单元用于接收并延迟处理所述初始灰度时钟信号,得到延迟初始灰度时钟信号;所述相位检测子单元用于接收并对比所述初始灰度时钟信号和所述延迟初始灰度时钟信号得到对比结果,以得到相位差信号;所述滤波子单元用于接收并处理所述相位差信号,得到电压控制信号发送至所述压控延迟子单元;所述压控延迟子单元还用于接收所述电压控制信号并根据所述电压控制信号对所述延迟初始灰度时钟信号进行调节以得到所述延时灰度时钟信号并发送至所述异或单元。
在本申请的一个实施例中,所述显示驱动芯片还包括:存储电路,电连接所述驱动控制电路;所述初始灰度时钟产生子电路电连接所述驱动控制电路;其中,所述存储电路用于存储灰度时钟校准信号;所述驱动控制电路还用于读取所述灰度时钟校准信号,并将所述灰度时钟校准信号发送至所述初始灰度时钟产生子电路;所述初始灰度时钟产生子电路还用于根据所述灰度时钟校准信号校准所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。
在本申请的一个实施例中,所述显示驱动芯片还包括:时钟校准电路,电连接所述初始灰度时钟产生子电路;其中,所述时钟校准电路用于接收参考灰度时钟信号和所述初始灰度时钟信号,并根据所述参考灰度时钟信号对所述初始灰度时钟信号进行对比生成时钟频率调整信号,并将所述时钟频率调整信号发送至所述初始灰度时钟产生子电路;所述初始灰度时钟产生子电路还用于接收所述时钟频率调整信号,并根据所述时钟频率调整信号调整所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。通过在显示驱动芯片中增加时钟校准电路,可以根据需要对初始灰度时钟产生子电路产生的初始灰度时钟信号进行实时校准,提高芯片内部对灰度时钟信号频率调整的精度。
在本申请的一个实施例中,所述时钟校准电路包括:参考灰度时钟计数器;初始灰度时钟计数器,电连接所述初始灰度时钟产生子电路;以及初始灰度时钟调节子电路,电连接所述参考灰度时钟计数器、所述初始灰度时钟计数器和所述初始灰度时钟产生子电路;其中,所述参考灰度时钟计数器用于接收所述参考灰度时钟信号并计数生成参考时钟计数值;所述初始灰度时钟计数器用于接收所述初始灰度时钟信号并计数生成初始时钟计数值;所述初始灰度时钟调节子电路用于接收并对比所述参考时钟计数值和所述初始时钟计数值生成比较结果,并在所述比较结果不满足停止校准条件时,根据所述比较结果生成所述时钟频率调整信号;所述初始灰度时钟产生子电路还用于接收所述时钟频率调整信号,并根据所述时钟频率调整信号调节所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。
再一方面,本申请实施例提出的一种LED显示装置,包括:LED像素阵列,包括多个像素点且每一个所述像素点包括多个不同颜色LED;以及如前述任一实施例所述的显示驱动芯片,其中所述显示驱动芯片的所述恒流源驱动电路连接所述LED像素阵列。
由上可知,本申请上述技术特征可以具有如下有益效果:
1、通过显示驱动芯片内部的灰度时钟产生电路产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号发送至驱动控制电路,以使得所述驱动控制电路根据目标灰度时钟信号产生脉宽调制信号。恒流源驱动电路接收脉宽调制信号并基于所述脉宽调制信号产生驱动电流,为显示驱动芯片提供了一种芯片内产生灰度时钟的方案,降低了显示驱动芯片内部处理灰度时钟信号的复杂性;
2、倍频模块由至少一个倍频子模块构成,倍频子模块由延时单元、异或单元和占空比校准单元构成,相比较相关技术中芯片通过锁相环电路对时钟信号进行倍频的方式,本方案的倍频模块占用面积更小,更加简洁,可以节省芯片内部的空间和功耗;
3、增加了时钟校准电路,可以根据需要对初始灰度时钟产生子电路产生的初始灰度时钟信号进行实时校准,提高芯片内部对灰度时钟信号频率调整的精度。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例的一种显示驱动芯片的电路结构示意图。
图2为本申请实施例的另一种显示驱动芯片的电路结构示意图。
图3为本申请实施例的又一种显示驱动芯片的电路结构示意图。
图4为本申请实施例的再一种显示驱动芯片的电路结构示意图。
图5为图2中灰度时钟调整子电路的结构示意图。
图6A为本申请实施例的倍频模块的一种结构示意图。
图6B为本申请实施例的倍频模块的另一种结构示意图。
图7A为本申请实施例的一种延时单元的结构示意图。
图7B为本申请实施例的另一种延时单元的结构示意图。
图8A为图4中时钟校准电路的结构示意图。
图8B为本申请具体实施例涉及的实时校准方法的示意图。
图9为本申请实施例的一种LED显示装置的部分结构示意图。
【附图标号说明】
1:显示驱动芯片;2:灰度时钟产生电路;3:驱动控制电路;4:恒流源驱动电路;5:存储电路;6:时钟校准电路;21:初始灰度时钟产生子电路;22:灰度时钟调整子电路; 220:频率调整模块;221:倍频模块;222:降频模块;223:多路选择模块;2210:倍频子模块;2211:延时单元;2212:异或单元;2213:占空比校准单元;2211a:缓冲器;2211b:压控延迟子模块;2211c:相位检测子模块;2211d:滤波子模块;41:恒流驱动子电路;42:基准源子电路;61:初始灰度时钟计数器;62:参考灰度时钟计数器;63:初始灰度时钟调节子电路;900:LED显示装置。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
【第一实施例】
如图1所示,本申请第一实施例提供的一种显示驱动芯片1,包括:灰度时钟产生电路 2、驱动控制电路3和恒流源驱动电路4。
其中,所述灰度时钟产生电路2电连接所述驱动控制电路3,所述驱动控制电路3电连接所述恒流源驱动电路4。
其中,所述灰度时钟产生电路2用于产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号;所述驱动控制电路3用于接收所述目标灰度时钟信号,并基于所述目标灰度时钟信号产生脉宽调制信号;所述恒流源驱动电路4用于接收所述脉宽调制信号,并基于所述脉宽调制信号产生驱动电流。
如图2所示,所述灰度时钟产生电路2包括初始灰度时钟产生子电路21和灰度时钟调整子电路22;其中,所述灰度时钟调整子电路22电连接所述初始灰度时钟产生子电路21和所述驱动控制电路3。
所述恒流源驱动电路4例如包括:恒流驱动子电路41和基准源子电路42;
其中,所述恒流驱动子电路41电连接所述驱动控制电路3和基准源子电路42。
其中,所述初始灰度时钟产生子电路21用于产生初始灰度时钟信号;其可例如为片内振荡器,所述片内振荡器可例如为环形振荡器或者弛张振荡器,两者都是相关技术,具体不在此处赘述。所述初始灰度时钟产生子电路21可通过片内振荡器直接产生初始灰度时钟信号。
其中,所述灰度时钟调整子电路22用于将初始灰度时钟信号进行降频或者倍频处理得到目标灰度时钟信号,所述目标灰度时钟信号为产生驱动电流所需的灰度时钟信号;例如片内振荡器产生10MHz的初始灰度时钟信号,当用户需要5MHz的目标灰度时钟信号时,通过灰度时钟调整子电路22对初始灰度时钟信号进行降低频率处理时,将10MHz的初始灰度时钟信号进行降低频率得到5MHz的目标灰度时钟信号,或者当用户需要20MHz的目标灰度时钟信号时,通过灰度时钟调整子电路22对初始灰度时钟信号进行增加频率处理,将10MHz的初始灰度时钟信号进行增加频率得到20MHz的目标灰度时钟信号。然后将得到的目标灰度时钟信号发送至驱动控制电路3。
其中,所述驱动控制电路3用于接收显示数据以及所述灰度时钟调整子电路22发送的所述目标灰度时钟信号,并根据所述目标灰度时钟信号和所述显示数据生成脉宽调制信号并发送给恒流驱动子电路41。所述脉宽调制信号可用于控制恒流驱动子电路41中驱动电流的导通时间,即所述驱动控制电路3可通过不同的灰度时钟信号产生不同大小的脉宽调制信号来控制恒流驱动子电路41中恒流源通道中的驱动电流的导通时间;所述显示数据(例如为DIN[2:0])可通过显示驱动芯片1的其他接口例如数据输入接口进行接收;所述显示数据可以通过与数据输入接口相连的其他芯片发送,例如前端控制卡(也叫接收卡)或者上位机等等,具体此处不做限定。所述驱动控制电路3例如为PWM(Pulse WidthModulation,脉冲宽度调制)电路,其可用于逻辑控制以及存储信号等作用。
所述基准源子电路42可例如为电压基准源电路,用于给恒流驱动子电路41提供偏置电压,调整恒流驱动子电路41中的电流大小进行输出。
所述恒流驱动子电路41可例如为恒流源通道,其用于根据驱动控制电路3提供的脉宽调制信号和电压基准源电路提供的偏置电压来控制产生电流输出的大小以及电流的输出时间,进而控制LED像素的亮度大小以及亮度时间。
如图1-2所示,本实施例的工作原理如下:显示驱动芯片1上电,初始灰度时钟产生子电路21通过自身的振荡器例如环形振荡器或者弛张振荡器产生初始灰度时钟信号,然后将初始灰度时钟信号发送至灰度时钟调整子电路22对初始灰度时钟信号进行频率调整处理,例如对初始灰度时钟信号进行增加频率和降低频率的操作,得到增加频率的初始灰度时钟信号或者降低频率后的初始灰度时钟信号,即目标灰度时钟信号,然后驱动控制电路3接收目标灰度时钟信号和显示数据,并根据所述目标灰度时钟信号和所述显示数据生成脉宽调制信号发送至所述恒流驱动子电路41,然后基准源子电路42生成偏置电压发送至恒流驱动子电路41,最后,所述恒流驱动子电路41根据所述脉宽调制信号和偏置电压产生驱动电流输出,可输出至LED像素阵列上,从而控制LED显示屏的亮度以及亮度时间等等。
本申请实施例通过对显示驱动芯片1进行设计,通过初始灰度时钟产生子电路21产生初始灰度时钟信号,然后通过灰度时钟调整子电路22对初始灰度时钟信号进行增加频率(倍频)或者降低频率(降频)后得到目标灰度时钟信号,然后驱动控制电路3通过接收目标灰度时钟信号和显示数据并基于目标灰度时钟信号和显示数据生成脉宽调制信号,并通过脉宽调制信号以及基准源子电路42提供的偏置电压控制恒流驱动子电路41产生驱动电路,为显示驱动芯片提供了一种芯片内产生灰度时钟的方案,降低了显示驱动芯片内部处理的复杂性。
进一步的,如图5所示,所述灰度时钟调整子电路22例如包括:频率调整模块220和多路选择模块223;其中,所述频率调节模块220电连接所述初始灰度时钟产生子电路 21和所述多路选择模块223;所述多路选择模块223电连接所述驱动控制电路3。
其中,所述频率调整模块220用于对所述初始灰度时钟信号进行频率调整以得到多个调整后时钟信号;
所述多路选择模块223用于基于选择信号从所述多个调整后时钟信号中选取一个作为所述目标灰度时钟信号输出至所述驱动控制电路3,所述选择信号为驱动控制电路中3的逻辑电路产生,在本申请实施例中,逻辑电路产生选择信号的方法可以通过在芯片出厂前直接在驱动控制电路中3的存储电路预先存储信息,例如预先存储所述显示驱动芯片需要产生驱动电路所需的目标灰度时钟信号为10MHz,然后当显示驱动芯片上电后,逻辑电路从存储电路中读取该信息,然后逻辑电路基于该信息生成选择信号发送至多路选择模块223,以使得多路选择模块223从多个调整后时钟信号选择一个作为目标灰度时钟信号输出到驱动控制电路3,例如需要10MHz的灰度时钟信号,则多路选择模块从多个调整后时钟信号中选择出10MHz的灰度时钟信号作为目标灰度时钟信号输出。在其它实施例中,选择信号也可以通过用户现场实时操作,例如需要10MHz的时钟信号,直接输入需要10MHz的控制信号给逻辑电路,逻辑电路通过该控制信号生成选择信号并发送至多路选择模块223,以使得多路选择模块223基于选择信号从多个调整后时钟信号选择一个作为目标灰度时钟信号输出到驱动控制电路3。本申请实施例中的选择信号的获取方式可预先设置,也可以实时获取,具体此处不做限定。
其中,所述多路选择模块223可例如为多路选择器。
更进一步地,如图5所示,所述频率调节模块220例如包括:倍频模块221和降频模块222。
其中,所述倍频模块221电连接所述初始灰度时钟产生子电路21和所述多路选择模块223;所述降频模块222电连接所述初始灰度时钟产生子电路21和所述多路选择模块223。
其中,所述倍频模块221用于对所述初始灰度时钟信号进行倍频处理得到至少一个倍频灰度时钟信号;
所述降频模块222用于对所述初始灰度时钟信号进行降频处理得到至少一个降频灰度时钟信号;
其中,所述多个调整后时钟信号包括所述至少一个倍频灰度时钟信号和所述至少一个降频灰度时钟信号。
所述多路选择模块223还用于接收由所述驱动控制电路3产生的所述选择信号,并根据所述选择信号从所述至少一个倍频灰度时钟信号或者所述至少一个降频灰度时钟信号中选择一者作为目标灰度时钟信号输出至所述驱动控制电路3。例如,初始灰度时钟产生子电路产生的初始灰度时钟信号为10MHz,然后通过倍频模块222得到两个倍频灰度时钟信号 20MHz和40MHz发送至多路选择模块223,以及通过降频模块223得到两个降频灰度时钟信号5MHz和2.5MHz发送至多路选择模块223,然后驱动控制电路3产生需要选择5MHz 的时钟信号的选择信号并发送给多路选择模块223,多路选择模块223根据该选择信号,从该4个调整后的时钟信号中选择5MHz的灰度时钟信号作为目标灰度时钟信号输出至驱动控制电路3中。
更进一步地,如图6A所示,所述倍频模块221包括至少一个倍频子模块2210,其中倍频子模块2210包括:延时单元2211、异或单元2212和占空比校准单元2213;
其中,延时单元2211电连接所述初始灰度时钟产生子电路21,异或单元2212电连接所述延时单元2211和所述初始灰度时钟产生子电路21,占空比校准单元2213电连接所述异或单元2212和所述多路选择模块223;
其中,所述延时单元2211用于接收所述初始灰度时钟信号,对所述初始灰度时钟信号进行延时处理后得到延时灰度时钟信号并发送至所述异或单元2212;
所述异或单元2212用于接收所述延时灰度时钟信号和所述初始灰度时钟信号,对所述延时灰度时钟信号和所述初始灰度时钟信号进行异或处理得到异或灰度时钟信号并发送至所述占空比校准单元2213;其中,所述异或单元2212可例如为异或门。
所述占空比校准单元2213用于接收异或灰度时钟信号并对所述异或灰度时钟信进行占空比校准得到所述倍频灰度时钟信号,并将所述倍频灰度时钟信号发送至所述多路选择模块223;所述占空比校准单元2213可例如为占空比校准电路,所述占空比校准电路可为相关技术中的占空比校准电路,具体此处不再赘述。
举例而言,单个倍频子模块2210可以对灰度时钟信号进行增加2倍频率的处理,可以根据实际需要设置多个倍频子模块2210;当需要4倍频率的处理时,该技术方案可以设置2个倍频子模块2210,如图6B所示,2个倍频子模块2210相互级联,第一个倍频子模块 2210的占空比校准单元2213电连接级联的下一级的倍频子模块2210中的延时单元2211和异或单元2212,将进行2倍频后的时钟信号发送至多路选择模块223和下一级倍频子模块 2210,发送至下一级倍频子模块2210时可对2倍频后的灰度时钟信号再进行2倍频操作,得到4倍频后的灰度时钟信号输入至多路选择模块223;在其他实施例中,需要8倍频时钟信号时,可以设置3个倍频子模块2210,可以根据实际需要设置一个或者多个倍频子模块 2210,具体此处不做限定。
更进一步地,如图7A所示,所述延时单元2212包括至少一个缓冲器2212a,所述至少一个缓冲器串联连接所述初始灰度时钟产生子电路21和异或单元2213,当所述延时单元2212由至少两个缓冲器组成时,至少两个缓冲器组成缓冲器链为串联连接,第一个缓冲器连接所述初始灰度时钟产生子电路21,最后一个缓冲器连接所述异或单元2213,至少两个缓冲器组成缓冲器链对初始灰度时钟信号进行延时处理得到延迟初始灰度时钟信号。
但是,为了使得延时更加精确,所述延时单元可如图7B所示,包括:压控延迟子单元 2211b、相位检测子单元2211c和滤波子单元2211d;
压控延迟子单元2211b电连接初始灰度时钟产生子电路21和异或单元2213,相位检测子单元2211c电连接所述初始灰度时钟产生子电路21和所述压控延迟子单元2211b;滤波子单元2211d电连接所述相位检测子单元2211c和所述压控延迟子单元2211b。
其中,所述压控延迟子单元2211b用于接收并延迟处理所述初始灰度时钟信号,得到延迟初始灰度时钟信号并发送至所述相位检测子单元2211c;在本实施例中,所述压控延迟子单元2211b包括至少一个缓冲器2211a,每个缓冲器2211a上还设置有一个可调电容C,可调电容用于调节电容并使得缓冲器输出的电压可调。所述至少一个缓冲器2211a串联连接所述初始灰度时钟产生子电路21和所述相位检测子单元2211c。在其它实施例中,压控延迟子单元2211b的至少一个缓冲器2211a上还可以设置其它的电路元件,例如开关元件或者可调电阻等等,只要能够调节缓冲器的输出电路即可,具体此处不做限定。
所述相位检测子单元2211c用于接收并对比所述初始灰度时钟信号的相位和所述延迟初始灰度时钟信号的相位,并得到两者之间的相位差结果,并根据所述相位差结果生成电压信号(或者叫相位差信号),所述相位检测子单元可例如为鉴相器。
所述滤波子单元2211d用于接收电压信号,并对所述电压信号进行过滤,过滤电压信号中的干扰因素例如外部温度的影响等等,然后生成电压控制信号发送至所述压控延迟子单元2211b中的可调电容C,并根据所述电压控制信号控制可调电容可调,以使得压控延迟子单元2211b的缓冲器的电压可调,并达到进一步控制时钟信号的延迟时间的效果;所述滤波子单元可例如为低通滤波器。
更进一步地,由于显示驱动芯片1的初始灰度时钟产生子电路21的时钟频率在不同的显示驱动芯片之间可能存在一定的偏差,所以需要对初始灰度时钟产生子电路21的频率进行校准,在本申请实施例中,如图3所示,所述显示驱动芯片1可例如还包括有存储电路5;
所述存储电路4电连接所述驱动控制电路3;所述初始灰度时钟产生子电路21电连接所述驱动控制电路3。
所述存储电路5用于存储灰度时钟校准信号,所述灰度时钟校准信号可例如为灰度时钟信号频率值,例如为100MHZ;所述存储电路可例如为一次性可编程存储器EEPROM,其可用于存储芯片的信息,例如芯片使用的电源电压,初始灰度时钟频率值、芯片版本号、生产日期等等,在显示驱动芯片第一次上电时,可通过驱动控制电路3来读取存储电路5 中存储的灰度时钟校准信号,然后将读取到的灰度时钟校准信号发送至初始灰度时钟产生子电路21中,初始灰度时钟产生子电路21根据所述灰度时钟校准信号校准所述初始灰度时钟信号并输出至所述灰度时钟调整子电路22;例如说存储电路5中存储的灰度时钟校准信号为灰度时钟信号100MHZ的频率值,驱动控制电路3读取灰度时钟信号100MHZ的频率值,然后将灰度时钟信号100MHZ的频率值发送至初始灰度时钟产生子电路21上,然后初始灰度时钟产生子电路21就会产生100MHz的初始灰度时钟,然后将该100MHz的初始灰度时钟发送至灰度时钟调整子电路22上进行频率调整。这种方式的优点是不需要额外增加新的管脚,在显示驱动芯片1测试阶段即可完成对初始灰度时钟产生子电路21的校准。
更进一步地,由于不同的显示驱动芯片的电压、温度环境不同,也会导致不同芯片的内部灰度时钟会存在一定的偏差,所以我们需要对初始灰度时钟产生子电路21进行实时校准,如图4所示,所述显示驱动芯片1还包括时钟校准电路6。
其中,所述时钟校准电路6连接所述初始灰度时钟产生子电路21。
其中,所述时钟校准电路6用于接收参考时钟信号和所述初始灰度时钟产生子电路21 产生的所述初始灰度时钟信号,并将参考灰度时钟信号和所述初始灰度时钟信号进行对比得到对比结果,并根据所述对比结果得到时钟频率调整信号,将所述时钟频率调整信号发送至所述初始灰度时钟产生子电路21,以使得初始灰度时钟产生子电路21根据所述时钟频率调整信号调整所述初始灰度时钟信号并输出至所述灰度时钟调整子电路22;
更进一步地,如图8A所示,所述时钟校准电路6可例如包括:初始灰度时钟计数器61、参考灰度时钟计数器62和初始灰度时钟调节子电路63;
所述初始灰度时钟计数器61电连接所述初始灰度时钟产生子电路21,初始灰度时钟调节子电路63电连接所述参考灰度时钟计数器62、所述初始灰度时钟计数器61和所述初始灰度时钟产生子电路21。
其中,所述参考灰度时钟计数器62用于接收所述参考灰度时钟信号并计数生成参考时钟计数值,所述参考时钟计数值优选为递减计数,即所述参考灰度时钟计数器62中的初始计数例如为1000,参考灰度时钟每完成一个周期时,参考时钟计数值减1直至从1000递减到0;当然本领域技术人员可以理解的是,参考时钟计数值也可以递加计数,即所述参考灰度时钟计数器62中的初始计数例如为0,参考灰度时钟每完成一个周期时,参考时钟计数值加1直至从0递加到某个阈值。
所述初始灰度时钟计数器61用于接收所述初始灰度时钟信号并计数生成初始时钟计数值,所述初始时钟计数值为递减计数,即所述初始灰度时钟计数器61中的初始计数例如为 1000,初始灰度时钟每完成一个周期时,初始时钟计数值减1直至从1000递减到0;当然本领域技术人员可以理解的是,初始时钟计数值也可以递加计数,即所述初始时钟计数器61中的初始计数例如为0,初始灰度时钟每完成一个周期时,初始时钟计数值加1直至从0 递加到某个阈值。
所述初始灰度时钟调节子电路63用于接收并对比所述参考时钟计数值和所述初始时钟计数值生成比较结果,并在所述比较结果不满足停止校准条件时,根据所述比较结果生成所述时钟频率调整信号并发送至所述初始灰度时钟产生子电路21,以使得所述初始灰度时钟产生子电路21根据所述时钟频率调整信号调整所述初始灰度时钟信号得到调整后的初始灰度时钟信号并输出至所述灰度时钟调整子电路22。其中,判断所述比较结构是否满足停止校准调节,可以理解为,停止校准条件为初始灰度时钟计数器61中生成的初始时钟计数值和参考灰度时钟计数器62中生成的参考时钟计数值这两个计数值计数到0时初始灰度时钟信号和参考灰度时钟信号两者相差的周期数目等于预设周期数目,当初始灰度时钟计数器61和参考灰度时钟计数器62这两个计数器计数到0时相差的周期数目不等于预设周期数目,则继续执行校准,若等于,则停止校准;所述预设周期数目可以通过用户来进行设置,例如设置预设周期数目为10周期,即初始灰度时钟计数器61中生成的初始时钟计数值和参考灰度时钟计数器62中生成的参考时钟计数值中这两个计数值从初始计数例如从 1000一直递减到0时,对比初始灰度时钟信号和参考灰度时钟信号这两者相差的周期是否为10周期,如果是,则停止校准,如果两者相差的周期不是10周期,则继续进行校准,直至两者周期相差10周期时才停止校准。其中,所述初始灰度时钟调节子电路63可例如为模拟电路DIG或者为逻辑电路。
时钟校准电路的实时校准方法如图8B所示,首先,通过复位信号分别将初始灰度时钟计数器和参考灰度时钟计数器复位到预设值,例如1000;当开始启动时钟校准电路时,接收参考灰度时钟信号以及接收初始灰度时钟产生子电路21产生的初始灰度时钟信号,此时,初始灰度时钟计数器和参考灰度时钟计数器开始递减计数,当初始灰度时钟信号和参考灰度时钟信号完成一个周期时,初始灰度时钟计数器和参考灰度时钟计数器分别递减1,即初始灰度时钟计数器和参考灰度时钟计数器分别从1000递减到999,则初始时钟计数值和参考时钟计数值均为999,并分别将计数值发送初始灰度时钟调节子电路内进行检查,当初始灰度时钟计数器和参考灰度时钟计数器这两者中的计数值中有一个计数到0时,可判断出初始灰度时钟信号和参考灰度时钟信号这两个信号的谁更快,从而生成时钟频率调整信号来调整初始灰度时钟产生子电路21的初始灰度时钟信号的频率:
(1)参考灰度时钟计数器62的参考时钟计数值先计数到0,则初始灰度时钟调节子电路 63则可以得到对比结果为参考灰度时钟计数器62先计数到0,然后根据该结果得出参考灰度时钟信号的频率更高,此时初始灰度时钟调节子电路63就根据该结果得到需要增加初始灰度时钟的频率,进而生成时钟频率增加信号,并将时钟频率增加信号发送至初始灰度时钟产生子电路21,从而提高初始灰度时钟产生子电路21产生初始灰度时钟信号的频率;
(2)初始灰度时钟计数器中的初始时钟计数值先计数到0,则初始灰度时钟调节子电路 63则可以得到对比结果为初始灰度时钟计数器61先计数到0,初始灰度时钟信号的频率更高,此时初始灰度时钟调节子电路63就根据该结果得到需要降低初始灰度时钟的频率,进而生成时钟频率降低信号,并将时钟频率降低信号发送至初始灰度时钟产生子电路21,从而降低初始灰度时钟产生子电路21产生初始灰度时钟信号的频率;
(3)当初始灰度时钟计数器中的初始时钟计数值和参考灰度时钟计数器中的参考时钟计数值两者都计数到0,然后将两者进行比较,得到的周期比较结果是否为预设周期,例如为 10周期,如果比较结果为10周期,则此时时钟校准电路停止校准。
在本实施例中,时钟校准电路5可以不需要一直都开启,当需要对初始灰度时钟信号的频率校准时,再开启时钟校准电路即可,通过这种方式也可以达到降低功耗的效果。
综上所述,本申请实施例通过灰度时钟产生电路产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号发送至驱动控制电路,以使得所述驱动控制电路根据目标灰度时钟信号产生脉宽调制信号。恒流源驱动电路接收脉宽调制信号并基于所述脉宽调制信号产生驱动电流,为显示驱动芯片提供了一种芯片内产生灰度时钟的方案,降低了显示驱动芯片内部处理灰度时钟信号的复杂性;显示驱动芯片内部的倍频模块由至少一个倍频子模块构成,倍频子模块由延时单元、异或单元和占空比校准单元构成,相比较相关技术中芯片通过锁相环电路对初始灰度时钟信号进行倍频的方式,本方案的倍频模块占用面积更小,更加简洁,可以节省芯片内部的空间和功耗;显示驱动芯片还设置有时钟校准电路,可以根据需要对初始灰度时钟产生子电路产生的初始灰度时钟信号进行实时校准,提高芯片内部对灰度时钟信号频率调整的精度。
【第二实施例】
如图9所示,本申请第二实施例提供的一种LED显示装置900,包括:显示驱动芯片1和LED像素阵列PA。
其中,每个LED像素阵列PA例如包含多个像素点P、且每一个像素点P包含多个 LED比如R、G、B三基色LED灯点。其中,每列LED灯点连接显示驱动芯片1的输出通道,具体地,每列LED灯点连接显示驱动芯片1的恒流源驱动电路4的输出通道。
另外,可以理解的是,前述各个实施例仅为本申请的示例性说明,在技术特征不冲突、结构不矛盾、不违背本申请的实用新型目的前提下,各个实施例的技术方案可以任意组合、搭配使用。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和/或方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元/模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多路单元或模块可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的,作为单元/模块显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中,也可以是各个单元/模块单独物理存在,也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现,也可以采用硬件加软件功能单元/模块的形式实现。
上述以软件功能单元/模块的形式实现的集成的单元/模块,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)的一个或多个处理器执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (10)
1.一种显示驱动芯片,其特征在于,包括:
灰度时钟产生电路;
驱动控制电路,电连接所述灰度时钟产生电路;以及
恒流源驱动电路,电连接所述驱动控制电路;
其中,所述灰度时钟产生电路用于产生初始灰度时钟信号,并基于所述初始灰度时钟信号得到目标灰度时钟信号;
所述驱动控制电路用于接收所述目标灰度时钟信号,并基于所述目标灰度时钟信号产生脉宽调制信号;
所述恒流源驱动电路用于接收所述脉宽调制信号,并基于所述脉宽调制信号产生驱动电流。
2.如权利要求1所述的显示驱动芯片,其特征在于,所述灰度时钟产生电路包括:
初始灰度时钟产生子电路;
灰度时钟调整子电路,电连接所述初始灰度时钟产生子电路和所述驱动控制电路;
其中,所述初始灰度时钟产生子电路用于产生所述初始灰度时钟信号;
所述灰度时钟调整子电路用于对所述初始灰度时钟信号进行信号调整得到所述目标灰度时钟信号,并将所述目标灰度时钟信号发送至所述驱动控制电路。
3.如权利要求2所述的显示驱动芯片,其特征在于,所述灰度时钟调整子电路包括:
频率调整模块,电连接所述初始灰度时钟产生子电路;
多路选择模块,电连接所述频率调整模块和所述驱动控制电路;
其中,所述频率调整模块用于对所述初始灰度时钟信号进行频率调整以得到多个调整后时钟信号,所述多路选择模块用于基于选择信号从所述多个调整后时钟信号中选取一个作为所述目标灰度时钟信号输出至所述驱动控制电路。
4.如权利要求3所述的显示驱动芯片,其特征在于,所述频率调整模块包括:
倍频模块,电连接所述初始灰度时钟产生子电路和所述多路选择模块;
降频模块,电连接所述初始灰度时钟产生子电路和所述多路选择模块;
其中,所述倍频模块用于对所述初始灰度时钟信号进行倍频处理得到至少一个倍频灰度时钟信号;
所述降频模块用于对所述初始灰度时钟信号进行降频处理得到至少一个降频灰度时钟信号,所述多个调整后时钟信号包括所述至少一个倍频灰度时钟信号和所述至少一个降频灰度时钟信号;
所述多路选择模块还用于接收由所述驱动控制电路产生的所述选择信号,并根据所述选择信号从所述至少一个倍频灰度时钟信号和所述至少一个降频灰度时钟信号中选择一者作为所述目标灰度时钟信号输出至所述驱动控制电路。
5.如权利要求4所述的显示驱动芯片,其特征在于,所述倍频模块包括至少一个倍频子模块;
其中,所述倍频子模块包括:
延时单元,电连接所述初始灰度时钟产生子电路;
异或单元,电连接所述延时单元和所述初始灰度时钟产生子电路;
占空比校准单元,电连接所述异或单元和所述多路选择模块;
其中,所述延时单元用于接收所述初始灰度时钟信号,对所述初始灰度时钟信号进行延时处理后得到延时灰度时钟信号并发送至所述异或单元;
所述异或单元用于接收所述延时灰度时钟信号和所述初始灰度时钟信号,对所述延时灰度时钟信号和所述初始灰度时钟信号进行异或处理得到异或灰度时钟信号并发送至所述占空比校准单元;
所述占空比校准单元,用于接收所述异或灰度时钟信号,并对所述异或灰度时钟信号进行占空比校准得到所述倍频灰度时钟信号;
其中,当所述至少一个倍频子模块为多个所述倍频子模块级联时,前一级的所述倍频子模块的所述占空比校准单元电连接后一级的所述倍频子模块的所述延时单元和所述异或单元。
6.如权利要求5所述的显示驱动芯片,其特征在于,所述延时单元包括:
压控延迟子单元,电连接所述初始灰度时钟产生子电路和所述异或单元;
相位检测子单元,电连接所述初始灰度时钟产生子电路和所述压控延迟子单元;
滤波子单元,电连接所述相位检测子单元和所述压控延迟子单元;
其中,所述压控延迟子单元用于接收并延迟处理所述初始灰度时钟信号,得到延迟初始灰度时钟信号;
所述相位检测子单元用于接收并对比所述初始灰度时钟信号和所述延迟初始灰度时钟信号得到相位差信号;
所述滤波子单元用于接收并处理所述相位差信号,得到电压控制信号发送至所述压控延迟子单元;
所述压控延迟子单元还用于接收所述电压控制信号并根据所述电压控制信号对所述延迟初始灰度时钟信号进行调节以得到所述延时灰度时钟信号并发送至所述异或单元。
7.如权利要求2所述的显示驱动芯片,其特征在于,所述显示驱动芯片还包括:
存储电路,电连接所述驱动控制电路;所述初始灰度时钟产生子电路电连接所述驱动控制电路;
其中,所述存储电路用于存储灰度时钟校准信号;
所述驱动控制电路还用于读取所述灰度时钟校准信号,并将所述灰度时钟校准信号发送至所述初始灰度时钟产生子电路;
所述初始灰度时钟产生子电路还用于根据所述灰度时钟校准信号校准所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。
8.如权利要求2所述的显示驱动芯片,其特征在于,所述显示驱动芯片还包括:
时钟校准电路,电连接所述初始灰度时钟产生子电路;
其中,所述时钟校准电路用于接收参考灰度时钟信号和所述初始灰度时钟信号,并根据所述参考灰度时钟信号和所述初始灰度时钟信号生成时钟频率调整信号,并将所述时钟频率调整信号发送至所述初始灰度时钟产生子电路;
所述初始灰度时钟产生子电路还用于接收所述时钟频率调整信号,并根据所述时钟频率调整信号调整所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。
9.如权利要求8所述的显示驱动芯片,其特征在于,所述时钟校准电路包括:
参考灰度时钟计数器;
初始灰度时钟计数器,电连接所述初始灰度时钟产生子电路;以及
初始灰度时钟调节子电路,电连接所述参考灰度时钟计数器、所述初始灰度时钟计数器和所述初始灰度时钟产生子电路;
其中,所述参考灰度时钟计数器用于接收所述参考灰度时钟信号并计数生成参考时钟计数值;
所述初始灰度时钟计数器用于接收所述初始灰度时钟信号并计数生成初始时钟计数值;
所述初始灰度时钟调节子电路用于接收并对比所述参考时钟计数值和所述初始时钟计数值生成比较结果,并在所述比较结果不满足停止校准条件时,根据所述比较结果生成所述时钟频率调整信号;
所述初始灰度时钟产生子电路还用于接收所述时钟频率调整信号,并根据所述时钟频率调整信号调整所述初始灰度时钟信号并输出至所述灰度时钟调整子电路。
10.一种LED显示装置,其特征在于,包括:
LED像素阵列,包括多个LED像素点且每一个所述LED像素点包括多个LED;以及
如权利要求1至9中任一项所述的显示驱动芯片,其中所述显示驱动芯片的所述恒流源驱动电路连接所述LED像素阵列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122892729.2U CN216980092U (zh) | 2021-11-22 | 2021-11-22 | 显示驱动芯片和led显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122892729.2U CN216980092U (zh) | 2021-11-22 | 2021-11-22 | 显示驱动芯片和led显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216980092U true CN216980092U (zh) | 2022-07-15 |
Family
ID=82344147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122892729.2U Active CN216980092U (zh) | 2021-11-22 | 2021-11-22 | 显示驱动芯片和led显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216980092U (zh) |
-
2021
- 2021-11-22 CN CN202122892729.2U patent/CN216980092U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107579723B (zh) | 一种校准时钟频率的方法和装置 | |
US7350095B2 (en) | Digital circuit to measure and/or correct duty cycles | |
JP3759105B2 (ja) | 特にusbデバイス用のクロック発生器 | |
KR100862317B1 (ko) | 디지털 주파수 곱셈기, 및 출력 신호 생성 방법 | |
CN110199477A (zh) | 时钟展频电路、电子设备和时钟展频方法 | |
US8278981B2 (en) | Low power variable delay circuit | |
JP3597782B2 (ja) | クロック信号補正回路および半導体装置 | |
US7801259B2 (en) | Frequency detecting circuit and method, and semiconductor apparatus including frequency detecting circuit | |
US5731798A (en) | Circuit for outputting a liquid crystal display-controlling signal in inputting data enable signal | |
CN113948030A (zh) | 一种显示信号产生装置、驱动装置、显示装置 | |
CN216980092U (zh) | 显示驱动芯片和led显示装置 | |
CN114499147A (zh) | 一种延迟电路的校准电路、校准方法、装置以及介质 | |
KR20150120940A (ko) | 향상된 수치 제어 발진기 | |
US20070170969A1 (en) | Electronic system having a clock signal correcting device | |
KR20070084525A (ko) | 디지털/주파수 변환기 및/또는 펄스 주파수 변조기를갖는 마이크로컨트롤러 | |
CN116153235A (zh) | 显示驱动芯片和led显示装置 | |
JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
JPH11251885A (ja) | 半導体装置 | |
US10410701B2 (en) | Clock monitoring circuit | |
US20080164929A1 (en) | Electronic Circuit Wherein an Asynchronous Delay is Realized | |
US20100237924A1 (en) | Digital frequency synthesizer device and method thereof | |
WO2021134783A1 (zh) | 晶体校准的方法、芯片和蓝牙耳机 | |
US20240183901A1 (en) | Clock monitoring circuit | |
JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
US20140145774A1 (en) | Microcontroller with Digital Clock Source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |