CN111596118A - 电流检测电路及低压差稳压器电路 - Google Patents

电流检测电路及低压差稳压器电路 Download PDF

Info

Publication number
CN111596118A
CN111596118A CN202010578691.9A CN202010578691A CN111596118A CN 111596118 A CN111596118 A CN 111596118A CN 202010578691 A CN202010578691 A CN 202010578691A CN 111596118 A CN111596118 A CN 111596118A
Authority
CN
China
Prior art keywords
nmos transistor
gate
transistor
circuit
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010578691.9A
Other languages
English (en)
Other versions
CN111596118B (zh
Inventor
罗可欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co.,Ltd.
Original Assignee
Shanghai Anlogic Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Technology Co ltd filed Critical Shanghai Anlogic Information Technology Co ltd
Priority to CN202010578691.9A priority Critical patent/CN111596118B/zh
Publication of CN111596118A publication Critical patent/CN111596118A/zh
Application granted granted Critical
Publication of CN111596118B publication Critical patent/CN111596118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供了一种电流检测电路，包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端连接被检测电压，所述第一NMOS管的栅极接控制电压，所述第一NMOS管的漏极接输入电压，从而实现对被检测电压处电流大小的检测。本发明还提供了一种应用电流检测电路的低压差稳压器电路。

Description

电流检测电路及低压差稳压器电路
技术领域
本发明涉及电流检测技术领域，尤其涉及一种电流检测电路及低压差稳压器电路。
背景技术
低压差稳压器功率表输出单元通常为PMOS管或NMOS管，图1为现有技术中的NMOS管输出的低压差稳压器的电路图，包括误差放大器OP1、电阻R1、电阻R2以及NMOS管NM1，NMOS管NM1的漏极连接输入电压VIN，NMOS管NM1的源极连接电阻R2的一端，并输出电压VOUT，电阻R2的另一端连接电阻R1的一端和误差放大器OP1的反相输入端，电阻R1的另一端接地，误差放大器OP1的同相输入端输入参考偏置电压VREF，误差放大器OP1的输出端连接NMOS管NM1的栅极，形成负反馈环路，以保证输出电压VOUT＝VREF×(1+R1/R2)。
由上述可以看出，在NMOS管输出的低压差稳压器中，因负载轻重不同，输出电流变化范围很大，导致输出电流无法被精确的检测，从而无法对负载起到过流保护和改善负载调整率，无法维持负反馈环路在各种工作模式下的稳定性，也无法实现对接口的测试等。
因此，有必要提供一种新型的电流检测电路及低压差稳压器电路以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种电流检测电路，实现对电流大小的检测。
为实现上述目的，本发明的所述电流检测电路，包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端连接被检测电压，所述第一NMOS管的栅极接控制电压，所述第一NMOS管的漏极接输入电压。
本发明的有益效果在于：所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端用于连接被检测电压，所述第一NMOS管的栅极接控制电压，所述第一NMOS管的漏极接输入电压，通过所述并联低压差稳压器电路检测电流，并通过所述电流复制读出电路读出电流，从而实现了对被检测电压处电流大小的检测。
优选地，所述并联低压差稳压器包括形成负反馈环路的第一PMOS管、第二NMOS管和第三NMOS管，所述第一PMOS管的源极和所述第三NMOS管的漏极均与所述第一NMOS管的源极连接，所述第一PMOS管的漏极与所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，且所述第二NMOS管的源极和所述第三NMOS管的源极均接地。其有益效果在于：所述第一PMOS管、所述第二NMOS管和所述第三NMOS管形成负反馈环路，可以保证流向所述第三NMOS管的电流，经所述第三NMOS管流向地，且所述第一NMOS管源极处的电压不随所述第一NMOS管的漏电流变化。
进一步优选地，所述并联低压差稳压器还包括第二PMOS管和第四NMOS管，所述第二PMOS管的源极连接所述被检测电压，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第四NMOS管的漏极连接，且所述第二PMOS管的栅极和漏极短接，所述第四NMOS管的栅极与所述第二NMOS管的栅极连接，所述第四NMOS管的源极接地。其有益效果在于：便于接入所述被检测电压。
进一步优选地，所述并联低压差稳压器还包括第五NMOS管，所述第五NMOS管的漏极和栅极短接，且所述第五NMOS管的漏极接入偏置电流，所述第五NMOS管的栅极还与所述第四NMOS管的栅极连接，所述第五NMOS管的源极接地。其有益效果在于：便于使所述第二NMOS管和所述第四NMOS管作为电流源，以便于对被检测电压处电流大小的进行检测。
进一步优选地，所述第一PMOS管和所述第二PMOS管的尺寸比例与所述第四NMOS管和所述第二NMOS管的尺寸比例相同。其有益效果在于：便于使所述第一NMOS管源极处的电压等于所述第二PMOS管源极处的电压。
进一步优选地，所述电流复制读出电路包括第六NMOS管，所述第六NMOS管的栅极与所述第三NMOS管的栅极连接，所述第六NMOS管的源极接地。其有益效果在于：便于通过所述第六NMOS管成比例复制所述第三NMOS管的电流。
进一步优选地，所述电流复制读出电路还包括第七NMOS管，所述第七NMOS管的栅极与所述第二NMOS管的栅极连接，所述第七NMOS管的漏极与所述第六NMOS管的漏极连接，所述第七NMOS管的源极接地。其有益效果在于：便于通过所述第七NMOS管成比例复制所述第二NMOS管的电流。
本发明还提供了一种应用电流检测电路的低压差稳压器电路，包括稳压器电路和电流检测电路，电流检测电路包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端与所述稳压器电路连接，所述第一NMOS管的栅极与所述稳压器电路连接，所述第一NMOS管的漏极接输入电压。
所述低压差稳压器电路的有益效果在于：所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端与所述稳压器电路连接，所述第一NMOS管的栅极与所述稳压器电路连接，所述第一NMOS管的漏极接输入电压，以实现对所述稳压器电路输出电流的检测。
进一步优选地，所述稳压器电路包括误差放大器、第一电阻、第二电阻和第八NMOS管，所述误差放大器的输出端与所述第八NMOS管的栅极和所述第一NMOS管的栅极连接，所述误差放大器的同相输入端接参考电压，所述误差放大器的反相输入端接所述第一电阻和所述第二电阻的一端，所述第一电阻的另一端与所述第八NMOS管的源极和所述电流检测电路的第三端连接，所述第二电阻的另一端接地。
进一步优选地，所述并联低压差稳压器包括第二PMOS管和第四NMOS管，所述第二PMOS管的源极与所述第一NMOS管的源极连接，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第四NMOS管的漏极连接，且所述第二PMOS管的栅极和漏极短接，所述第四NMOS管的栅极与所述第二NMOS管的栅极连接，所述第四NMOS管的源极接地。
附图说明
图1为现有技术中NMOS管输出的低压差稳压器的电路图；
图2为本发明的应用电流检测电路的低压差稳压器电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种应用电流检测电路的低压差稳压器电路，参照图2，所述低压差稳压器电路10包括稳压器电路(图中未标示)和电流检测电路(图中未标示)，电流检测电路包括并联低压差稳压器电路111、电流复制读出电路112和第一NMOS管113，所述并联低压差稳压器电路111的第一端与所述第一NMOS管113的源极连接，所述并联低压差稳压器电路111的第二端与所述电流复制读出电路112连接，所述并联低压差稳压器电路111的第三端与所述稳压器电路连接，用于接入被检测电压，所述第一NMOS管113的栅极与所述稳压器电路连接，用于接入控制电压，所述第一NMOS管113的漏极接输入电压。
本发明的一些实施例中，参照图2，所述稳压器电路包括误差放大器121、第一电阻122、第二电阻123和第八NMOS管124，所述误差放大器121的输出端与所述第八NMOS管124的栅极和所述第一NMOS管113的栅极连接，所述误差放大器121的同相输入端接参考电压，所述误差放大器121的反相输入端接所述第一电阻122和所述第二电阻123的一端，所述第一电阻122的另一端与所述第八NMOS管124的源极和所述电流检测电路11的第三端连接，所述第二电阻123的另一端接地。其中，所述第一NMOS管113和所述第八NMOS管124的漏电流比为1:N。
本发明的一些实施例中，参照图2，所述并联低压差稳压器111包括形成负反馈环路的第一PMOS管1111、第二PMOS管1112、第二NMOS管1113、第三NMOS管1114、第四NMOS管1115和第五NMOS管1116，所述第一PMOS管1111的源极和所述第三NMOS管1114的漏极均与所述第一NMOS管113的源极连接，所述第一PMOS管1111的漏极与所述第二NMOS管1113的漏极和所述第三NMOS管1114的栅极连接，且所述第二NMOS管1113的源极和所述第三NMOS管1114的源极均接地，所述第二PMOS管1112的源极与所述第一NMOS管113的源极连接，所述第二PMOS管1112的栅极与所述第一PMOS管1111的栅极连接，所述第二PMOS管1112的漏极与所述第四NMOS管1115的漏极连接，且所述第二PMOS管1112的栅极和漏极短接，所述第四NMOS管1115的栅极与所述第二NMOS管1113的栅极连接，所述第四NMOS管1115的源极接地，所述第五NMOS管1116的漏极和栅极短接，且所述第五NMOS管1116的漏极接入偏置电流，所述第五NMOS管1116的栅极还与所述第四NMOS管1115的栅极连接，所述第五NMOS管1116的源极接地。优选地，所述第一PMOS管1111和所述第二PMOS管1112的尺寸比例与所述第四NMOS管1115和所述第二NMOS管1113的尺寸比例相同。
本发明的一些实施例中，所述第八NMOS管的源极与所述第二PMOS管的源极连接线与负载连接，以形成负载电流，所述负载电流最后流向地。
本发明的一些实施例中，参照图2，所述电流复制读出电路112包括第六NMOS管1121和第七NMOS管1122，所述第六NMOS管1121的栅极与所述第三NMOS管1122的栅极连接，所述第六NMOS管1121的源极接地，所述第七NMOS管1122的栅极与所述第二NMOS管1113的栅极连接，所述第七NMOS管1122的漏极与所述第六NMOS管1121的漏极连接，用于输出检测电流，所述第七NMOS管1122的源极接地。其中，所述第六NMOS管1121以1:M的比例复制所述第三NMOS管1122的电流，所述第七NMOS管1122以1:M的比例复制所述第二NMOS管1113的电流。
本发明的一些实施例中，所述第一NMOS管的源极输出电压为第一输出电压，所述第八NMOS管的源极输出电压为第二输出电压，根据上述应用电流检测电路的低压差稳压器电路可以看出，所述第二输出电压作为所述并联低压差稳压器电路的参考电压，所述第一输出电压跟随所述第二输出电压，所述第一NMOS管的漏电流可以流向地而不被改变，并且负载电流可以近似等于所述第八NMOS管的漏电流。
具体地，所述第一PMOS漏极连接线上的电流为第一电流，所述第一电流用IB1表示，所述第四NMOS管漏极连接线上的电流为第二电流，所述第二电流用IB2表示，所述第一NMOS管的漏电流用ID1表示，所述第八NMOS管的漏电流用ID2表示，所述第三NMOS管漏极连接线上的电流为第三电流，所述第三电流用I1表示，其中，I1＝ID1-IB1，I1通过所述第三NMOS管流向地，ID1＝IB1+IB2，所述第一输出电压不随ID1发生变化。
具体地，所述第六NMOS管漏极连接线上的电流为I2，所述第七NMOS管漏极连接线上的电流为IB3，输出检测电流用IDET表示，负载电流用ILOAD表示，负载电流ILOAD等于ID2，其中，IDET＝I2+IB3；
进一步地I2＝I1/M，IB3＝IB1/M，所以IDET＝I1/M+IB1/M＝(I1+IB1)/M；
更进一步地，I1+IB1＝ID1，所以IDET＝ID1/M；
更进一步地，ID1:ID2＝1:N，即ID1/ID2＝1/N，所以IDET＝ID2/(M×N)；
最后，IDET＝ILOAD/(M×N)，由此可以看出，所述电流检测电路可以完成对稳压器电路中负载电流的检测和读出。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (10)

1.一种电流检测电路，其特征在于，包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端连接被检测电压，所述第一NMOS管的栅极接控制电压，所述第一NMOS管的漏极接输入电压。
2.根据权利要求1所述的电流检测电路，其特征在于，所述并联低压差稳压器包括形成负反馈环路的第一PMOS管、第二NMOS管和第三NMOS管，所述第一PMOS管的源极和所述第三NMOS管的漏极均与所述第一NMOS管的源极连接，所述第一PMOS管的漏极与所述第二NMOS管的漏极和所述第三NMOS管的栅极连接，且所述第二NMOS管的源极和所述第三NMOS管的源极均接地。
3.根据权利要求2所述的电流检测电路，其特征在于，所述并联低压差稳压器还包括第二PMOS管和第四NMOS管，所述第二PMOS管的源极连接所述被检测电压，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第四NMOS管的漏极连接，且所述第二PMOS管的栅极和漏极短接，所述第四NMOS管的栅极与所述第二NMOS管的栅极连接，所述第四NMOS管的源极接地。
4.根据权利要求3所述的电流检测电路，其特征在于，所述并联低压差稳压器还包括第五NMOS管，所述第五NMOS管的漏极和栅极短接，且所述第五NMOS管的漏极接入偏置电流，所述第五NMOS管的栅极还与所述第四NMOS管的栅极连接，所述第五NMOS管的源极接地。
5.根据权利要求3所述的电流检测电路，其特征在于，所述第一PMOS管和所述第二PMOS管的尺寸比例与所述第四NMOS管和所述第二NMOS管的尺寸比例相同。
6.根据权利要求2所述的电流检测电路，其特征在于，所述电流复制读出电路包括第六NMOS管，所述第六NMOS管的栅极与所述第三NMOS管的栅极连接，所述第六NMOS管的源极接地。
7.根据权利要求6所述的电流检测电路，其特征在于，所述电流复制读出电路还包括第七NMOS管，所述第七NMOS管的栅极与所述第二NMOS管的栅极连接，所述第七NMOS管的漏极与所述第六NMOS管的漏极连接，所述第七NMOS管的源极接地。
8.一种应用如权利要求1-7中任意一项所述的电流检测电路的低压差稳压器电路，其特征在于，包括稳压器电路和电流检测电路，电流检测电路包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电路的第三端与所述稳压器电路连接，所述第一NMOS管的栅极与所述稳压器电路连接，所述第一NMOS管的漏极接输入电压。
9.根据权利要求8所述的低压差稳压器电路，其特征在于，所述稳压器电路包括误差放大器、第一电阻、第二电阻和第八NMOS管，所述误差放大器的输出端与所述第八NMOS管的栅极和所述第一NMOS管的栅极连接，所述误差放大器的同相输入端接参考电压，所述误差放大器的反相输入端接所述第一电阻和所述第二电阻的一端，所述第一电阻的另一端与所述第八NMOS管的源极和所述电流检测电路的第三端连接，所述第二电阻的另一端接地。
10.根据权利要求9所述的低压差稳压器电路，其特征在于，所述并联低压差稳压器包括第二PMOS管和第四NMOS管，所述第二PMOS管的源极与所述第一NMOS管的源极连接，所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的漏极与所述第四NMOS管的漏极连接，且所述第二PMOS管的栅极和漏极短接，所述第四NMOS管的栅极与所述第二NMOS管的栅极连接，所述第四NMOS管的源极接地。
CN202010578691.9A 2020-06-23 2020-06-23 电流检测电路及低压差稳压器电路 Active CN111596118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010578691.9A CN111596118B (zh) 2020-06-23 2020-06-23 电流检测电路及低压差稳压器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010578691.9A CN111596118B (zh) 2020-06-23 2020-06-23 电流检测电路及低压差稳压器电路

Publications (2)

Publication Number Publication Date
CN111596118A true CN111596118A (zh) 2020-08-28
CN111596118B CN111596118B (zh) 2020-12-11

Family

ID=72188170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010578691.9A Active CN111596118B (zh) 2020-06-23 2020-06-23 电流检测电路及低压差稳压器电路

Country Status (1)

Country Link
CN (1) CN111596118B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365302A1 (en) * 2002-05-20 2003-11-26 Texas Instruments Incorporated Low drop-out voltage regulator
CN101951151A (zh) * 2010-08-05 2011-01-19 复旦大学 一种双模的具有高轻负载效率的全集成高频降压电源
CN102364407A (zh) * 2011-09-20 2012-02-29 苏州磐启微电子有限公司 一种新型低压差线性稳压器
CN102495654A (zh) * 2011-11-25 2012-06-13 上海艾为电子技术有限公司 低压差稳压器及集成电路系统
CN102591392A (zh) * 2012-02-01 2012-07-18 深圳创维－Rgb电子有限公司 一种低压差线性稳压器及芯片
CN107359654A (zh) * 2017-06-01 2017-11-17 金卡智能集团股份有限公司 一种计量仪表无线通信装置电源控制系统
CN206788232U (zh) * 2017-04-24 2017-12-22 深圳市华芯邦科技有限公司 带补偿电路的Buck转换器负载电流检测电路
CN108235744A (zh) * 2017-12-19 2018-06-29 深圳市汇顶科技股份有限公司 低压差线性稳压电路
CN110018707A (zh) * 2019-05-15 2019-07-16 中南大学 具有过流保护功能的低压差线性稳压器电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365302A1 (en) * 2002-05-20 2003-11-26 Texas Instruments Incorporated Low drop-out voltage regulator
CN101951151A (zh) * 2010-08-05 2011-01-19 复旦大学 一种双模的具有高轻负载效率的全集成高频降压电源
CN102364407A (zh) * 2011-09-20 2012-02-29 苏州磐启微电子有限公司 一种新型低压差线性稳压器
CN102495654A (zh) * 2011-11-25 2012-06-13 上海艾为电子技术有限公司 低压差稳压器及集成电路系统
CN102591392A (zh) * 2012-02-01 2012-07-18 深圳创维－Rgb电子有限公司 一种低压差线性稳压器及芯片
CN206788232U (zh) * 2017-04-24 2017-12-22 深圳市华芯邦科技有限公司 带补偿电路的Buck转换器负载电流检测电路
CN107359654A (zh) * 2017-06-01 2017-11-17 金卡智能集团股份有限公司 一种计量仪表无线通信装置电源控制系统
CN108235744A (zh) * 2017-12-19 2018-06-29 深圳市汇顶科技股份有限公司 低压差线性稳压电路
CN110018707A (zh) * 2019-05-15 2019-07-16 中南大学 具有过流保护功能的低压差线性稳压器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨爽: "低压差线性稳压器专利技术综述", 《电子制作》 *

Also Published As

Publication number Publication date
CN111596118B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN101840241B (zh) 一种差分电流采样电路及线性调压器
CN110632972B (zh) 一种应用于抑制ldo输出电压过冲的方法及电路
CN208848104U (zh) 一种快速瞬态响应的低压差线性稳压器
CN107291144B (zh) 一种具有瞬态增强结构单元的无片外电容ldo电路
US9348350B2 (en) Voltage regulator
CN110928358B (zh) 低压差电压调节电路
CN106406411B (zh) 低压差线性稳压器电路及电源
CN109032241A (zh) 一种带电流限功能的低压差线性稳压器
CN111474973A (zh) 一种应用于ldo的新型电流折返电路
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
Karagounis et al. An integrated Shunt-LDO regulator for serial powered systems
GB2539457A (en) Voltage regulators
CN106155152A (zh) 一种具有高电源抑制比特性的带隙基准电路
CN104007777A (zh) 一种电流源产生器
CN203536947U (zh) 电流限制电路
CN109634337B (zh) 一种幅度可调的低温度系数升压电路
CN113741610B (zh) 一种基准电压电路及芯片
CN111596118B (zh) 电流检测电路及低压差稳压器电路
CN103488235A (zh) 电流限制电路、电压调节器及dc-dc转换器
CN106227287A (zh) 具有保护电路的低压差线性稳压器
US20040061485A1 (en) Voltage regulator with static gain in reduced open loop
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路
CN108646835B (zh) 一种低压差线性稳压器电路及电源
CN209375459U (zh) 一种高电压低纹波输出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Patentee after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room 501-504, building 9, Pudong Software Park, 498 GuoShouJing Road, Pudong New Area, Shanghai, 201203

Patentee before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address