CN111585529A - 形成半导体器件及其结构的方法 - Google Patents

形成半导体器件及其结构的方法 Download PDF

Info

Publication number
CN111585529A
CN111585529A CN202010011870.4A CN202010011870A CN111585529A CN 111585529 A CN111585529 A CN 111585529A CN 202010011870 A CN202010011870 A CN 202010011870A CN 111585529 A CN111585529 A CN 111585529A
Authority
CN
China
Prior art keywords
input
output
signal
inverted
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010011870.4A
Other languages
English (en)
Inventor
J·J·丹尼尔斯
D·J·朱斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111585529A publication Critical patent/CN111585529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明题为“形成半导体器件及其结构的方法”。在实施方案中，一种差分缓冲器可以包括第一输入级，该第一输入级将输入信号的非反相部分交替地与输出的非反相部分以及与输出的反相部分进行比较。该差分缓冲器的另一实施方案还可以包括第二输入级，该第二输入级将输入信号的反相部分交替地与输出信号的反相部分和输出信号的非反相部分进行比较。该差分缓冲器的其他实施方案可以包括反馈斩波开关，该反馈斩波开关将输出信号的非反相部分和输出信号的反相部分传送至第一输入级和第二输入级。

Description

形成半导体器件及其结构的方法
对现有临时申请的优先权要求
本申请要求之前于2019年2月15日提交的发明名称为“Chopping Technique toReduce Kick-Back Disturbance(用以降低回踢干扰的斩波技术)”的临时申请No.62/806,524的优先权，该临时申请案卷号为ONS3314L01US，并且具有共同发明人Daniels等人，据此通过引用将该文献并入本文。
背景技术
本发明整体涉及电子器件，并且更具体地讲，涉及半导体、半导体结构以及形成半导体器件的方法。
过去，半导体工业利用各种方法和结构来形成用以测量各种类型的输入信号的电路。一些应用程序将斩波稳定放大器用作系统的部分，以提高测量的准确度。一些斩波稳定放大器可能引起输入信号的变化，这往往导致电路延迟一定时间周期，以允许输入信号稳定。在一些应用中，斩波必须以较低频率进行，以避免测量中的准确度降低。
相应地，希望具有提高测量信号的准确度，减少信号测量的延迟或减少对输入信号的干扰的电路或方法。
附图说明
图1示意性地示出了根据本发明的系统的部分的实施方案的示例；
图2示意性地示出了根据本发明的差分缓冲器的部分的实施方案的示例；
图3示意性地示出了根据本发明的图2的差分缓冲器的具有另一操作状态的部分的实施方案的示例；
图4示意性地示出了根据本发明的差分放大器的实施方案的部分的示例；并且
图5示出了根据本发明的包括图1或图2的差分缓冲器的半导体器件的放大平面图。
为使图示清晰且简明，图中的元件未必按比例绘制，一些元件可能为了进行示意性的说明而被夸大，而且除非另外规定，否则不同图中的相同参考标号指示相同的元件。此外，为使描述简单，可省略公知步骤和元件的描述和细节。如本文所用，载流元件或载流电极意指器件的载送通过器件的电流的元件，诸如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制元件或控制电极意指器件的控制通过器件的电流的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。另外，一个载流元件可载送沿一个方向通过器件的电流，诸如载送进入器件的电流，而第二载流元件可载送沿相反方向通过器件的电流，诸如载送离开器件的电流。尽管器件在本文中可以被描述为某些N沟道或P沟道器件或者某些N型或P型掺杂区，但本领域的普通技术人员将理解，根据本发明的互补器件也是可以的。本领域的普通技术人员理解，导电类型是指通过其发生传导的机制，诸如通过孔或电子传导，因此，导电类型不是指掺杂浓度而是指掺杂类型，诸如P型或N型。本领域的技术人员应当理解，本文所用的与电路操作相关的术语“在……期间”、“在……同时”和“当……时”并不确切地意指称某个动作在引发动作后立即发生，而是指在初始动作所引发的反应之间可能存在一些较小但合理的延迟，诸如各种传播延迟。另外，术语“在……同时”意指某个动作至少在引发动作持续过程中的一段时间内发生。词语“大概”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小差异。本领域公认的是，高达至少百分之十(10％)(并且对于包括半导体掺杂浓度的一些元件，高达百分之二十(20％))的偏差是与确切如所述的理想目标相差的合理偏差。在关于信号状态使用时，术语“生效”意指信号的有效状态，而术语“失效”意指信号的无效状态。信号的实际电压值或逻辑状态(诸如“1”或“0”)取决于使用的是正逻辑还是负逻辑。因此，如果使用的是正逻辑，则高电压或高逻辑可生效，如果使用的是负逻辑，则低电压或低逻辑可生效；而如果使用的是正逻辑，则低电压或低状态可失效，如果使用的是负逻辑，则高电压或高逻辑可失效。在本文中，使用正逻辑约定，但本领域的技术人员理解，也可以使用负逻辑约定。权利要求书和/或具体实施方式中的术语“第一”、“第二”、“第三”等(如用在元件名称的一部分中)用于区分在类似元件之间，并且不一定描述时间上、空间上、等级上或任何其他方式的顺序。应当理解，如此使用的术语在适当情况下可互换，并且本文所述的实施方案能够以除本文所述或举例说明外的其他顺序来操作。提到“一个实施方案”，意味着结合该实施方案描述的特定的特征、结构或特性包括在本发明的至少一个实施方案中。因此，在本说明书通篇内的不同位置出现的短语“在一个实施方案中”，不一定都指同一个实施方案，但在某些情况下，有可能指同一个实施方案。此外，如本领域的普通技术人员所清楚的，在一个或多个实施方案中，具体特征、结构或特性可以任何合适的方式结合。
下文将说明和描述的实施方案可具有实施方案，并且/或者可在缺少本文未具体公开的任何元件的情况下实施。
具体实施方式
图1示意性地示出了包括测量通道18的测量系统10的实施方案的部分的示例。系统10从信号传送器件11接收要测量的信号。系统10包括被配置为接收来自器件11的差分输入信号的输入13和输入14。例如，输入13可以被配置为接收差分输入信号的非反相部分，并且输入14可以被配置为接收差分输入信号的反相部分。通道18可以具有被配置为接收差分输入信号并测量其值的实施方案。
通道18可以具有包括低通滤波器20、差分缓冲器30、模数转换电路31以及有助于在输出16上形成输出信号的其他电路系统(OC)32的实施方案，输出信号表示在输入13和输入14之间接收的差分输入信号的测量的特性。例如，输出16可以具有数字信号，该数字信号具有表示数值的一定数量的位。
滤波器20的实施方案可以包括滤波器20的非反相部分和滤波器20的反相部分，前者可以包括电阻器22和电容器21，后者可以包括电阻器23和电容器24。滤波器20的实施方案可以具有通过电阻器22和电容器21的组合的值以及电阻器23和电容器24的组合的值确立的截止频率。过滤器20可以具有其他实施方案，诸如，可以形成更高阶的无源滤波器的RC滤波器的级联。
图2示意性地示出了差分缓冲器35的实施方案的部分的示例，该实施方案可以具有可作为图1所示的缓冲器30的备选实施方案的实施方案。缓冲器35包括被配置为接收来自滤波器20的差分输入信号的非反相部分(INp)的非反相输入26，并且还包括被配置为接收来自滤波器20的差分输入信号的反相部分(INn)的反相输入27。
缓冲器35包括输入级或输入电路50、输入级或输入电路58以及输出级或输出电路64。电路50和电路58每者可以具有可以被形成为差分输入放大器的实施方案，并且输出级64可以具有可以被形成为输出放大器的实施方案。例如，电路50、电路58和电路64可以具有差分对的实施方案。缓冲器35还可以包括反馈斩波开关或反馈开关36、正输入斩波开关或输入开关44以及负输入斩波开关或输入开关52。加法电路或加法器61以及加法电路或加法器62也可以被包含到缓冲器35的实施方案中。缓冲器35被配置为形成包括非反相输出65上的非反相输出信号(OTp)并且还包括反相输出66上的反相输出信号(OTn)的差分输出信号。缓冲器35被配置为使得从输入26和输入27到输出65和输出66的信号的DC增益基本是统一的。在一些实施方案中，对于小于缓冲器35的带宽的频率，缓冲器35可以具有统一增益。
缓冲器35还可以具有包括共模调节电路70的实施方案，该共模调节电路用于调节由缓冲器35形成的输出信号的共模部分。电路70包括输入级或输入电路71、输入级或输入电路72、加法电路或加法器73、另一个加法电路或加法器74以及减法电路或减法器75。输入级71和输入级72可以具有可以被形成为与电路50和电路58类似的差分输入放大器的实施方案。
开关36、开关44和开关52被形成为差分斩波开关，它们每者接收差分信号并且交替地将该差分信号的各部分施加到该开关的不同差分输出。因此，开关36、开关44和开关52的每者包括有源或选择开关。开关36包括选择开关39-42，开关44包括选择开关45-48，并且开关52包括选择开关53-56。将所接收的差分信号的各部分交替地施加到开关的不同输出的序列在本文中被描述为不同的操作状态或相位。缓冲器35的一个实施方案被配置按照在本文中被称为相I和相II的两个操作状态或相位进行操作。缓冲器35被配置为选择性地启用和禁用相应的选择开关，从而针对相位I条件和相位II条件的每者将输入信号传送到不同的输出。本领域的技术人员将认识到，选择开关的启用状态和禁用状态被控制为使得选择开关以非重叠启用状态工作。因此，在相位I状态和相位II状态之间可能有短的非重叠间隔(并且在相位II和相位I之间可能有另一短的非重叠间隔)，在该间隔内所有的选择开关均可以被禁用或断开。本领域的技术人员将理解，相位I和相位II的每者可以具有某些选择开关被启用或闭合并且其他开关被禁用或断开的时间间隔，这些时间间隔不包括非重叠间隔。电路在相位I和相位II之间发生变化的频率(反之亦然)通常被称为斩波频率。
图2示出了处于相位I操作状态或相位I的选择开关的状况，并且图3示出了处于相位II操作状态或相位II的选择开关的状况。
如在下文当中将进一步看出的，开关36被配置为从电路64接收作为第一反馈信号的非反相输出信号(OTp)以及作为第二反馈信号的反相输出信号(OTn)，并且通过开关44将这些反馈信号中的一个选择性地传送至电路50，以及通过开关52将这些反馈信号中的不同的一个传送至电路58。而且，在下文当中还将进一步看出，缓冲器35的实施方案被形成为使得，在相位I和相位II两者期间，电路50从输入26接收输入信号的非反相部分(INp)，并且电路58从输入27接收输入信号的反相部分(INn)。而且，在下文当中还将进一步看出，缓冲器35的实施方案被形成为使得，在相位I期间，电路50从电路64接收非反相输出(OTp)信号或反相输出(OTn)信号中的任意第一个，并且电路58从电路64接收非反相或反相输出信号中的相反的一个；并且在相位II期间，电路50接收非反相或反相输出信号中的相反的那个，而电路58则从电路64接收非反相输出信号或反相输出信号中的第一个。
参见示出了相位I的实施方案的示例的图2，缓冲器35被配置为选择性地启用电路44，从而将来自输入26的非反相输入(INp)信号传送至电路50的非反相输入。例如，缓冲器35可以被配置为选择性地启用开关45并禁用开关46，以促进这一传送。电路36也被选择性地启用，从而将放大器64的非反相输出信号(OTp)传送至电路44，并且电路44被选择性地启用，从而将该非反相输出(OTp)信号传送至电路50的反相输入。因而，开关39被选择性地启用并且开关40被选择性地禁用，开关47被选择性地启用并且开关48被选择性地禁用，以促进向电路50的反相输入的传送。
缓冲器35还被配置为选择性地启用电路52，从而将来自输入27的反相输入信号(INn)传送至电路58的反相输入。因而，开关55被缓冲器35选择性地启用并且开关56被缓冲器35选择性地禁用，以促进这一传送。此外，电路36被选择性地启用，以将反相输出(OTn)信号传送至电路52，并且电路52被选择性地启用，以将反相输出(OTn)信号传送至电路58的非反相输入。因而，开关41被选择性地启用并且开关42被选择性地禁用，开关53被选择性地启用并且开关54被选择性地禁用，以促进向电路58的非反相输入的传送。
电路50接收非反相输入信号(INp)和非反相输出信号(OTp)，并形成差分输出信号51。电路58接收反相输入信号(INn)和反相输出信号(OTn)，并形成差分输出信号59。加法器61从电路50接收输出信号51的非反相部分并且从电路58接收输出信号59的非反相部分，将两个信号加到一起，并将所得信号施加至电路64的非反相输入。类似地，加法器62从电路50接收输出信号51的反相部分并且从电路58接收输出信号59的反相部分，将两个信号加到一起，并将所得信号施加到电路64的反相输入。
在相位I期间，电路71接收正输入(INp)信号并从电路64接收与电路50接收的相同的信号，并且形成差分输出信号。电路72接收反相输入(INn)信号并从电路64接收与电路58接收的相同的信号，并且形成另一差分输出信号。在实施方案中，电路72在相位I期间接收与电路58接收的相反极性的信号并且电路71在相位II期间接收与电路50接收的相反极性的信号。加法器73接收来自电路71和电路72的输出信号的非反相部分，将它们加到一起，并形成第一结果信号；加法器74接收来自电路71和电路72的输出信号的反相部分，将它们加到一起，并且形成第二结果信号。减法器75接收两个结果信号，使它们相减，以形成共模控制信号76。一个实施方案可以包括减法器75从来自加法器74的第二结果信号中减去来自加法器73的第一结果信号，以形成信号76。信号76是用于调节来自电路64的共模电压的控制信号。
参见示出了相位II的实施方案的示例的图3，缓冲器35被配置为选择性地启用电路44，从而将来自输入26的非反相输入(INp)信号传送至电路50的反相输入。因而，缓冲器35被配置为选择性地禁用开关45并启用开关46以促进这一传送。而且，电路36被选择性地启用，以将反相输出(OTn)信号传送至电路44，并且电路44被选择性地启用，以将反相输出(OTn)信号传送至电路50的非反相输入。因而，开关42被选择性地启用并且开关41被选择性地禁用，同时开关47被选择性地禁用并且开关48被选择性地启用，以促进向电路50的非反相输入的传送。
缓冲器35还被配置为选择性地启用电路52，从而将来自输入27的反相输入(INn)信号传送至电路58的非反相输入。因而，开关56被选择性地启用并且开关55被选择性地禁用，以促进这一传送。此外，电路36被选择性地启用，以将非反相输出(OTp)信号传送至电路52，并且电路52被选择性地启用，以将非反相输出信号传送至电路58的反相输入。因而，开关40被选择性地启用并且开关39被选择性地禁用，开关54被选择性地启用并且开关53被选择性地禁用，以促进向电路58的反相输入的传送。
电路50接收非反相输入(INp)信号和反相输出(OTn)信号，并形成差分输出信号51。电路58接收反相输入(INn)信号和非反相输出(OTp)信号，并形成差分输出信号59。与前面一样，加法器61接收来自相应的电路50和电路58的输出信号51和输出信号59的非反相部分，将两个信号相加到一起，并且将所得信号施加到电路64的非反相输出。加法器62从相应的电路50和电路58接收输出信号51和输出信号59的反相部分，将两个信号加到一起，并将所得信号施加到电路64的反相输入。加法器61和加法器62有助于合并两个差分信号，以形成一个可以作为对放大器64的输入的差分信号。加法器61和加法器62还有助于在缓冲器35内部将信号加到一起，并且还能够避免使用外部电阻器。加法器61和加法器62的实施方案形成稳定电流，该稳定电流被加到进入放大器64的电流上或者被从进入放大器64的电流中减去。
在相位II期间，电路71接收正输入(INp)信号并从电路64接收与电路50接收的相同的信号，并且形成差分输出信号。电路72接收反相输入(INn)信号并从电路64接收与电路58接收的相同的信号，并且形成另一差分输出信号。加法器73接收来自电路71和电路72的输出信号的非反相部分，将它们加到一起，并形成第一结果信号；加法器74接收来自电路71和电路72的输出信号的反相部分，将它们加到一起，并且形成第二结果信号。减法器75接收两个结果信号，使它们相减，以形成共模信号76。
从针对图2至图3的电路配置解释的操作可以看出，由于通过开关36、44和52提供的斩波配置、以及基本上统一的增益并且交替地共模调节电路70的原因，来自电路64的差分输出信号或者交替地来自电路36的反馈信号是基本上与在输入26和输入27之间接收的差分输入信号相同的值。因此，缓冲器35基本上不会干扰或影响差分输入信号的值。诸如，例如，在从相位I向相位II转换(或反之)期间，不会导致输入信号的值发生显著变化。由于输入信号不受干扰，因此极大缩短了差分输出信号稳定至正确值所需的时间。影响输入信号的输出信号的状况有时被称为“回踢”。
另外，缓冲器35交替地将非反相输出(OTp)信号和反相输出(OTn)信号与非反相输入(INp)信号和反相输入(INn)信号进行比较。因此，本领域的技术人员将会理解，该操作补偿了缓冲器35可能引入的任何偏移，并且基本上消除了由非反相输出(OTp)信号和反相输出(OTn)信号形成的差分输出信号的偏移。一个实施方案可以包括只有轻微干扰可以被引入到差分输入信号当中，诸如例如，其归因于电路50和电路58中的偏移。然而，干扰值显著小于偏移的值，因为其在电容器21和电容器24的电容以及电路50和电路58的输入的寄生输入电容之间受到了电容式分割。由于电容器21和电容器24的电容远远大于电路50和电容58的寄生输入电容，因此耦合至差分输入信号的信号基本上是忽略不计的。因此，甚至进一步缩短了稳定时间。
另外，由于缩短了稳定时间，因而能够针对电容器21和电容器24的给定值提高用于选择性地操作开关36、开关44和开关52的频率。例如，在一个实施方案中，用于相位I和相位II操作的斩波频率大于低通滤波器20(图1)的截止频率。针对低通滤波器的给定截止频率使用更高的斩波频率使得更多的固有噪声被从差分缓冲器去除。此外，对于给定的斩波频率，可以使用较低的截止频率，从而使得外来噪声的过滤得到改善。
为了有助于提供本文描述的功能，输入26被公共连接到电路44的第一输入和电路71的非反相输入。一个实施方案可以包括将输入26配置为耦接至第一RC滤波器，其中，输入26可以被配置为公共耦接至第一电容器21的第一端子和第一电阻器22的第一端子。电阻器22的第二端子可以被耦接为接收差分信号的第一部分。例如，电容器21的第二端子可以耦接至公共参考电压，诸如，地。电路44的第一输入公共连接至开关45的第一端子和开关46的第一端子。开关45的第二端子公共连接至开关48的第一端子和电路50的非反相输入。电路50的反相输入公共连接至开关46的第二端子和开关47的第一端子。开关47的第二端子公共连接至开关48的第二端子、电路70的反相输入和节点37。节点37公共连接至开关39的第一端子和开关42的第一端子。输入27公共连接至电路72的非反相输入、开关56的第一端子和开关55的第一端子。一个实施方案可以包括将输入27配置为耦接至第二RC滤波器，其中，输入27可以被配置为公共耦接至第二电容器24的第一端子和第二电阻器23的第一端子。电阻器23的第二端子可以被耦接为接收差分信号的第二部分。例如，电容器24的第二端子可以耦接至公共参考电压，诸如，地。开关55的第二端子公共连接至开关54的第一端子和电路58的反相输入。开关56的第二端子可以公共连接至电路58的非反相输入和开关53的第一端子。开关53的第二端子公共连接至开关54的第二端子和节点38。节点38公共连接至电路72的反相输入、开关41的第一端子和开关40的第一端子。电路50的非反相输出连接至加法器61的第一输入，并且电路50的反相输出连接至加法器62的第一输入。加法器62的第二输入连接至电路58的反相输出。加法器61的第二输入连接至电路58的非反相输出。加法器61的输出连接至电路64的非反相输入，并且加法器62的输出连接至电路64的反相输入。电路64的非反相输出公共连接至输出65、开关39的第二端子和开关40的第二端子。电路64的反相输出公共连接至输出66、开关42的第二端子和开关41的第二端子。电路71具有连接至加法器73的第一输入的非反相输出，并且具有连接至加法器74的第一输入的反相输出。电路72具有连接至加法器73的第二输入端子的非反相输出，并且具有连接至加法器74的第二输入端子的反相输出。加法器74具有连接至减法器75的第一输入的输出，减法器75具有连接至加法器73的输出的第二输入。减法器75的输出连接至放大器64的共模控制输入。
图4示意性地示出了差分放大器80的实施方案的部分的示例，该实施方案可以具有可作为电路50、58、64或者71-72(图2至图3)中的任何一者的备选实施方案的实施方案。放大器80包括被配置成差分对的晶体管81和晶体管82。公共电流源83被配置为传导流经晶体管81和晶体管82的电流的和。电流源84被连接为形成流经晶体管81的偏置电流，并且电流源85被连接为形成流经晶体管82的偏置电流。
放大器80的实施方案可以任选地包括：源84和源85可以是可变电流源。例如，电流源84和电流源85可以被配置为响应于来自电路70(图2至图3)的共模信号76改变提供给晶体管81和82的偏置电流的量。本领域的技术人员将认识到，电路50、58、64或者71-72(图2至图3)可以具有除了放大器80的实施方案之外的其他实施方案。
为了有助于提供本文描述的功能，晶体管81的栅极可以被连接为接收差分输入信号(诸如例如，由电路50、58、64或者71-72接收的信号)的非反相部分，并且晶体管82的栅极可以被配置为接收该差分输入信号的反相部分。晶体管81的源极可以公共连接至晶体管82的源极和电流源83的第一端子。源83的第二端子可以连接至公共返回电压，诸如例如地参考电压。晶体管81的漏极可以公共连接至电路80的反相输出和电流源84的第一端子。电流源84的第二端子可以公共连接至电流源85的第一端子以及用于这些电路的操作电压或操作电力源(诸如例如，电源电压)。电流源85的第二端子可以公共连接至晶体管82的漏极和电路80的非反相输出。电流源84可以任选地具有任选的控制输入，该控制输入被公共地连接至电流源85的任选控制输入以及被连接为接收信号76。
图5示出了形成在半导体裸片91上的半导体器件或集成电路90的实施方案的部分的放大平面图。在实施方案中，缓冲器30或缓冲器35或者通道18可以形成于裸片91上。裸片91还可以包括为了简化附图而未在图5中示出的其他电路。可以通过本领域的技术人员公知的半导体制造技术将器件或集成电路90形成于裸片91上。
根据所有前述内容，本领域的技术人员应当认识到，差分缓冲器的实施方案的一个示例可以包括：
第一差分输入放大器(诸如例如，放大器50)，其被配置为既接收差分输入信号的非反相部分(诸如例如，信号INp)又接收第一开关信号，并且形成包括第一非反相输出和第一反相输出的输出信号；
第二差分输入放大器(诸如例如，放大器58)，其被配置为既接收该差分输入信号的反相部分(诸如例如，信号INn)又接收第二开关信号，并且形成包括第二非反相输出和第二反相输出的另一输出信号；
输出放大器(诸如例如，放大器64)，其具有被耦接为接收表示第一非反相输出和第二非反相输出的和的第一信号的非反相输入，该输出放大器具有被耦接为接收表示第一反相输出和第二反相输出的和的第二信号的反相输入，该输出放大器被配置为响应于第一信号和第二信号形成差分输出信号，其中，该差分输出信号包括非反相输出信号和反相输出信号；
反馈斩波开关(诸如例如，电路36)，其被配置为接收非反相输出信号和反相输出信号；
正输入斩波开关(诸如例如，电路44)，其被配置为选择性地在第一时间间隔内将第一开关信号形成为非反相输出信号或反相输出信号之一，并且选择性地在第二时间间隔内将第一开关信号形成为非反相输出信号或反相输出信号中的不同的一个；和
负输入斩波开关(诸如例如，电路52)，其被配置为选择性地在第一时间间隔内将第二开关信号形成为非反相输出信号或反相输出信号中与在第一间隔内第一开关信号被用作的相反的那个，并且选择性地在第二时间间隔内将第二开关信号形成为非反相输出信号或反相输出信号中的与在第二时间间隔内第一开关信号被用作的相反的那个。
该差分缓冲器的实施方案可以包括：正输入斩波开关，其可以具有被配置为接收差分输入信号的非反相部分的第一输入，并且具有连接至反馈斩波开关的第一输出以接收来自反馈斩波开关的第一开关信号的第二输入。
在实施方案中，负输入斩波开关可以具有被配置为接收差分输入信号的反相部分的第一输入，并且可以具有连接至反馈斩波开关的第二输出以接收第二开关信号的第二输入。
一个实施方案可以包括：反馈斩波开关，其可以具有连接至输出放大器的非反相输出的第一输入，并且可以具有连接至输出放大器的反相输出的第二输入。
另一实施方案可以包括第一加法器，该第一加法器具有连接至第一差分输入放大器的第一非反相输出的第一输入，连接至第二差分放大器的第二非反相输出的第二输入以及连接至输出放大器的非反相输入的输出。
一个实施方案可以包括第二加法器，该第二加法器具有连接至第一差分输入放大器的第一反相输出的第一输入，连接至第二差分输入放大器的第二反相输出的第二输入以及连接至输出放大器的反相输入的输出。
在实施方案中，正输入斩波开关可以在第一时间间隔期间接收来自反馈斩波开关的非反相输出信号，并且可以在第二时间间隔期间接收来自反馈斩波开关的反相输出信号。
一个实施方案可以包括：负输入斩波开关，其可以在第一时间间隔期间接收来自反馈斩波开关的反相输出信号，并且可以在第二时间间隔期间接收来自反馈斩波开关的非反相输出信号。
一个实施方案可以包括：正输入斩波开关，其具有直接连接至第一差分输入放大器的第一输入的第一输出，具有直接连接至第一差分输入放大器的第二输入的第二输出，并且不连接至第二差分输入放大器。
另一个实施方案可以包括：负输入斩波开关，其可以具有直接连接至第二差分输入放大器的第一输入的第一输出，可以具有直接连接至第二差分输入放大器的第二输入的第二输出，并且可以不连接至第一差分输入放大器。
本领域的技术人员还将认识到，具有差分缓冲器的半导体器件的实施方案的示例包括：
具有第一输入和第二输入的第一输入级(诸如例如，电路50)；
具有第三输入和第四输入的第二输入级(诸如例如，电路58)；
输出级(诸如例如，电路64)，其被配置为接收来自第一输入级和第二输入级两者的信号并且作为响应形成非反相输出信号(诸如例如，信号OTp)和反相输出信号(诸如例如，信号OTn)；
反馈开关(诸如例如，电路36)，其被配置为接收非反相输出信号和反相输出信号，该反馈开关被配置为在第一时间间隔内和第二时间间隔内交替地将非反相输出信号或反相输出信号之一作为第一开关信号施加至第一输出(诸如例如，节点37)，该反馈开关被配置为交替地在第一时间间隔内和第二时间间隔内将非反相输出信号或反相输出信号中的相反的一个作为第二开关信号施加至第二输出(诸如例如，节点38)；
第一开关(诸如例如，电路44)，其被配置为接收差分输入信号的非反相部分(诸如例如，信号INp)，该第一开关被配置为在第一时间间隔和第二时间间隔内将第一信号和差分输入信号的非反相部分施加到第一输入级(诸如例如，电路44)；和
第二开关(诸如例如，电路52)，其被配置为接收差分输入信号的反相部分(诸如例如，信号INn)，该第二开关被配置为在第一时间间隔和第二时间间隔内将第二开关信号和差分输入信号的反相部分施加到第二输入级(58)。
在实施方案中，半导体器件还可以包括被配置为接收第一输入级的非反相输出和第二输入级的非反相输出的和的非反相输入，该输出级还包括被配置为接收第一输入级的反相输出和第二输入级的反相输出的和的反相输入。
另一个实施方案可以包括：第一输入级，其不接收差分输入信号的反相部分。
一个实施方案可以包括：第一输入级，其在第一时间间隔内在第一输入上接收来自第一开关的差分输入信号的非反相部分，并且在第二时间间隔内在第二输入上接收来自第一开关的差分输入信号的非反相部分。
本领域的技术人员还将认识到，形成差分缓冲器的方法的实施方案的示例可以包括：
将第一输入级(诸如例如，电路50)配置为在第一时间间隔内接收输出级的非反相输出(诸如例如，信号OTp)或者输出级的反相输出(诸如例如，信号OTn)中的第一个，并且在第二时间间隔内接收非反相输出或反相输出中的相反的那个，其中，第一输入级在第一时间间隔内和在第二时间间隔内接收差分输入信号的非反相部分(诸如例如，信号INp)；以及
将第二输入级(诸如例如，电路58)配置为在第一时间间隔内接收非反相输出或者反相输出中的相反的那个，并且在第二时间间隔内接收非反相输出或反相输出中的第一个，其中，第二输入级在第一时间间隔内和在第二时间间隔内接收差分输入信号的反相部分。
该方法的实施方案还可以包括将反馈开关(诸如例如，电路36)配置为接收非反相输出和反相输出，并且在第一时间间隔(诸如例如，相位I)期间将非反相输出或反相输出中的第一个传送至第一输入级，并且在第一时间间隔期间将非反相输出或反相输出中的相反的那个传送至第二输入级。
该方法还可以具有一个实施方案，该实施方案可以包括：将反馈开关配置为在第二时间间隔(诸如例如，相位II)期间将非反相输出或反相输出中的相反的那个传送至第一输入级，并且在第二时间间隔期间将非反相输出或反相输出中的第一个传送至第二输入级。
一个实施方案可以包括：将第一开关(诸如例如，电路44)配置为在第一时间间隔和第二时间间隔两者期间将差分输入信号的非反相部分施加至第一输入级，同时在第一时间间隔期间将非反相输出施加到第一输入级，并且在第二时间间隔期间将反相输出施加到该输入级。
一个实施方案可以包括：将输出级配置为在第一时间间隔和第二时间间隔内在第一输入上同时接收来自第一输入级和第二输入级的输出。
另一个实施方案可以包括：将差分缓冲器配置为使得RC滤波器居于其前，其中，RC滤波器的截止频率小于差分缓冲器的斩波频率。
本领域的技术人员还将认识到，形成差分缓冲器的方法的实施方案的示例可以包括：
将差分缓冲器配置成按照斩波频率操作的斩波缓冲器；
将RC滤波器耦接为处于该差分缓冲器之前，其中，RC滤波器的截止频率低于斩波频率。
另一个实施方案可以包括：将输出级配置为在没有斩波开关插置在第一输入级的输出和该输出级的输入之间的情况下接收来自第一输入级和来自第二输入级的信号。
鉴于上述全部内容，很明显公开了一种新颖的器件和方法。除其他特征之外，还包括形成了一种具有缩短的稳定时间的差分缓冲器。该差分缓冲器包括第一输入级，该第一输入级将输入信号的非反相部分交替地与输出的非反相部分以及与输出的反相部分进行比较。该差分缓冲器还包括第二输入级，该第二输入级将输入信号的反相部分交替地与输出信号的反相部分和输出信号的非反相部分进行比较。一个实施方案包括反馈斩波开关，该反馈斩波开关将输出信号的非反相部分和输出信号的反相部分传送至第一输入级和第二输入级。该差分缓冲器的一个实施方案被形成为使得两个输入级的输出和输出放大器级的输入之间不存在斩波器级。
虽然通过特定优选的实施方案和示例性实施方案描述了本说明书的主题，但本说明书的前述附图和描述仅仅描绘了主题的实施方案的典型和非限制性示例，因此并不将前述附图和描述视为限制其范围，对本领域技术人员而言，许多备选方案和变型都将是显而易见的。
如下文的诸项权利要求所反映，本发明的各方面具有的特征可少于前文公开的单个实施方案的所有特征。所以，下文表述的诸项权利要求特此明确地并入附图说明中，并且每项权利要求本身都代表本发明的独立实施方案。此外，尽管本文描述的一些实施方案包含其他实施方案中包含的一些特征，却未包含其中包含的其他特征，但本领域技术人员应当理解，不同实施方案的特征的组合意在属于本发明的范围，而且意在形成不同的实施方案。

Claims (10)

1.一种差分缓冲器，包括：
第一差分输入放大器，所述第一差分输入放大器被配置为既接收差分输入信号的非反相部分又接收第一开关信号，并且形成包括第一非反相输出和第一反相输出的输出信号；
第二差分输入放大器，所述第二差分输入放大器被配置为既接收所述差分输入信号的反相部分又接收第二开关信号，并且形成包括第二非反相输出和第二反相输出的另一输出信号；
输出放大器，所述输出放大器具有被耦接为接收表示所述第一非反相输出和所述第二非反相输出的和的第一信号的非反相输入，所述输出放大器具有被耦接为接收表示所述第一反相输出和所述第二反相输出的和的第二信号的反相输入，所述输出放大器被配置为响应于所述第一信号和所述第二信号形成差分输出信号，其中，所述差分输出信号包括非反相输出信号和反相输出信号；
反馈斩波开关，所述反馈斩波开关被配置为接收所述非反相输出信号和所述反相输出信号；
正输入斩波开关，所述正输入斩波开关被配置为选择性地在第一时间间隔内将所述第一开关信号形成为所述非反相输出信号或所述反相输出信号中的一个，并且选择性地在第二时间间隔内将所述第一开关信号形成为所述非反相输出信号或所述反相输出信号中的不同的一个；和
负输入斩波开关，所述负输入斩波开关被配置为选择性地在所述第一时间间隔内将所述第二开关信号形成为所述非反相输出信号或所述反相输出信号中的与在所述第一间隔内所述第一开关信号被用作的相反的那个，并且选择性地在第二时间间隔内将所述第二开关信号形成为所述非反相输出信号或所述反相输出信号中的与在所述第二时间间隔内所述第一开关信号被用作的相反的那个。
2.根据权利要求1所述的差分缓冲器，进一步包括第一加法器，所述
第一加法器具有连接至所述第一差分输入放大器的所述第一非反相输出的第一输入，连接至所述第二差分放大器的所述第二非反相输出的第二输入以及连接至所述输出放大器的所述非反相输入的输出；以及
第二加法器，所述第二加法器具有连接至所述第一差分输入放大器的所述第一反相输出的第一输入，连接至所述第二差分输入放大器的所述第二反相输出的第二输入以及连接至所述输出放大器的所述反相输入的输出。
3.根据权利要求1所述的差分缓冲器，其中，所述正输入斩波开关具有直接连接至所述第一差分输入放大器的第一输入的第一输出，具有直接连接至所述第一差分输入放大器的第二输入的第二输出，并且不连接至所述第二差分输入放大器；并且
其中，所述负输入斩波开关具有直接连接至所述第二差分输入放大器的第一输入的第一输出，具有直接连接至所述第二差分输入放大器的第二输入的第二输出，并且不连接至所述第一差分输入放大器。
4.一种具有差分缓冲器的半导体器件，包括：
第一输入级，所述第一输入级具有第一输入和第二输入；
第二输入级，所述第二输入级具有第三输入和第四输入；
输出级，所述输出级被配置为接收来自所述第一输入级和所述第二输入级两者的信号并且作为响应形成非反相输出信号和反相输出信号；
反馈开关，所述反馈开关被配置为接收所述非反相输出信号和所述反相输出信号，所述反馈开关被配置为在第一时间间隔内和第二时间间隔内交替地将所述非反相输出信号或所述反相输出信号中的一个作为第一开关信号施加至第一输出，所述反馈开关被配置为交替地在所述第一时间间隔内和所述第二时间间隔内将所述非反相输出信号或所述反相输出信号中的相反的一个作为第二开关信号施加至第二输出；
第一开关，所述第一开关被配置为接收差分输入信号的非反相部分，所述第一开关被配置为在所述第一时间间隔和所述第二时间间隔内将所述第一信号和所述差分输入信号的所述非反相部分施加到所述第一输入级；以及
第二开关，所述第二开关被配置为接收所述差分输入信号的反相部分，所述第二开关被配置为在所述第一时间间隔和所述第二时间间隔内将所述第二开关信号和所述差分输入信号的所述反相部分施加到所述第二输入级。
5.根据权利要求4所述的半导体器件，其中，所述输出级包括被配置为接收所述第一输入级的非反相输出和所述第二输入级的非反相输出的和的非反相输入，所述输出级还包括被配置为接收所述第一输入级的反相输出和所述第二输入级的反相输出的和的反相输入。
6.根据权利要求4所述的半导体器件，其中，所述第一输入级不接收所述差分输入信号的所述反相部分。
7.根据权利要求4所述的半导体器件，其中，所述第一输入级在所述第一时间间隔内在所述第一输入上接收来自所述第一开关的所述差分输入信号的所述非反相部分，并且在所述第二时间间隔内在所述第二输入上接收来自所述第一开关的所述差分输入信号的所述非反相部分。
8.一种形成差分缓冲器的方法，包括：
将所述差分缓冲器配置成按照斩波频率操作的斩波差分缓冲器；以及
将RC滤波器耦接为处于所述斩波差分缓冲器之前，其中，所述RC滤波器的截止频率低于所述斩波频率。
9.根据权利要求8所述的方法，进一步包括将第一输入级配置为在第一时间间隔内接收输出级的非反相输出或所述输出级的反相输出中的第一个，并且在第二时间间隔内接收所述非反相输出或所述反相输出中的相反的那个，其中，所述第一输入级在所述第一时间间隔内和在所述第二时间间隔内接收差分输入信号的非反相部分；以及
将第二输入级配置为在所述第一时间间隔内接收所述非反相输出或者所述反相输出中的所述相反的那个，并且在所述第二时间间隔内接收所述非反相输出或所述反相输出中的所述第一个，其中，所述第二输入级在所述第一时间间隔内和在所述第二时间间隔内接收所述差分输入信号的反相部分。
10.根据权利要求9所述的方法，进一步包括将反馈开关配置为接收所述非反相输出和所述反相输出，并且在所述第一时间间隔期间将所述非反相输出或所述反相输出中的所述第一个传送至所述第一输入级，并且在所述第一时间间隔期间将所述非反相输出或所述反相输出中的所述相反的那个传送至所述第二输入级；以及
将所述反馈开关配置为在第二时间间隔期间将所述非反相输出或所述反相输出中的所述相反的那个传送至所述第一输入级，并且在所述第二时间间隔期间将所述非反相输出或所述反相输出中的所述第一个传送至所述第二输入级。
CN202010011870.4A 2019-02-15 2020-01-07 形成半导体器件及其结构的方法 Pending CN111585529A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962806524P 2019-02-15 2019-02-15
US62/806,524 2019-02-15
US16/419,506 US10958226B2 (en) 2019-02-15 2019-05-22 Method of forming a semiconductor device and structure therefor
US16/419,506 2019-05-22

Publications (1)

Publication Number Publication Date
CN111585529A true CN111585529A (zh) 2020-08-25

Family

ID=72043700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010011870.4A Pending CN111585529A (zh) 2019-02-15 2020-01-07 形成半导体器件及其结构的方法

Country Status (2)

Country Link
US (1) US10958226B2 (zh)
CN (1) CN111585529A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950934B1 (en) * 2019-06-21 2024-04-09 Verily Life Sciences Llc Input boosting for chopped neural recording systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927717B1 (en) 2004-02-12 2005-08-09 Linear Technology Corporation Buffered oversampling analog-to-digital converter with improved DC offset performance
US7292095B2 (en) 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
US7724080B2 (en) 2008-06-11 2010-05-25 Intersil Americas Inc. Chopper stabilized amplifier
US8179195B1 (en) 2011-01-24 2012-05-15 Maxim Integrated Products, Inc. Current-feedback instrumentation amplifiers
US8456233B2 (en) 2011-11-04 2013-06-04 Himax Technologies Limited Chopper
US9391571B2 (en) 2014-01-20 2016-07-12 Semiconductor Components Industries, Llc Chopper-stabilized amplifier and method therefor
US9190961B1 (en) * 2014-04-29 2015-11-17 Hong Kong Applied Science & Technology Research Institute Company, Limited Digitally-programmable gain amplifier with direct-charge transfer and offset cancellation
US9634617B2 (en) * 2014-07-02 2017-04-25 Texas Instruments Incorporated Multistage amplifier circuit with improved settling time
US9960741B2 (en) * 2016-06-27 2018-05-01 Dialog Semiconductor (Uk) Limited High frequency common mode rejection technique for large dynamic common mode signals

Also Published As

Publication number Publication date
US20200266782A1 (en) 2020-08-20
US10958226B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
US7821333B2 (en) High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
EP0663719B1 (en) Analog filter circuit and semiconductor integrated circuit device using the same
US7310016B2 (en) Chopper-stabilized operational amplifier and method
US7671677B2 (en) Current sense amplifier with extended common mode voltage range
US7339402B2 (en) Differential amplifier with over-voltage protection and method
US20080246543A1 (en) Common mode feedback for large output swing and low differential error
US7295070B2 (en) Flip around switched capacitor amplifier
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
WO2019144790A1 (zh) 运算放大器和芯片
EP0275079A2 (en) Amplifying circuit
CN105871344B (zh) 轨至轨放大器的装置及系统
KR101887156B1 (ko) 로우 스위칭 에러, 소형 커패시터들, 오토 제로 오프셋 버퍼 증폭기
US3956708A (en) MOSFET comparator
KR102337948B1 (ko) 완전 차동 증폭기의 공통 모드 피드백의 폴 스플릿 및 피드포워드 커패시터
CN110601663A (zh) 具有电流反馈放大器特性的高速电压反馈放大器
KR100508062B1 (ko) 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기
US6642788B1 (en) Differential cascode amplifier
US7786799B2 (en) Trimming technique for high voltage amplifiers using floating low voltage structures
CN111585529A (zh) 形成半导体器件及其结构的方法
CN102647163B (zh) 可变增益放大电路
CN115118237A (zh) 全差分运算放大器和全差分运算放大器电路
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
Vieru et al. Inverter-based ultra low voltage differential amplifiers
US7956690B2 (en) Operational amplification circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination