CN111540742A - 一种新型铁电拓扑畴存储单元的制备方法 - Google Patents

一种新型铁电拓扑畴存储单元的制备方法 Download PDF

Info

Publication number
CN111540742A
CN111540742A CN202010281515.9A CN202010281515A CN111540742A CN 111540742 A CN111540742 A CN 111540742A CN 202010281515 A CN202010281515 A CN 202010281515A CN 111540742 A CN111540742 A CN 111540742A
Authority
CN
China
Prior art keywords
bfo
gold
memory cell
plating layer
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010281515.9A
Other languages
English (en)
Inventor
高兴森
杨文达
陈超
田国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202010281515.9A priority Critical patent/CN111540742A/zh
Publication of CN111540742A publication Critical patent/CN111540742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

一种新型铁电拓扑畴存储单元的制备方法，包括以下步骤：S1：采用脉冲激光沉积法在(001)方向的STO(SrTiO3)单晶衬底上沉积一层BFO(BiFeO3)薄膜；S2：采用热蒸镀法在BFO薄膜表面上沉积一层金镀层，制得铁电材料；S3：存储单元的制备：采用导电原子力显微镜(PFM)探针在S2所述的金镀层表面进行刮擦，刮去局部金镀层，露出BFO区域，将BFO区域外周的金接地作为金电极，BFO区域中心作为BFO电极，制得存储单元；S4：存储单元的调控：通过向BFO电极施加点电压诱导BFO区域形成中心汇聚畴或中心发散畴。相比于现有技术，本发明制得一种方便调控、稳定性高的拓扑畴，能够实现高密度存储。

Description

一种新型铁电拓扑畴存储单元的制备方法
技术领域
本发明涉及铁电材料技术领域，特别是涉及一种新型铁电拓扑畴存储单元的制备方法。
背景技术
在大数据时代的背景下，传统半导体芯片尺寸已经接近量子极限，难以进一步发展，这推动了人们探寻新型半导体电子材料体系下的存储器件以满足人类日益增长的存储需求。其中，铁电材料体系下的铁电存储器是一种新型存储器。在铁电材料中，铁电畴壁作为一种超薄的异质结存在着很多新颖的物性，如其具有较好的导电性、容易被人为擦除与产生等，故而以畴壁调控来实现数据存储能够极大提升存储密度、缩短响应时间、降低系统能耗。
近年来，随着人们对存储器件的存储能力的要求不断提高，实现纳米尺度下的有序高密度铁电畴壁调控以提升储存器密度显得至关重要。拓扑畴结构因其高稳定性、小尺寸等特点，而能够避免其被调控场以外的其他外场所破坏、减小存储器的体积。目前，铁电畴壁存储器发展方向主要分为面内、面外两类。对于面内器件，主要是通在铁电薄膜表面的一对电极施加平行电场，诱导电极间的铁电薄膜在面内形成导电畴壁，而通过施加反向电场又可以擦除此畴壁，其开关比可达100倍以上，故而可以通过电场来往复调控电极间的导电性，用于数据的读取。但此方法所需的器件单元尺寸较大，且重复调控获得的导电畴壁的尺寸和位置有所差异，稳定性不够高，因此产业化应用较为困难。而对于面外器件，其原理是通过自组装或者微纳米制造手段制备出具有上下电极的铁电纳米岛，其纳米岛的极化相互独立，且能够被外加电场所单独调控。通过施加电场诱导纳米岛产生面外方向的导电畴壁，而施加反向电场则可以擦除此导电畴壁，利用面外导电性的差异来实现对数据的读取。但单个纳米岛在性能上的尺寸极限尚不明确，在未来集成化高密度器件中存在局限。
因此，有必要制备一种方便调控、稳定性高的拓扑畴，能够实现高密度存储，以满足人们对存储器件的需求。
发明内容
基于此，本发明的目的在于，提供一种新型铁电拓扑畴存储单元的制备方法，制得一种方便调控、稳定性高的拓扑畴存储单元，能够实现高密度存储。
本发明所采用的技术方案是：一种新型铁电拓扑畴存储单元的制备方法，包括以下步骤：
S1：采用脉冲激光沉积法在(001)方向的STO(SrTiO3)单晶衬底上沉积一层BFO(BiFeO3)薄膜；
S2：采用热蒸镀法在BFO薄膜表面上沉积一层金镀层，制得铁电材料；
S3：存储单元的制备：采用导电原子力显微镜(PFM)探针在S2所述的金镀层表面进行刮擦，刮去局部金镀层，露出BFO区域，将BFO区域外周的金接地作为金电极，BFO区域中心作为BFO电极，制得存储单元；
S4：存储单元的调控：通过向BFO电极施加点电压诱导BFO区域形成中心汇聚畴或中心发散畴。
相比于现有技术，本发明通过脉冲激光沉积法制备菱方相BFO(BiFeO3)薄膜，获得的BFO薄膜表面平整、无杂相，其面外极化方向为单畴，面内极化方向为71°畴。通过热蒸镀法，在BFO薄膜表面上制得一层致密平整的金镀层，此法形成的金镀层作为面内电极具有良好的导电性，并能够被PFM探针刮除。另外，通过金电极接地以及BFO电极连接偏压闸，并通过在BFO电极施加点电压诱导得到中心型拓扑畴或中心汇聚畴，以改变BFO区域的导电性，将其作为存储数据的依据，其极化调控限于面内，所需矫顽电压较小，故而能耗较低。往复调控后存储单元的性能仍然保持稳定，并且不容易受外界电场干扰。由此，获得一种具有方便调控、稳定性高等特点的铁电拓扑畴，PFM探针能够实现纳米级的刮擦获得高密度的铁电存储材料，具有极高的应用前景。
进一步的，当存储单元为二维存储单元时，步骤S3具体为：采用导电原子力显微镜探针在S2所述的金镀层表面的若干个位置进行刮擦，刮去金镀层，露出若干个相互独立的BFO区域，将每一BFO区域外周的金相连并接地作为金电极，并将每一BFO区域的中心相连作为BFO电极，制得二维存储单元。通过二维单元的结构，不仅提升了存储密度，还能通过电极定位出存储单元的位置，实现单个存储单元的寻址读写。
进一步的，当存储单元为三维存储单元时，步骤S3具体为：采用导电原子力显微镜探针在S2所述的金镀层表面的若干个位置进行刮擦，刮去金镀层，露出若干个相互独立的BFO区域，将每一BFO区域外周的金相连并接地作为金电极，并将每一BFO区域的中心相连作为BFO电极，制得二维存储单元；将多个二维存储单元进行层状叠加设置，并将二维存储单元间的BFO电极相连，制得三维存储单元。通过三维存储单元的制备，不仅进一步提升了存储密度，还能通过电极定位出存储单元的位置，实现单个存储单元的寻址读写，满足微纳米电子器件产业化的需求。
进一步的，步骤S3中探针的参数为：针尖轨迹由中心螺旋向外，针尖运动速率为1μm-5μm/min，针尖的运动直径为50nm-300nm，针尖对样品表面施加的力为1μN-5μN。通过此参数设置，在不对BFO薄膜造成伤害的前提下，PFM探针从圆心点往外做半径越来越大的环绕圆周运动，BFO薄膜表面的金被刮掉，获得圆形的裸露BFO凹陷区域，其中心作为BFO电极；而刮掉的金在圆形凹陷区域外围堆积，形成略高于金镀层的环，作为环状金电极。
优选的，步骤S2所述的金镀层的厚度为10nm。金镀层具有良好的导电性，且此厚度的金镀层便于PFM探针进行后续的微纳米加工，制备纳米级存储单元。
进一步的，步骤S2中，在蒸镀过程中，金的沉积速率为2埃每秒。
进一步的，步骤S1所述的BFO薄膜的厚度为30nm。此厚度下，BFO薄膜的衬底应力得到较好释放，表现为均一的菱方相，同时表面较为平整，能够很好进行后续纳米结构的制备。
进一步的，步骤S1中，脉冲激光沉积法的制备参数为：能量为300mJ/cm3，脉冲频率为8Hz，温度为650℃，氧气压为10Pa。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为实施例1制得的BFO薄膜的XRD示意图；
图2为实施例1制得的镀金后的BFO薄膜的AFM形貌表征示意图；
图3为实施例1制得的二维存储单元的形貌示意图；
图4为实施例1制得的二维存储单元以及三维存储单元的结构示意图；
图5为实施例1制得的二维存储单元的调控示意图；
图6为实施例1制得的铁电材料的形貌以及导电性示意图；
图7为实施例1制得的单个存储单元畴结构以及对应的导电性示意图；
图8为实施例1制得的单个存储单元的读写过程示意图；
图9为实施例1制得的单个存储单元的开关比变化示意图；
图10为实施例1制得的单个存储单元的I-V示意图。
具体实施方式
实施例
本实施例的新型铁电拓扑畴存储单元的制备方法，具体地包括以下步骤：
S1：采用脉冲激光沉积法制备BFO薄膜：选择(001)方向的STO(SrTiO3)单晶衬底，用激光脉冲沉积法在衬底上沉积一层30nm厚的BFO(BiFeO3)薄膜(如图1所示)，脉冲激光沉积法的制备参数如下：
能量(mJ/cm<sup>3</sup>) 脉冲频率(Hz) 温度(℃) 氧气压(Pa)
300 8 650 10
S2：采用热蒸镀法在BFO薄膜表面上沉积一层金镀层：通过加热蒸发器中的金源，使其原子从表面气化逸出，形成蒸汽流入射到BFO薄膜表面，凝固形成固态金镀层，制得铁电材料(如图2所示)。其中，蒸镀过程中设置金的沉积速率为2埃每秒。
S3：制备存储单元：
单个存储单元的制备，具体步骤为：采用导电原子力显微镜(PFM)探针的接触模式，预先设置参数为：针尖轨迹由中心螺旋向外，针尖运动速率为1μm/min，针尖的运动最大直径为300nm，针尖对样品表面施加的力为1μN。PFM探针的针尖从圆心点往外做半径越来越大的环绕圆周运动，对铁电材料的金镀层表面进行刮擦，刮去金镀层，获得圆形的裸露BFO凹陷区域，将其中心作为BFO电极，连接偏压闸；而刮掉的金在凹陷区域外围堆积，形成略高于金镀层的环，作为环状金电极，将环状金电极接地，获得单个存储单元。
二维存储单元的制备，具体步骤为：采用导电原子力显微镜(PFM)探针的接触模式，预先设置参数为：针尖轨迹由中心螺旋向外，针尖运动速率为1μm/min，针尖的运动最大直径为300nm，针尖对样品表面施加的力为1μN。PFM探针的针尖从圆心点往外做半径越来越大的环绕圆周运动，对铁电材料的金镀层表面进行刮擦，刮去金镀层，获得圆形的裸露BFO凹陷区域，将其中心作为BFO电极；而刮掉的金在凹陷区域外围堆积，形成略高于金镀层的环，作为环状金电极。重复上述步骤，在3×3μm的区域上刮擦出3×3规则分布的9个BFO凹陷区域(如图3所示)，通过位线将每一BFO电极相连并连接偏压闸；通过字线将每一环状金电极相连并接地，获得二维存储单元(如图4所示)。
三维存储单元的制备，具体步骤为：采用上述方法制备3个二维存储单元，将其沿Z轴方向层状叠加设置，偏压闸上下贯穿以连通不同二维存储单元的BFO电极，制得三维存储单元(如图4所示)。
S4：存储单元的调控：以二维存储单元为例，偏压闸施加-4.0V偏压，电场由环状金电极指向BFO区域中心，形成中心汇聚畴，导电性良好的畴壁连通BFO电极与环状金电极，形成回路，此为写入“1”过程。偏压闸施加+4.0V偏压，电场由BFO区域中心指向环状金电极，形成中心发散畴，此态畴壁为不导电的尾对尾71°畴壁，BFO电极与环状金电极之间形成开路，此为写入“0”过程。由此，完成数据的存储。在对数据的读取过程中，通过位线与字线定位某一存储单元，并读取2.0V偏压下该存储单元的电流值判断其导电状态，获得该存储单元存储的数据为“0”或“1”，完成数据的定位读取。如图5所示，中心框住的5个存储单元为被调控区域，其余为对照区域，结果表明，二维存储结构可实现寻址存储数据。
另外，对于三维存储单元，其能够在Z轴与位线所在的平面线定位出字线所在的位置，进而判断出三维存储单元中某一存储单元的位置，从而实现对单个存储单元的数据读取与写入。其中，数据的读取与写入方法与二维存储单元相同，不再赘述。
调控及表征结果分析
一、压电响应力显微镜(PFM)表征：
压电响应力显微镜是在微观尺度下检测样品表面电致形变量的显微镜。该模式主要用于表征铁电材料的畴结构，其原理是检测样品在外加电场下由于逆压电效应所产生的机械形变。通过对导电针尖施加交流电压，使针尖下的局域被测试样品产生周期性形变，此形变使与针尖相连的悬臂发生扭曲，从而影响其反射的光学信号，此信号被光电二极管采集并由锁相放大器做后续分析，进而实现探测。通过测试样品在0°和90°摆放时的PFM信号，即可以重构出样品的三维铁电极化方向。
本发明采用50nN的力对样品形貌进行表征，如图6所示，被刮擦掉金层的铁电材料表面呈现凹陷的BFO区域；如图7所示，检测出BFO电极在偏压下形成的中心汇聚畴结构形貌以及中心发散畴结构形貌。
二、导电原子力显微镜(CAFM)表征：
导电原子力显微镜是读取样品微区导电性的显微镜，其原理是利用导电的AFM探针与样品接触作为顶电极，通过对样品底电极施加偏压，使电流流过样品，此隧道电流可以被显微镜内部的源表测得，在对样品做接触式形貌扫描的同时实时读取流经探针下区域的电流，从而分析样品在微纳米尺度的导电性。
参见图6，被刮擦掉金层的铁电材料表面凹陷的BFO区域不具有导电性，且能检测出71°条带畴。
参见图7，检测出BFO电极在偏压下形成的中心汇聚畴以及中心发散畴对应的导电性。
在本发明中，检测到中心汇聚畴是由两条垂直相交的电荷畴壁构成，畴壁处在2.0V的偏压下导电性良好，具有10nA的电流；中心发散畴是由两条垂直相交的尾对尾畴壁构成，此畴壁在2.0V偏压下电流仅为几个皮安，与中心汇聚畴的电荷畴壁具有1000倍以上的导电性差异。对单个存储单元进行循环调控模拟数据的读写过程，并检测其导电性，结果如图8所示。因此，利用这样的高低阻态的变化作为存储“0”和“1”，为未来的畴壁存储器件工业化提供了一种全新的思路。
另外，往复调控存储单元，使其在导电的中心汇聚畴和不导电的中心发散畴之间来回切换，其开关比达到了1000倍以上，并且能够在1000个调控循环中保持稳定(如图9所示)。
本发明制备得到的纳米存储单元通过拓扑中心畴的产生与擦除实现的阻变存储原理参见图10，在对样品施加大于5V的外置偏压情况下，其突然产生中心汇聚型拓扑畴，这一畴壁具有良好的类金属导电性，将针尖与电极相连，使之为导通态。而当对样品施加-4V的外置偏压后，样品的中心汇聚型拓扑畴变为中心发散型拓扑畴，其畴壁导电性大大降低，针尖与电极间为开路，故表现出非导通态。
相比于现有技术，本发明通过脉冲激光沉积法制备菱方相BFO(BiFeO3)薄膜，再通过热蒸镀法，在BFO薄膜表面上制得一层致密平整的金层，获得铁电材料。随后，采用导电原子力显微镜(PFM)探针在金镀层表面进行刮擦获得BFO电极与环状金电极，通过调控BFO区域其畴态而改变该存储单元的导电性，以此作为存储数据的依据。往复调控后存储单元的性能仍然保持稳定，并且不容易受外界电场干扰。
另外，通过二维存储单元以及三维存储单元的制备，提高了存储的密度，满足了未来微纳米电子器件产业化的需求。通过字线与位线以及偏压闸能够定位出存储单元的位置，从而实现单个存储单元的寻址读写，为铁电畴壁存储器的工业发展提供了新的思路。
本发明并不局限于上述实施方式，如果对本发明的各种改动或变形不脱离本发明的精神和范围，倘若这些改动和变形属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变形。

Claims (8)

1.一种新型铁电拓扑畴存储单元的制备方法，其特征在于，包括以下步骤：
S1：采用脉冲激光沉积法在(001)方向的STO单晶衬底上沉积一层BFO薄膜；
S2：采用热蒸镀法在BFO薄膜表面上沉积一层金镀层，制得铁电材料；
S3：存储单元的制备：采用导电原子力显微镜探针在S2所述的金镀层表面进行刮擦，刮去局部金镀层，露出BFO区域，将BFO区域外周的金接地作为金电极，BFO区域中心作为BFO电极，制得存储单元；
S4：存储单元的调控：通过向BFO电极施加点电压诱导BFO区域形成中心汇聚畴或中心发散畴。
2.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，当存储单元为二维存储单元时，步骤S3具体为：采用导电原子力显微镜探针在S2所述的金镀层表面的若干个位置进行刮擦，刮去金镀层，露出若干个相互独立的BFO区域，将每一BFO区域外周的金相连并接地作为金电极，并将每一BFO区域的中心相连作为BFO电极，制得二维存储单元。
3.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，当存储单元为三维存储单元时，步骤S3具体为：采用导电原子力显微镜探针在S2所述的金镀层表面的若干个位置进行刮擦，刮去金镀层，露出若干个相互独立的BFO区域，将每一BFO区域外周的金相连并接地作为金电极，并将每一BFO区域的中心相连作为BFO电极，制得二维存储单元；将多个二维存储单元进行层状叠加设置，并将二维存储单元间的BFO电极相连，制得三维存储单元。
4.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，步骤S3中探针的参数设置为：针尖轨迹由中心螺旋向外，针尖运动速率为1μm-5μm/min，针尖的运动直径为50nm-300nm，针尖对样品表面施加的力为1μN-5μN。
5.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，步骤S2所述的金镀层的厚度为10nm。
6.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，步骤S2中，在蒸镀过程中，金的沉积速率为2埃每秒。
7.根据权利要求1所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，步骤S1所述的BFO薄膜的厚度为30nm。
8.根据权利要求1-7任一项所述的新型铁电拓扑畴存储单元的制备方法，其特征在于，步骤S1中，脉冲激光沉积法的制备参数为：能量为300mJ/cm3，脉冲频率为8Hz，温度为650℃，氧气压为10Pa。
CN202010281515.9A 2020-04-10 2020-04-10 一种新型铁电拓扑畴存储单元的制备方法 Pending CN111540742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010281515.9A CN111540742A (zh) 2020-04-10 2020-04-10 一种新型铁电拓扑畴存储单元的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010281515.9A CN111540742A (zh) 2020-04-10 2020-04-10 一种新型铁电拓扑畴存储单元的制备方法

Publications (1)

Publication Number Publication Date
CN111540742A true CN111540742A (zh) 2020-08-14

Family

ID=71980428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010281515.9A Pending CN111540742A (zh) 2020-04-10 2020-04-10 一种新型铁电拓扑畴存储单元的制备方法

Country Status (1)

Country Link
CN (1) CN111540742A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112467025A (zh) * 2020-10-28 2021-03-09 淮阴工学院 一种利用针尖电场在铁电薄膜中构建周期性条带畴的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173097A1 (en) * 2001-05-03 2002-11-21 Eun-Seok Choi Fabricating ferroelectric memory device
CN1574356A (zh) * 2003-06-03 2005-02-02 日立环球储存科技荷兰有限公司 超低成本固态存储器
WO2014000880A1 (en) * 2012-06-25 2014-01-03 Johannes Frantti Ferroelectric memory device and manufacturing method thereof
CN104637948A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
CN104851928A (zh) * 2015-05-28 2015-08-19 重庆科技学院 一种太阳能电池结构
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法
CN109509753A (zh) * 2018-06-08 2019-03-22 清华大学 一种高密度无损读取的铁电畴壁存储器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173097A1 (en) * 2001-05-03 2002-11-21 Eun-Seok Choi Fabricating ferroelectric memory device
CN1574356A (zh) * 2003-06-03 2005-02-02 日立环球储存科技荷兰有限公司 超低成本固态存储器
WO2014000880A1 (en) * 2012-06-25 2014-01-03 Johannes Frantti Ferroelectric memory device and manufacturing method thereof
CN104637948A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
CN104851928A (zh) * 2015-05-28 2015-08-19 重庆科技学院 一种太阳能电池结构
CN109509753A (zh) * 2018-06-08 2019-03-22 清华大学 一种高密度无损读取的铁电畴壁存储器
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112467025A (zh) * 2020-10-28 2021-03-09 淮阴工学院 一种利用针尖电场在铁电薄膜中构建周期性条带畴的方法
CN112467025B (zh) * 2020-10-28 2024-04-23 淮阴工学院 一种利用针尖电场在铁电薄膜中构建周期性条带畴的方法

Similar Documents

Publication Publication Date Title
Zhang et al. PFM (piezoresponse force microscopy)-aided design for molecular ferroelectrics
Gruverman et al. Nanoscale ferroelectrics: processing, characterization and future trends
Balke et al. Electromechanical imaging and spectroscopy of ferroelectric and piezoelectric materials: state of the art and prospects for the future
Yang et al. Nonvolatile ferroelectric‐domain‐wall memory embedded in a complex topological domain structure
CN111540742A (zh) 一种新型铁电拓扑畴存储单元的制备方法
Zhao et al. Bio-synapse behavior controlled by interface engineering in ferroelectric tunnel memristors
CN112467025B (zh) 一种利用针尖电场在铁电薄膜中构建周期性条带畴的方法
Zhang et al. Boosting Polarization Switching-Induced Current Injection by Mechanical Force in Ferroelectric Thin Films
CN108445044A (zh) 一种单纳米颗粒阻变存储器性能的原位检测方法
CN111547676B (zh) 一种新型铁电涡旋态纳米岛阵列的制备方法
JP2009217923A (ja) データ記憶媒体および関連する方法
Zhang et al. Unique nano-domain structures in self-assembled BiFeO3 and Pb (Zr, Ti) O3 ferroelectric nanocapacitors
Rodenbücher et al. Conductive AFM for nanoscale analysis of high-k dielectric metal oxides
KR101334178B1 (ko) 데이터 기록매체 및 이를 이용한 데이터의 기록방법
Tanaka et al. Electrical switching phenomena in a phase change material in contact with metallic nanowires
CN111554683B (zh) 一种新型光敏铁电拓扑畴纳米岛的制备方法
US20090003030A1 (en) Methods for ferroelectric domain reading
Zhang et al. Bubble domain evolution in well-ordered BiFeO 3 nanocapacitors.
Srinivas Influence of nanoparticles in PZT ferroelectric material properties and their applications to memory devices
Yang et al. Topologically Protected Ferroelectric Domain Wall Memory with Large Readout Current
Ganeshkumar et al. Factors Influencing Ferroelectric Switching Behavior in Perovskite Nanofibers
Smirnov et al. Application of Probe Nanotechnologies for Memristor Structures Formation and Characterization
Hong et al. Resistive probe storage: read/write mechanism
JPH0540968A (ja) 記録及び／又は再生装置
Fang et al. A Mechanical Energy Writeable Ferroelectric Memory Based on PMN-35PT Single Crystal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination