CN111539043A - 提供对受保护存储器的存取的系统 - Google Patents

提供对受保护存储器的存取的系统 Download PDF

Info

Publication number
CN111539043A
CN111539043A CN201911380021.XA CN201911380021A CN111539043A CN 111539043 A CN111539043 A CN 111539043A CN 201911380021 A CN201911380021 A CN 201911380021A CN 111539043 A CN111539043 A CN 111539043A
Authority
CN
China
Prior art keywords
memory
region
key
sub
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911380021.XA
Other languages
English (en)
Other versions
CN111539043B (zh
Inventor
G·卡列洛
J·S·帕里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111539043A publication Critical patent/CN111539043A/zh
Application granted granted Critical
Publication of CN111539043B publication Critical patent/CN111539043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请案涉及提供对受保护存储器的存取的系统。存储器装置实施例可包含非易失性存储器单元阵列，其包含受保护存储器区。所述受保护存储器区可包含通过主机确立的专用子区。所述存储器装置实施例还可包含存储器控制器，其经配置以通过将经鉴认数据写入命令发到所述受保护区的所述专用子区来擦拭所述受保护存储器区或执行其它安全功能。发出所述经鉴认数据写入命令可包含用与确立所述子区的所述主机共享的密钥将所述命令签名。

Description

提供对受保护存储器的存取的系统
技术领域
本发明涉及存储器装置和系统且特定来说，涉及提供对受保护存储器的存取的系统。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或存储类(例如，忆阻器)存储器等等。
快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。以指定传递电压(例如，Vpass)驱动耦合到每一群组的非所选存储器单元的栅极的字线，以使每一群组的非所选存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。然而，闪存存储器单元也可表示大于两个的经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，这是因为每一单元可表示大于一个的二进制数字(例如，大于一个位)。这类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三层级单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，以指代每单元可存储大于一个数据位(即，可表示大于两个经编程状态)的任何存储器单元。
传统的存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，单独存储器单元的大小减少在技术上受到限制，且因此2D存储器阵列的存储器密度在技术上受到限制。作为响应，正在开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。
存储器阵列或装置可组合到一起形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFS)装置、多媒体卡(MMC)固态存储装置和嵌入式MMC(eMMC)装置。这些装置可尤其用作计算机的主存储装置，其在例如性能、大小、重量、耐用性、工作温度范围和功耗方面优于具有移动部分的传统硬盘驱动器。举例来说，这些装置可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它机电延迟。这些装置还可使用非易失性快闪存储器单元来避免内部电池电源需求，因此允许驱动器更为通用且紧凑。
这些固态装置可包含数个存储器装置，包含数个裸片或逻辑单元(LUN)。每一裸片可包含数个存储器阵列和其上的外围电路系统，且存储器阵列可包含组织成数个物理页的数个存储器单元块。固态装置可结合存储器操作从主机接收命令，所述存储器操作例如在存储器装置和主机之间传送数据(例如，用户数据和相关联的完整性数据，例如误差数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
发明内容
根据本申请案的方面，提供一种存储器装置。所述存储器装置包括：非易失性存储器单元阵列，其包含受保护存储器区，所述受保护存储器区包含由主机确立的专用子区；和存储器控制器，其经配置以通过将经鉴认命令发到所述受保护区的所述专用子区来擦拭所述受保护存储器区或执行其它安全受限功能，其中发出所述经鉴认命令包含用与确立所述专用子区的所述主机共享的密钥将所述命令签名。
根据本申请案的另一方面，提供一种系统。所述系统包括：主机，其经配置以与存储器装置通信，其中所述存储器装置包含：非易失性存储器单元阵列，其包含受保护存储器区，其中所述主机经配置以起始所述受保护存储器区中的专用子区；和存储器控制器，其经配置以通过将经鉴认命令发到所述专用子区来擦拭所述受保护存储器区，其中发出所述经鉴认命令包含用与起始所述专用子区的所述主机共享的密钥将所述命令签名。
根据本申请案的又一方面，提供一种方法。所述方法包括：提供对受管理存储器装置的受保护存储器内的子区的独占式安全存取，包含将经鉴认命令发到所述子区，其中发出所述经鉴认命令包含用与起始所述子区的所述主机共享的密钥将所述命令签名，且其中所述受管理存储器装置经配置以响应于接收到所述经鉴认命令而授权对所述受保护存储器内的所述子区的存取。
根据本申请案的再一方面，提供一种经实施以管理多个装置的装置唯一密钥的方法。所述方法包括：存取所述多个装置中的一个装置的装置ID；存取主密钥；和使用所述主密钥和装置唯一ID产生所述多个装置中的一个装置的装置唯一密钥。
根据本申请案的另一方面，提供一种方法。所述方法包括：管理多个装置的装置唯一密钥，包含存取所述多个装置中的一个装置的装置ID，存取主密钥，以及使用所述主密钥和装置唯一ID产生所述多个装置中的所述一个装置的装置唯一密钥；和通过使得能够将经鉴认命令发到所述一个装置的受保护存储器内的子区来实现对所述子区的独占式安全存取，其中用所述一个装置的所述装置唯一密钥对所述经鉴认命令签名，且所述一个装置经配置以响应于接收到所述经鉴认命令而授权对所述受保护存储器内的所述子区的存取。
附图说明
在附图的各图中以实例的方式而非以限制的方式示出各种实施例。这类实施例是说明性的且并不意图为本发明的标的物的穷尽性或独占式实施例。
图1示出UFS系统的实例的图式。
图2说明包含存储器控制器和存储器阵列的存储器装置的实例框图。
图3说明存储器控制器的实例框图。
图4说明包含主机装置和受管理存储器装置的环境的实例。
图5说明存储器装置的实例框图。
图6说明3D NAND架构半导体存储器阵列的实例示意图。
图7说明3D NAND架构半导体存储器阵列的另一实例示意图。
图8说明3D NAND架构半导体存储器阵列的一部分的另一实例示意图。
图9说明根据各个实施例的装置唯一密钥的产生。
图10说明其上可执行本文中论述的技术(例如，方法)中的任何一或多种的实例机器1000的框图。
具体实施方式
例如智能电话、平板计算机等一些移动电子装置可分解为数个主组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；图形处理单元(GPU)；存储器(例如，随机存取存储器(RAM)，例如动态RAM(DRAM)、移动或低功率DDR RAM等)；存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、固态驱动器(SSD)或其它存储器装置等)；和用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)。不同电子装置具有不同存储需求。
软件(例如，程序)、指令、操作系统(OS)和其它数据存储于存储装置上，且加载到存储器中以供处理器使用。存储器(例如，DRAM)通常更快，但易失，且因此是不同于适用于长期存储(包含在处于“关断”状态时的存储)的存储装置(例如，SSD)的类型的存储装置。用户或移动电子装置正在使用的程序、指令或数据通常加载于存储器中以供处理器使用。
针对移动电子装置优化的存储装置或移动存储装置传统上包含离散存储器装置和/或可拆卸存储装置(例如，多媒体卡(MMC)固态存储装置(例如，微型安全数字(SD)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是从主机装置可拆卸和分离的组件。相比之下，嵌入式MMC(eMMC)装置附接到电路板且被视为主机装置的组件，其读取速度堪比基于串行ATA(SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。
作为响应，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。UFS装置可与如上文所论述的移动装置或其它电子装置一起使用。
移动装置可将敏感数据存储于受保护存储器中。受保护存储器的实例是UFS装置内的重放受保护存储器块(RPMB)。举例来说，存储器可使用存储于RPMB中的密钥得以与电话CPU永久配对，或受保护存储器可存储装置敏感数据，例如顾客使用信息、电话运营商信息等。本文所公开的各种实施例允许存取受保护存储器，因此在受保护存储器内打开一安全性孔洞，可通过对受保护存储器的鉴认消息来封闭所述安全性孔洞。更具体地说，各种实施例提供对受管理存储器装置的受保护存储器内的专用子区的独占式安全存取，包含将鉴认命令发到所述子区。鉴认命令包含用与主机共享的密钥将命令签名，所述主机用作确立专用子区的起始者装置。受管理存储器装置经配置以响应于接收到鉴认命令而授权对受保护存储器内的专用子区的存取。这在下文在论述UFS技术之后进行更详细地论述。
图1示出UFS系统100的实例的图式。所说明的UFS系统100可包含UFS主机101和UFS装置102。UFS主机1010包含希望读取或写入数据到UFS装置102的应用程序103。UFS主机101上的应用程序103使用UFS驱动器104，所述UFS驱动器104通过UFS主机控制器接口使用一组寄存器管理UFS主机控制器105。UFS主机控制器105使用UFS互连件106与UFS装置102的UFS互连件107通信。UFS互连件包括物理层并且提供基本的传送能力。物理层可为包含TX和RX对的差分双单工PHY。PHY是指用以实施物理层功能的电路系统，并且将链路层装置(通常被称为MAC，其为媒体存取控制的首字母缩写)连接到物理媒体。UFS互连件107与UFS装置102的组件通信。UFS装置102包含装置层级管理器108，其提供装置层级特征，例如电力管理等等。描述符109存储配置相关信息。存储装置110可分段成处置读取/写入和其它存储相关命令的多个逻辑单元(LU)0-N(111、112、113)。举例来说，16GB UFS装置可配置为各自为4GB的4个LU。
虽然可关于UFS描述本文中的公开内容，但受益于本公开的所属领域的普通技术人员将认识到，所公开的改进也可应用于eMMC和存储装置与主机之间的其它接口。
图2说明存储器装置202和在存储器装置202外部的主机201的实例框图，所述存储器装置202包含存储器控制器215和具有多个存储器单元214的存储器阵列210。一或多个物理接口可用以在存储器装置202和主机201之间传送数据。借助于实例而非限制，物理接口可包含串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、用于UFS的M-PHY、8位并行eMMC，或一或多个其它物理连接器或接口。主机201可包含主机系统，例如个人计算机、数码相机、移动电子装置、存储卡读卡器，或在存储器装置202外部的一或多个其它电子装置。
存储器控制器215可从主机201接收指令，且可与存储器阵列210通信，以便将数据传送(例如，写入或擦除)到存储器阵列210的存储器单元214中的一或多个或从存储器阵列210的存储器单元214中的一或多个传送(例如读取)数据。存储器控制器215可尤其包含电路系统或固件。举例来说，存储器控制器215可包含经配置以控制跨存储器阵列210的存取并提供主机201与存储器装置202之间的转换层的一或多个存储器控制单元、电路或组件。存储器控制器215可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列210传送数据或传送来自存储器阵列210的数据。
图3说明存储器控制器315(例如图2中所说明的存储器控制器215)的实例框图。所说明的存储器控制器315包含存储器管理组件316和存储器控制器组件317。存储器管理组件316可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的多个组件或集成电路，包含耗损均衡(例如，垃圾收集或回收)、错误检测或纠正、块注销或一或多个其它存储器管理功能。存储器管理组件316可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于存储器控制器组件317或存储器装置的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理组件316可包含管理表318，其经配置以维持与存储器装置的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器315的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表318可以包含关于耦合到存储器控制器315的一或多个存储器单元块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。管理表318可以尤其维持可校正或不可校正的位错误的计数。
存储器管理组件316可包含独立磁盘冗余阵列(RAID)单元319(术语“磁盘”是使用硬盘驱动器的先前实施方案的延续，且不需要RAID单元319包含物理磁盘)。RAID单元319可尤其通过冗余存储器操作和冗余存储器存储提供数据可靠性。
存储器管理组件316可包含受保护存储器功能，例如重放受保护存储器块(RPMB)功能320。举例来说，RPMB提供主机系统201通过装置202以经鉴认和重放受保护方式将数据存储到具体存储器区域的方法。为提供RPMB，首先将编程鉴认密钥信息提供给UFS装置存储器。鉴认密钥用以用消息鉴认码(MAC)将对重放受保护存储器区域作出的读取和写入存取进行签名。RPMB允许例如数字权限管理(DRM)密钥的敏感数据的安全存储。无法经由正常方法存取RPMB，而是替代地使用一组具体命令使用安全协议存取所述RPMB。使用安全密钥鉴认RPMB。
仅可经由成功地鉴认的读取和写入存取来读取或写入熟知RPMB的逻辑单元的内容。数据可被主机覆写但可能从未被擦除。RPMB逻辑单元可配置到多个RPMB区中，所述RPMB区各自具有其自身的专用鉴认密钥、写入计数器、结果寄存器和逻辑地址。鉴认密钥是一次写入型，且不可擦除或不可读取。每一RPMB区具有专用鉴认密钥。
每一RPMB区可在任何给定时间点处理单个RPMB鉴认操作(例如鉴认密钥编程、经鉴认安全写入保护等)。使用作为输入的密钥和消息来计算消息鉴认码(MAC)。所得MAC是256位(32字节)，其作为请求或响应的部分嵌入于数据帧中。存储于目标RPMB区中的256位鉴认密钥用于MAC计算。用作通到MAC计算的输入的消息是RPMB分组中的串连字段。
以下请求消息类型可支持RPMB：鉴认密钥编程请求；写入计数器读取请求；经鉴认数据写入请求；经鉴认数据读取请求；结果读取请求；安全写入保护配置块写入请求；和安全写入保护配置块读取请求。
存储器管理组件316可包含UFS消息接发321。消息在UFS主机和装置之间传送信息。所述消息可包含UFS协议信息单元(UPIU)，其为含有布置为各种信息字段的数个依序定址字节的经定义数据结构。存在不同类型的UPIU。所有UPIU结构在数据结构的开始处(最低地址)含有共同标头区域。结构的其余的字段根据UPIU的类型而改变。
存储器管理组件316可包含性能节制322，其提供数据传送速度的装置侧控制。存储装置(例如NAND装置)可具有一或多个指示符，其触发性能节制以防止对存储装置的损坏，防止当从存储装置读取值时发生错误等等。举例来说，高温(环境温度或装置温度)可影响存储装置的可靠性，且可归因于在高温下增加的晶体管泄漏而致使增加的功耗。存储装置可具有节制性能以减少自发热从而有助于控制装置温度并且避免过量功耗的能力。举例来说，存储器装置的控制器内的电路系统和/或固件可通过设置温度过高异常事件寄存器并且节制性能，对指示越过温度阈值的温度传感器输出(内部或外部环境传感器)作出响应。在其它实例中，电路系统和/或固件可设置性能节制异常事件寄存器并且节制性能。节制可意味着并行地存取较少NAND存储器单元，以减小的NAND接口速度存取NAND存储器单元(例如页)等等。
存储器控制器组件317可尤其包含如下电路系统或组件：经配置以控制与将数据写入到耦合到存储器控制器315的存储器装置的一或多个存储器单元，读取来自耦合到存储器控制器315的存储器装置的一或多个存储器单元的数据，或擦除耦合到存储器控制器315的存储器装置的一或多个存储器单元相关联的存储器操作。存储器操作可基于例如从主机接收或由存储器管理组件316或存储器控制器组件317在内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。存储器控制器组件317可包含错误校正码(ECC)组件323，其可尤其包含ECC引擎或其它电路系统，所述其它电路系统经配置以检测或校正与将数据写入到耦合到存储器控制器315的存储器装置的一或多个存储器单元或读取来自耦合到存储器控制器315的存储器装置的一或多个存储器单元的数据相关联的错误。存储器控制器315可经配置以有效地检测与各种操作或数据存储相关联的错误现象(例如，位错误、操作错误等等)并从所述错误现象中恢复，同时维持在主机与存储器装置之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用RAID单元319中的冗余RAID存储等等)，并可移除(例如，退除)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。
图4说明包含经配置以经由通信接口彼此通信的主机装置401和受管理存储器装置402的环境424的实例。因此，如本文中所描述，归于主机装置401的动作在受管理存储器装置402的那些动作之外，如所说明，甚至在受管理存储器装置402是主机装置401内的封装时也是如此。因此，在一些实例中，受管理存储器装置402可被包含为主机401的部分，或受管理存储器装置402可以是在主机装置401外部的独立组件。主机装置401或受管理存储器装置402可包含在多种产品中，例如借助于实例而非限制，移动通信装置425、汽车426、电器427，或支持产品的处理、通信或控制的其它物联网(IoT)装置(例如传感器、电机或致动器、无人机等)。
受管理存储器装置402包含存储器控制器415和包含例如数个个别存储器装置(例如，每一存储器装置是三维(3D)NAND裸片的堆叠)的存储器阵列410。因此，受管理存储器装置402包含存储器控制器415和一或多个存储器装置。在没有受管理存储器装置402的实例中，存储器控制器415或其等效物可为主机装置401的部分且在包括存储器阵列410的一或多个存储器装置的封装外部。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次数、物理页且因此增加给定存储器装置(例如，存储装置)的密度。
在实例中，受管理存储器装置402可以是主机装置401的离散存储器或存储装置组件。在其它实例中，受管理存储器装置402可以是集成电路(例如，芯片上系统(SOC)等)的部分，其与主机装置401的一或多个其它组件堆叠或以其它方式包含在一起。
可使用一或多个通信接口在受管理存储器装置402与主机装置401的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置401可包含主机系统、电子装置、处理器、控制电路系统或存储卡读卡器。在一些实例中，主机装置401可为具有参考图10中说明且在下文论述的机器论述的组件中的某一部分或全部的机器。可经由I/O总线在受管理存储器装置402与其它组件之间传送数据。
存储器控制器415可从主机装置401的处理电路系统(例如，处理器)接收指令，并且可与存储器阵列410通信，以便将数据传送(例如，写入或擦除)到存储器阵列410的存储器装置和相关联存储器单元、平面、子块、块或页中的一或多个或从存储器阵列410的存储器装置和相关联存储器单元、平面、子块、块或页中的一或多个传送(例如，读取)数据。存储器控制器415可尤其包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器415可以包含经配置以控制跨存储器阵列410的存取并在主机装置401与存储器阵列410的存储器装置之间提供转换层的一或多个电路、控制电路系统或组件。存储器控制器415可包含一或多个输入/输出(I/O)电路、线或接口以传送来往于存储器阵列410的数据。存储器控制器415可包含存储器管理器416和阵列控制器417。阵列控制器417可尤其包含经配置以控制与以下操作相关联的存储器操作的电路或电路系统：将数据写入到存储器阵列410中的存储器装置的一或多个存储器单元，从存储器阵列410中的存储器装置的一或多个存储器单元读取数据，或擦除存储器阵列410中的存储器装置的一或多个存储器单元。存储器操作可基于例如从主机装置401的处理电路系统接收或由存储器管理器416在内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
在操作中，数据通常成页地写入到NAND受管理存储器装置402或从NAND受管理存储器装置402读取，且成块地擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND受管理存储器装置402的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
阵列控制器417可包含错误校正码(ECC)组件423，所述ECC组件423可尤其包含ECC引擎或经配置以检测或校正与以下操作相关联的错误的其它电路系统：将数据写入到耦合到存储器控制器415的存储器装置的一或多个存储器单元或从存储器控制器415的存储器装置的一或多个存储器单元读取数据。存储器管理器416可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。出于本描述的目的，将在NAND存储器的上下文中描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这类NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测(例如，误码率(BER)监测)或校正、块退除，或一或多个其它存储器管理功能。存储器管理器416可将主机命令(例如，从主机装置401的处理电路系统接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器417或受管理存储器装置424的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。在实例中，这些操作中的一些可实施于存储器阵列120中的每一存储器装置的存储器控制单元中。
存储器阵列410可包含一或多个存储器装置。个别存储器装置可包含布置于例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592个字节(16,384+2208个字节)的数据、每块1536页、每平面548个块和每装置四个或更多个平面。作为另一实例，32GB MLC存储器装置(每单元存储两个数据位(即，四个可编程状态))可包含每页18,592个字节(16,384+2208个字节)的数据、每块1024页、每平面548个块和每装置四个平面，但相比于对应TLC存储器装置，所需写入时间为一半且编码/擦除(P/E)循环为两倍。其它实例可以包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性地操作。
不同类型的存储器装置可提供不同的页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，这可能导致需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低位错误率的存储器装置，具有较高位错误率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，相比于对应单层级单元(SLC)NAND快闪存储器装置，多层级单元(MLC)NAND快闪存储器装置可具有更高的位错误率。因此，相比于对应SLC装置，MLC装置可能需要更多的元数据字节用于错误数据。
图5说明存储器装置502的实例框图，其包含具有多个存储器单元514的存储器阵列510，以及提供与存储器阵列510的通信或在存储器阵列510上执行一或多个存储器操作的一或多个电路或组件。存储器装置502可包含行解码器528、列解码器529、感测放大器530、页缓冲器531、选择器532、输入/输出(I/O)电路533和存储器控制单元515。存储器阵列510的存储器单元514可布置成行、列、页和块，并且可使用例如存取线534、数据线535或一或多个选择栅极等进行存取。
存储器控制单元515可根据在控制线536上接收的一或多个信号或指令控制存储器装置502的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在地址线537上接收的地址信号(A0-AX)。在存储器装置502外部的一或多个装置可控制控制线536上的控制信号或地址线537上的地址信号的值。在存储器装置502外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图5中未说明的一或多个电路或组件。
存储器装置502可使用存取线534和数据线535将数据传送(例如，写入或擦除)到存储器单元514中的一或多个或从存储器单元514中的一或多个传送(例如，读取)数据。如上所述，行解码器528和列解码器529可以从地址线537接收地址信号(A0-AX)并对其进行解码，可以确定将存取哪个存储器单元514，并且可以向存取线534(例如，多个字线(WL0-WLm)中的一或多个)或数据线535(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个提供信号。
存储器装置502可包含如感测放大器530的感测电路系统，其经配置以使用数据线535确定(例如，读取)存储器单元514上的数据的值，或确定待写入到存储器单元514的数据的值。举例来说，在存储器单元的选定串中，响应于读取电流在存储器阵列中穿过选定串流动到数据线535，感测放大器530中的一或多个可以读取选定存储器单元中的逻辑电平。
在存储器装置502外部的一或多个装置可使用I/O线(DQ0-DQN)538、地址线537(A0-AX)或控制线536与存储器装置502通信。输入/输出(I/O)电路533可根据例如控制线536和地址线537，使用I/O线538传送进出存储器装置502(例如进出页缓冲器531或存储器阵列510)的数据的值。页缓冲器531可在数据被编程到存储器阵列510的相关部分中之前存储从存储器装置502外部的一或多个装置接收到的数据，或可在数据被传输到存储器装置502外部的一或多个装置之前存储从存储器阵列510读取的数据。
列解码器529可接收地址信号(A0-AX)并且将其解码为一或多个列地址信号(CSEL1-CSELn)。选择器532(例如，选择电路)可接收列选择信号且选择页缓冲器531中的表示将从存储器单元514读取或将编程到存储器单元514中的数据的值的数据。可使用数据线539在页缓冲器531与I/O电路533之间传送所选数据。
存储器控制单元515可以从外部源或电源(例如，内部或外部电池、AC-DC转换器等)接收正和负电源信号，例如电源电压(Vcc)540和负电源(Vss)541(例如，接地电势)。在某些实例中，存储器控制单元515可以包含调节器542以在内部提供正或负电源信号。
在三维(3D)架构半导体存储器技术中，堆叠竖直结构，从而增加层次数、物理页且因此增加存储器装置(例如，上文所描述的存储装置)的密度。
图6说明3D NAND架构半导体存储器阵列610的实例示意图，其包含多个存储器单元串，每一串包含在Z方向上以源极到漏极的方式从源极侧选择栅极(SGS)到漏极侧选择栅极(SGD)堆叠的32个层次(TIER0-TIER31)的电荷存储晶体管。3D存储器阵列中的每个存储器单元串可沿着Y方向布置为数据线(例如，位线(BL))，且沿着X方向布置为物理页(P0-P15)。在物理页(例如，P0)内，每一层次表示一存储器单元行，且每一存储器单元串表示一列。存储器单元块可包含数个物理页(例如，128个、384个等)。在其它实例中，每一存储器单元串可按需要包含更多或更少层次(例如，8、16、64、128等)，以及在电荷存储晶体管上方或下方的一或多个额外层次的半导体材料(例如，选择栅极、数据线等)。
存储器阵列610中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线)的控制栅极，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极。可以使用相应存取线来存取或控制3D存储器阵列中的特定层次且因此串中的特定存储器单元。举例来说，存储器装置610包含耦合TIER31中的每一存储器单元的控制栅极的第一层级的半导体材料643(例如，多晶硅等)，以及耦合阵列的源极侧选择栅极(SGS)的第二层级的半导体材料644。类似层级的金属或半导体材料可耦合每一层次的控制栅极。可使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图7说明3D NAND架构半导体存储器阵列710的实例示意图，其包含经组织成块(例如，块A 745A、块B 745B等)和子块(例如，子块A0 745A0、子块An 745An、子块B0 745B0、子块745n 301Bn等)的存储器单元串。存储器阵列710表示比通常在存储器装置的块、装置或其它单元中发现的类似结构的数目的更大的数目的类似结构的一部分。
每一存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕集结构等)，其在Z方向上以源极到漏极方式在源极线(SRC)或源极侧选择栅极(SGS)和漏极侧选择栅极(SGD)之间堆叠。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0-BL2)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一存储器单元行，且每一存储器单元串表示一列。子块可以包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。出于描述的目的提供的所说明的存储器装置包含两个块，每个块具有两个子块，每个子块具有单个物理页，其中每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元。在实际装置中，存储器阵列300将通常包含数目大得多的块、子块、物理页、存储器单元串、存储器单元和/或层次。举例来说，每个存储器单元串可按需要包含选定数目的层次(例如，16、32、64、128等)，以及在电荷存储晶体管上方或下方的一或多个额外层次的半导体材料(例如，选择栅极、数据线等)。作为一实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，以及每装置4个或更多个平面。
存储器阵列710中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL))的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。可以使用相应存取线来存取或控制3D存储器阵列710中的特定层次且因此串中的特定存储器单元。可以使用各种选择线存取选择栅极群组。
图8说明3D NAND架构半导体存储器阵列810的一部分的实例示意图，其包含布置成串(例如，第一串846、第二串847、第三串848和第四串849)和层次(例如，TIER0-TIER7850、851、852、853、854、855、856、857)的二维阵列的多个存储器单元814，以及感测放大器830。举例来说，存储器阵列810可说明3D NAND架构半导体存储器装置的存储器单元的物理页的一部分的实例示意图。每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 858、第二SGS 859、第三SGS 860或第四SGS 861)耦合到源极线(SRC)，并且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 866、第二SGD 867、第三SGD 868或第四SGD 869)耦合到相应数据线(例如，第一、第二、第三或第四位线(BL0-BL3)862、863、864、865)。虽然在图9的实例中说明为具有8个层次(TIER0-TIER7 912-926，例如使用字线(WL)WL0-WL7)和4个数据线(BL0-BL3 928-934)，但其它实例可按需要包含具有更多或更少层次(例如，16、32、64等)或数据线的存储器单元串。
在例如实例存储器阵列900的NAND架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元的状态。可使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)存取存储器阵列900。在实例中，取决于将对特定存储器单元或存储器单元组执行的所需操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0-BL3)、存取线(例如，字线WL0-WL7)或选择栅极来启动特定存储器单元或存储器单元组。
为将数据编程或写入到存储器单元，编程电压(Vpgm)(例如一或多个编程脉冲等)可施加到选定字线(例如，WL4)，且因此，施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极870、第二控制栅极871、第三控制栅极872或第四控制栅极873)。编程脉冲可以例如在15V处或附近开始，并且在某些实例中，可以在每一编程脉冲施加期间增加幅值。在将编程电压施加于选定字线的同时，可将例如接地电势(例如，Vss)的电势施加到为编程目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的沟道)，从而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并非为编程目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并非为编程目标的存储器单元的数据线(例如，位线)，使得例如禁止电荷从沟道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与为编程目标的字线的接近度而变化。禁止电压可包含电源电压(Vcc)，例如相对于接地电势(例如，Vss)的来自外部源或电源(例如，电池、AC-DC转换器等)的电压。
作为一实例，如果将编程电压(例如，15V或更高)施加于特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并非为编程目标的这类存储器单元上存储的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线数目等等可更高或更低、或更大或更小。
耦合到数据线(例如，第一、第二、第三或第四位线(BL0-BL3)862、863、864、865)中的一或多个的感测放大器830可通过感测特定数据线上的电压或电流，检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定所选存储器单元是否已达到其既定经编程状态。如果所选存储器单元已达到其既定经编程状态，那么可以禁止进一步编程。如果所选存储器单元尚未达到其既定经编程状态，那么可以施加额外编程脉冲。如果所选存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其既定经编程状态，那么可以将所选存储器单元或与这类所选存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常成块地执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到为擦除目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势下，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
如先前所识别，移动装置可将敏感数据(例如但不限于装置识别符和加密密钥)存储于受保护存储器(例如RPMB)中。受保护存储器的实例是在如本文中所论述的UFS标准下实施的RPMB。在RPMB的实例实施方案中描述受保护存储器。然而，描述的标的物可以不同形式的受保护存储器予以实施。在移动式受管理NAND(MNAND)装置中，RPMB含有安全敏感信息和参数。允许主机在存储数据之前设置RPMB区的密钥，但不会改变所述数据，擦除RPMB内容，或重置写入计数器。以此方式，存储器得以与电话CPU永久配对且无法与新的电话CPU一起工作并保持对先前使用的跟踪。归因于写入计数器、秘密RPMB密钥和NONCE还保护存储于RPMB区中的内容免受重放攻击。
包含受保护存储器的装置的实例是移动装置，如电话。在实例实施方案中描述电话，但所描述的标的物可以不同类型的装置予以实施。顾客期望能够返修和翻新电话。由于涉及顾客的受保护数据和顾客的秘密密钥，本发明的标的物允许通过打开可用本文公开的鉴认方法封闭的一安全性孔洞而违反RPMB协议和RPMB安全性的意图。因此，举例来说，顾客具有对RPMB擦拭特征的独占式安全存取，从而为顾客提供管理密钥的简单方式，且不会使实施非对称加密的硬件或固件复杂化。
如上文所识别，RPMB允许可仅使用经鉴认读取和写入存取来存取的敏感数据的安全存储。电子装置工程设计联合协会(JEDEC)提供通用快闪存储(UFS)的标准，但这些标准不规定出于安全性原因擦拭重放受保护存储器块(RPMB)密钥和内容的任何方法。
然而，存在可能需要擦拭RPMB密钥和内容的情形。举例来说，并入有受管理存储器装置的装置的制造商可发现需要具有擦拭RPMB密钥和内容的供应商特定命令，以便返修有缺陷的板不起重用受管理存储器储存装置(例如受管理NAND(MNAND)装置)或重置返到工厂条件的存储装置。本发明的标的物的各种实施例提供用于执行擦拭的更安全方法。顾客可能想要控制加密(拥有密钥)的另一领域是健康报告。实际上，此数据可能会泄露关于系统和其使用的专属信息，且应专用于最终用户、黑客和竞争者。
各种实施例提供包含提供对受管理存储器装置的重放受保护存储器块(RPMB)内的专用子区的独占式安全存取(包含将经鉴认命令发到子区)的方法。出于进一步的安全性，可在初始化和密钥编程期间对与任意协议ID相关联的普通用户隐藏专用子区。发出经鉴认命令包含用与主机共享的密钥对命令进行签名并且使用SPO(安全协议输出UPIU)进行递送，所述主机用作确立专用子区的起始者。为防止发生重放攻击，经鉴认命令可包含计数器或先前被存储器装置检索。在不同实施例中，经鉴认命令可使用新定义的请求消息类型进行实施或包封于引导到专用子区的写入操作的数据和地址中。命令可使用在专用子区中确立的密钥发送到普通子区。在一些实施例中，经鉴认命令用以擦拭RPMB密钥并且存取其它预留功能。为允许OEM施行对敏感性装置信息(错误日志记录、使用统计数据)和功能的独占式(经鉴认)存取，受管理存储器装置经配置以响应于接收到经鉴认命令而授权对受保护存储器内的专用子区的存取。各种实施例提供在离开工厂之后停用RPMB密钥擦拭的方法。各种实施例提供使用单个主密钥产生和检索每一装置的不同密钥的方法。
各种实施例实施擦拭命令作为发送到专用RPMB子区的特定消息的经鉴认数据写入。按照RPMB规范，擦拭命令将仅在用装置和初始化专用子区的主机所共享的秘密密钥进行签名(HMAC)的情况下才有效。可定义不同的命令或自动机制(例如擦拭计数器，针对写入的字节)以永久性移除密钥并且防止进一步的鉴认和返修。
装置(例如电话)的CPU管理其它RPMB子区的密钥，但CPU无法出于安全性原因获知擦拭密钥。本发明的标的物的各种实施例使用OEM设置的数据库。所述数据库存储针对受控存取的装置标识(ID)和密钥对。仅OEM的经授权终端可联系服务器以获得对返修装置的鉴认。然而，由于安全服务器上的大数据库的维持可为昂贵的，因此本发明的标的物的一些实施例通过经由主加密密钥处理唯一ID来产生唯一装置密钥。
图9说明根据各种实例实施例使用唯一密钥的实例系统。在所描绘的系统中，装置在“测试器侧”且使用“安全服务器侧”的另一装置或系统(例如安全服务器)产生装置唯一密钥。安全服务器侧可与测试器侧的装置通信。装置的ID被读取并且发送到安全服务器。安全服务器接收装置ID。安全服务器还存储主密钥和秘密加密算法，所述秘密加密算法基于装置唯一ID和主密钥产生装置唯一密钥。服务器可将装置唯一密钥发送到测试器侧的装置以供用于初始化(即，存储密钥)或返修装置。
用相同方法(即，使用不同主密钥或算法和不同RPMB专用子区)存储的相同或不同密钥可用以对敏感性日志记录信息的安全存取。举例来说，日志可通过装置服务器加密并且传输到OEM设施进行解密。在另一情况下，经授权服务中心可联系安全服务器以解锁装置并且存取错误报告和使用统计数据直到装置进行重置。在另一实施例中，装置可产生NONCE，将其传输到OEM并且接收其用秘密密钥签名后返回的HMAC以授权单个日志记录事件。
图10说明其上可执行本文中论述的技术(例如，方法)中的任何一或多种的实例机器1000的框图。在替代实施例中，机器1000可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器1000可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的能力操作。在实例中，机器1000可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器1000可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任一种或多种(例如，云计算、软体即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路成员可以随时间和基础硬件可变性而为灵活的。电路包含操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变的方式设计电路系统的硬件以进行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统的部件以当在操作中时进行特定任务的部分。因此，当装置正在操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可以在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)1000(例如，主机装置105、受管理存储器装置110等)可包含硬件处理器1002(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器1004和静态存储器1006，其中的一些或全部可经由互连件(例如，总线)1008彼此通信。机器1000可另外包含显示单元1010、字母数字输入装置1012(例如，键盘)和用户接口(UI)导航装置1014(例如，鼠标)。在一实例中，显示单元1010、输入装置1012和UI导航装置1014可为触摸屏显示器。机器1000可另外包含存储装置(例如，驱动单元)、信号产生装置1018(例如，扬声器)、网络接口装置1020、一或多个传感器1016，例如全球定位系统(GPS)传感器、指南针、加速度计或另一传感器。机器1000可以包含输出控制器1028，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
机器可读媒体1022可包含存储装置1021，在所述存储装置1021上存储体现本文中所描述的技术或功能中的任一或多种或者供本文中所描述的技术或功能中的任一或多种利用的一或多个数据结构或指令集1024(例如，软件)。指令1024还可以在其由机器1000执行期间完全或至少部分地驻留于主存储器1004内、静态存储器1006内或硬件处理器1002内。在实例中，硬件处理器1002、主存储器1004、静态存储器1006或存储装置1021中的一个或任何组合可构成机器可读媒体1022。虽然机器可读媒体1022说明为单个媒体，但术语“机器可读媒体”可包含被配置成存储一或多个指令1024的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓冲存储器和服务器)。术语“机器可读媒体”可包含能够存储、编码或携载供机器1000执行且使机器1000执行本公开的技术中的任一或多种的暂时性或非暂时性指令或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何暂时性或非暂时性媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，大容量机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，大容量机器可读媒体不是暂时性传播信号。大容量机器可读媒体的特定实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和闪存存储器装置；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；和CD-ROM和DVD-ROM盘。
指令1024(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储装置1021上，可由存储器1004存取以供处理器1002使用。存储器1004(例如，DRAM)通常是快速但易失性的，且因此是不同于适用于长期存储(包含在处于“关断”状态时的存储)的存储装置1021(例如，SSD)的类型的存储装置。供用户或机器1000使用的指令1024或数据通常加载于存储器1004中以供处理器1002使用。当存储器1004已满时，可分配来自存储装置1021的虚拟空间以补充存储器1004；然而，因为存储装置1021通常比存储器1004慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储系统等待时间(相比于存储器1004，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的存储装置1021的使用可极大地减少存储装置1021的可用的使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure BDA0002341961340000181
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免对存储装置1021的分页。分页在经压缩块中发生直到必须将这类数据写入到存储装置1021为止。虚拟存储器压缩增加存储器1004的可用大小，同时减少存储装置1021上的磨损。
针对移动电子装置优化的存储装置或移动存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是从主机装置可拆卸和分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度堪比基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求持续增加，以便完全实现虚拟或增强现实装置、利用增加的网络速度等。响应于这种需求，存储装置已从并行转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
指令1024可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置1020使用传输媒体在通信网络1026上发射或接收。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002341961340000191
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002341961340000192
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口装置1020可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1026。在实例中，网络接口装置1020可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器执行的任何无形媒体，且包含数字或模拟通信信号或用以促进这类软件的通信的其它无形媒体。
以上详细描述预期为说明性的而非限制性的。因此，本公开的范围应当参考所附权利要求书连同赋予给此权利要求书的等同物的全部范围共同确定。

Claims (24)

1.一种存储器装置，其包括：
非易失性存储器单元阵列，其包含受保护存储器区，所述受保护存储器区包含由主机确立的专用子区；和
存储器控制器，其经配置以通过将经鉴认命令发到所述受保护区的所述专用子区来擦拭所述受保护存储器区或执行其它安全受限功能，其中发出所述经鉴认命令包含用与确立所述专用子区的所述主机共享的密钥将所述命令签名。
2.根据权利要求1所述的存储器装置，其中所述受保护区包含重放受保护存储器块RPMB。
3.根据权利要求1所述的存储器装置，其另外包括从数据库检索所述密钥。
4.根据权利要求1所述的存储器装置，其另外包括从主加密密钥检索所述密钥。
5.一种系统，其包括：
主机，其经配置以与存储器装置通信，其中所述存储器装置包含：
非易失性存储器单元阵列，其包含受保护存储器区，其中所述主机经配置以起始所述受保护存储器区中的专用子区；和
存储器控制器，其经配置以通过将经鉴认命令发到所述专用子区来擦拭所述受保护存储器区，其中发出所述经鉴认命令包含用与起始所述专用子区的所述主机共享的密钥将所述命令签名。
6.根据权利要求5所述的系统，其中所述系统包含电话，且所述电话包含所述非易失性存储器阵列和所述存储器控制器。
7.根据权利要求5所述的系统，其另外包括经配置以存储多个装置中的每一个的密钥的数据库。
8.根据权利要求5所述的系统，其另外包括存储主加密密钥、用于使用主密钥和装置ID产生唯一装置密钥的算法的安全服务器。
9.根据权利要求5所述的系统，其中所述受保护区包含重放受保护存储器块RPMB。
10.一种方法，其包括：
提供对受管理存储器装置的受保护存储器内的子区的独占式安全存取，包含将经鉴认命令发到所述子区，
其中发出所述经鉴认命令包含用与起始所述子区的所述主机共享的密钥将所述命令签名，且
其中所述受管理存储器装置经配置以响应于接收到所述经鉴认命令而授权对所述受保护存储器内的所述子区的存取。
11.根据权利要求10所述的方法，其另外包括通过对所述受保护存储器内的所述子区的所述经授权存取来擦拭重放受保护存储器块RPMB密钥和内容。
12.根据权利要求10所述的方法，其另外包括使用对所述受保护存储器内的所述子区的所述经授权存取来存取敏感性装置信息。
13.根据权利要求12所述的方法，其中所述敏感性装置信息包含错误日志或使用统计数据。
14.根据权利要求12所述的方法，其中所述敏感性装置信息包含健康报告。
15.根据权利要求10所述的方法，其另外包括从安全服务器接收所述受管理存储器装置的所述密钥。
16.根据权利要求10所述的方法，其另外包括使用另一经鉴认命令停用对所述子区的所述独占式安全存取以永久移除所述密钥。
17.根据权利要求10所述的方法，其另外包括使用自动机制停用对所述子区的所述独占式安全存取以永久移除所述密钥。
18.根据权利要求10所述的方法，其中所述子区是专用重放受保护存储器块RPMB子区，且所述经鉴认命令和所述经鉴认命令的参数包封于引导至所述专用RPMB子区的写入操作中。
19.根据权利要求10所述的方法，其中使用所述密钥将所述经鉴认命令发送到普通子区。
20.一种经实施以管理多个装置的装置唯一密钥的方法，其包括：
存取所述多个装置中的一个装置的装置ID；
存取主密钥；和
使用所述主密钥和装置唯一ID产生所述多个装置中的一个装置的装置唯一密钥。
21.根据权利要求20所述的方法，其另外包括通过将所述装置唯一密钥存储于所述装置的受保护存储器区中，使用所述装置唯一密钥初始化所述装置。
22.根据权利要求20所述的方法，其另外包括使用所述装置唯一密钥存取所述装置的受保护存储器区。
23.根据权利要求20所述的方法，其中安全服务器存储所述主密钥和用于使用所述主密钥和所述装置ID产生所述装置唯一密钥的算法。
24.一种方法，其包括：
管理多个装置的装置唯一密钥，包含存取所述多个装置中的一个装置的装置ID，存取主密钥，以及使用所述主密钥和装置唯一ID产生所述多个装置中的所述一个装置的装置唯一密钥；和
通过使得能够将经鉴认命令发到所述一个装置的受保护存储器内的子区来实现对所述子区的独占式安全存取，其中用所述一个装置的所述装置唯一密钥对所述经鉴认命令签名，且所述一个装置经配置以响应于接收到所述经鉴认命令而授权对所述受保护存储器内的所述子区的存取。
CN201911380021.XA 2018-12-31 2019-12-27 提供对受保护存储器的存取的系统 Active CN111539043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/236,754 2018-12-31
US16/236,754 US11321468B2 (en) 2018-12-31 2018-12-31 Systems for providing access to protected memory

Publications (2)

Publication Number Publication Date
CN111539043A true CN111539043A (zh) 2020-08-14
CN111539043B CN111539043B (zh) 2023-09-01

Family

ID=71122928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911380021.XA Active CN111539043B (zh) 2018-12-31 2019-12-27 提供对受保护存储器的存取的系统

Country Status (2)

Country Link
US (1) US11321468B2 (zh)
CN (1) CN111539043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142114A1 (zh) * 2022-01-30 2023-08-03 华为技术有限公司 数据处理方法、装置以及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442634B2 (en) * 2018-04-12 2022-09-13 Micron Technology, Inc. Replay protected memory block command queue
JP7187362B2 (ja) * 2019-03-15 2022-12-12 キオクシア株式会社 ストレージ装置及び制御方法
US11550906B2 (en) * 2019-05-07 2023-01-10 Samsung Electronics Co., Ltd. Storage system with separated RPMB sub-systems and method of operating the same
US11726672B2 (en) 2020-12-24 2023-08-15 Samsung Electronics Co., Ltd. Operating method of storage device setting secure mode of command, and operating method of storage system including the storage device
US11483148B2 (en) 2021-01-15 2022-10-25 Micron Technology, Inc. Batch transfer of control of memory devices over computer networks
US20220231838A1 (en) * 2021-01-15 2022-07-21 Micron Technology, Inc. Server System to Control Memory Devices over Computer Networks
US11481141B1 (en) * 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
US20230057004A1 (en) * 2021-08-17 2023-02-23 Micron Technology, Inc. Secure Collection of Diagnostics Data about Integrated Circuit Memory Cells
KR20230133666A (ko) * 2022-03-11 2023-09-19 에스케이하이닉스 주식회사 전자 장치 및 그 동작 방법
CN118227554A (zh) * 2022-12-20 2024-06-21 成都芯海创芯科技有限公司 一种片上系统以及汽车
CN118250685B (zh) * 2024-05-30 2024-08-02 江西斐耳科技有限公司 一种应用于电子设备的密钥管理方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100088525A1 (en) * 2008-10-03 2010-04-08 Microsoft Corporation External encryption and recovery management with hardware encrypted storage devices
CN102541765A (zh) * 2010-09-30 2012-07-04 美光科技公司 处理器主存储器的存储器内容的安全保护
WO2013048407A1 (en) * 2011-09-29 2013-04-04 Intel Corporation Apparatus, system, and method for providing memory access control
CN108170562A (zh) * 2018-01-12 2018-06-15 深圳大普微电子科技有限公司 一种固态硬盘及其数据处理方法和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036020B2 (en) * 2001-07-25 2006-04-25 Antique Books, Inc Methods and systems for promoting security in a computer system employing attached storage devices
DE102008027043B4 (de) * 2008-06-06 2012-03-08 Giesecke & Devrient Gmbh Verfahren zum Personalisieren eines Sicherheitselements eines mobilen Endgeräts
US10069633B2 (en) * 2016-09-30 2018-09-04 Data I/O Corporation Unified programming environment for programmable devices
US10922441B2 (en) * 2018-05-04 2021-02-16 Huawei Technologies Co., Ltd. Device and method for data security with a trusted execution environment
US11088845B2 (en) * 2018-07-03 2021-08-10 Western Digital Technologies, Inc. Non-volatile memory with replay protected memory block having dual key

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100088525A1 (en) * 2008-10-03 2010-04-08 Microsoft Corporation External encryption and recovery management with hardware encrypted storage devices
CN102541765A (zh) * 2010-09-30 2012-07-04 美光科技公司 处理器主存储器的存储器内容的安全保护
WO2013048407A1 (en) * 2011-09-29 2013-04-04 Intel Corporation Apparatus, system, and method for providing memory access control
CN108170562A (zh) * 2018-01-12 2018-06-15 深圳大普微电子科技有限公司 一种固态硬盘及其数据处理方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142114A1 (zh) * 2022-01-30 2023-08-03 华为技术有限公司 数据处理方法、装置以及电子设备

Also Published As

Publication number Publication date
US11321468B2 (en) 2022-05-03
CN111539043B (zh) 2023-09-01
US20200210596A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN111539043B (zh) 提供对受保护存储器的存取的系统
US11385838B2 (en) Host accelerated operations in managed NAND devices
CN112313632B (zh) 被管理的nand装置中的主机加速操作
CN111066007B (zh) 对受到管理的nand的rpmb改进
US11722323B2 (en) Physical unclonable function with NAND memory array
US12002521B2 (en) Memory device error detection with improved scanning
US20210203496A1 (en) Secure key update for replay protected memory blocks
US11693732B2 (en) Cryptographic data integrity protection
US11775449B2 (en) Increased efficiency obfuscated logical-to-physical map management
US10725687B1 (en) Settable replay protected memory block characteristics in a logic unit
CN112313634A (zh) 快闪存储器的主机侧缓存安全
CN111538685A (zh) 使用固件的存储器装置策略执行
CN114093406A (zh) 一种存储器装置、系统、信息处理方法及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant