CN114093406A

CN114093406A - 一种存储器装置、系统、信息处理方法及可读存储介质

Info

Publication number: CN114093406A
Application number: CN202111261512.XA
Authority: CN
Inventors: 杨垒; 开跃春
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2021-10-28
Filing date: 2021-10-28
Publication date: 2022-02-25

Abstract

本发明公开一种存储器装置、系统、信息处理方法及可读存储介质。存储器中的控制器执行以下操作，使用第一未加密物理地址生成第一固定格式物理地址；第一固定格式物理地址包含存储Token的第一字段和存储第一未加密物理地址的第二字段；对第一固定格式物理地址进行CRC获得第一CRC数据；将第一CRC数据替换Token，使第一固定格式物理地址形成第二固定格式物理地址；对第二固定格式物理地址加密获得第一加密物理地址；生成指示第一加密物理地址和对应于第一未加密物理地址的第一逻辑地址的第一加密L2P指针；将第一加密L2P指针发送到主机器件，以使主机器件的内存缓存第一加密L2P指针。

Description

一种存储器装置、系统、信息处理方法及可读存储介质

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器装置、系统、信息处理方法及可读存储介质。

背景技术

存储器系统通常提供为计算机或其它电子器件中的内部半导体集成电路。存在许多不同类型的存储器，包括易失性和非易失性存储器。易失性存储器需要电力来维护其数据，并且包括随机存取存储器(RAM，Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)或同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)等等。非易失性存储器在不通电时可以保留存储的数据，并且包括快闪存储器(Flash Memory)、只读存储器(ROM，Read Only Memory)、电可擦可编程ROM(EEPROM，Electrically Erasable Programmable Read-Only Memory)、静态RAM(SRAM，Static Random Access Memory)、可擦除可编程ROM(EPROM，ErasableProgrammable Read-Only Memory)、电阻可变存储器，诸如相变随机存取存储器(PCRAM，Phase Change Random Access Memory)、电阻式随机存取存储器(RRAM，Resistive RandomAccess Memory)、磁阻随机存取存储器(MRAM，Magnetic Random Access Memory)或3DXPointTM存储器等等。

快闪存储器用作广泛的电子应用的非易失性存储器。快闪存储器系统通常包括允许高存储器密度、高可靠性及低功率消耗的一或多组单晶体管、浮置栅极或电荷俘获存储器单元。两种常见类型的快闪存储器阵列架构包括NAND和NOR架构，它们以每种架构的基本存储器单元所布置的逻辑形式命名。存储器阵列的存储器单元通常被布置成矩阵。在实例中，存储器阵列的行中的每个浮置栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，存储器阵列的列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，存储器阵列的串中的每个存储器单元的漏极在源极线与位线之间以源极到漏极的方式串联耦合在一起。NOR和NAND架构半导体存储器阵列均通过解码器来访问，所述解码器通过选择耦合到其栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，选定的存储器单元一旦被激活，就将其数据值置于位线上，从而导致取决于特定单元被编程的状态而有不同的电流流动。在NAND架构半导体存储器阵列中，高偏置电压被施加到漏极侧选择栅极(SGD)线。以特定通过电压(例如，Vpass)驱动耦合到每一组的未选定存储器单元的栅极的字线以操作每一组的未选定存储器单元作为通过晶体管(例如，以不受其存储的数据值限制的方式通过电流)。然后电流通过每个串联耦合组从源极线流到位线，仅受每一组的选定存储器单元的限制，将选定存储器单元的当前编码数据值置于位线上。

NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可以被单独地或共同地编程为一或多个编程状态。例如，单级单元(SLC，Single Level Cell)可以表示两个编程状态(例如，1或0)中的一个，表示一个数据位。然而，快闪存储器单元还可表示两个以上编程状态中的一个，从而允许制造更高密度存储器而不增加存储器单元的数目，因为每一单元可表示一个以上二进制数字(例如，一个以上位)。这些单元可称为多状态存储器单元、多位单元或多级单元(MLC，Multiple Level Cell)。在某些实例中，MLC可指可每单元存储两位数据(例如，四个编程状态中的一个)的存储器单元，三级单元(TLC，Triple Level Cell)可指可每单元存储三位数据(例如，八个编程状态中的一个)的存储器单元，且四级单元(QLC)可每单元存储四位数据。MLC在本文中在其更广泛的上下文使用，以可指代每一单元可存储一个以上数据位(即，其可表示两个以上编程状态)的任何存储器单元。

此类3D NAND器件通常包括串联耦合的存储单元串(例如，漏极至源极)，位于靠近源极的一或多个源极侧选择栅极(SGS)和靠近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可以包括一或多个场效应晶体管(FET，Field Effect Transistor)或金属氧化物半导体(MOS，Metal Oxide Semiconductor)结构器件等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔层。半导体结构(例如，多晶硅结构)可邻近一串存储单元延伸以形成用于所述串的存储单元的沟道。在竖直串的实例中，多晶硅结构可以是竖直延伸柱的形式。在一些实例中，所述串可以是“折叠的”，并且因此相对于U形柱布置。在其它实例中，多个竖直结构可彼此堆叠以形成存储单元串的堆叠阵列。

存储器阵列或器件可组合在一起以形成存储器系统的存储卷，例如固态驱动器(SSD，Solid State Drive)、通用快闪存储(UFSTM)器件、多媒体卡(MMC，Multi MediaCard)固态存储器件、嵌入式MMC器件(eMMCTM)等。SSD可用作计算机的主存储器件，在例如性能、大小、重量、耐用性、工作温度范围和功耗方面具有优于具有移动部件的传统硬盘驱动器的优点，等等。例如，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器(例如机电等)相关联的其它延迟。SSD使用非易失性存储器单元(诸如快闪存储器单元)来消除内部电池供电需求，因此允许驱动器更加通用和紧凑。

SSD可以包括数个存储器系统，包括数个管芯或逻辑单元(例如，逻辑单元号或LUN)，并且可以包括执行操作存储器系统或与外部系统接口所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可以包括一或多个快闪存储器电路系统管芯，所述快闪存储器电路系统管芯包括数个存储器阵列和其上的外围电路系统。快闪存储器阵列可以包括组织成数个物理页的数个存储器单元块。在许多实例中，SSD还将包括DRAM或SRAM(或其它形式的存储器管芯或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，存储器操作例如读取或写入操作以在存储器系统与主机之间传送数据(例如，用户数据和相关联的完整性数据，诸如错误数据和地址数据等)的读取或写入操作，或从存储器系统擦除数据的擦除操作。

发明内容

有鉴于此，本发明的主要目的在于提供一种存储器装置、系统、信息处理方法及可读存储介质，能够有效的保护L2P表安全性和数据的完整性。

为达到上述目的，本发明的技术方案是这样实现的：

第一方面，本发明提供一种存储器装置，包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，

所述控制电路被配置为：响应于携带有第一加密逻辑到物理L2P指针的第一存储指令，从所述多条字线中确定选定字线；从所述多条位线中确定选定位线；基于所述选定字线和所述选定字线确定选定的第一存储器单元；将第一加密L2P指针存储在所述第一存储器单元；

其中，所述第一加密L2P指针由存储器系统的控制器基于第一加密物理地址和对应于第一未加密物理地址的第一逻辑地址生成的；所述第一加密物理地址由所述控制器使用所述第一未加密物理地址生成第一固定格式物理地址，所述第一固定格式物理地址至少包含用于存储令牌Token的第一字段和用于存储所述第一未加密物理地址的第二字段、对所述第一固定格式物理地址进行循环冗余校验CRC获得与所述Token包含相同数量比特位的第一CRC数据、将所述第一CRC数据替换所述第一字段中的所述Token，使所述第一固定格式物理地址形成第二固定格式物理地址、对所述第二固定格式物理地址进行加密获得的。

第二方面，本发明实施例还提供一种存储器系统，包含：用于存储数据的存储器装置；

以及耦合到所述存储器装置的控制器，其中所述控制器被编程为执行以下操作，包含：

使用第一未加密物理地址生成第一固定格式物理地址；所述第一固定格式物理地址至少包含用于存储令牌Token的第一字段和用于存储所述第一未加密物理地址的第二字段；

对所述第一固定格式物理地址进行循环冗余校验CRC获得与所述Token包含相同数量比特位的第一CRC数据；

将所述第一CRC数据替换所述第一字段中的所述Token，使所述第一固定格式物理地址形成第二固定格式物理地址；

对所述第二固定格式物理地址进行加密，获得第一加密物理地址；

生成指示所述第一加密物理地址和对应于所述第一未加密物理地址的第一逻辑地址的第一加密逻辑到物理L2P指针。

第三方面，本发明还提供一种信息处理方法，应用于包含用于存储数据的存储器装置和耦合到所述存储器装置的控制器的存储器系统，所述方法包含：

由存储器系统中的所述控制器使用第一未加密物理地址生成第一固定格式物理地址；所述第一固定格式物理地址至少包含用于存储令牌Token的第一字段和用于存储所述第一未加密物理地址的第二字段；

由所述控制器对所述第一固定格式物理地址进行循环冗余校验CRC获得与所述Token包含相同数量比特位的第一CRC数据；

由所述控制器将所述第一CRC数据替换所述第一字段中的所述Token，使所述第一固定格式物理地址形成第二固定格式物理地址；

由所述控制器对所述第二固定格式物理地址进行加密，获得第一加密物理地址；

由所述控制器生成指示所述第一加密物理地址和对应于所述第一未加密物理地址的第一逻辑地址的第一加密逻辑到物理L2P指针。

第四方面，本发明实施例还提供了一种计算机可读介质，包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

生成指示所述第一加密物理地址和对应于所述第一未加密物理地址的第一逻辑地址的第一加密逻辑到物理L2P指针；

将所述第一加密L2P指针发送到主机器件，以使所述主机器件的内存缓存所述第一加密L2P指针；所述主机器件为能够与所述存储器系统通信的器件。

本发明实施例提供一种存储器装置、系统、信息处理方法及可读存储介质。其中，所述存储器系统中的所述控制器被编程为执行以下操作，包含：使用第一未加密物理地址生成第一固定格式物理地址；所述第一固定格式物理地址至少包含用于存储令牌Token的第一字段和用于存储所述第一未加密物理地址的第二字段；对所述第一固定格式物理地址进行循环冗余校验CRC获得与所述Token包含相同数量比特位的第一CRC数据；将所述第一CRC数据替换所述第一字段中的所述Token，使所述第一固定格式物理地址形成第二固定格式物理地址；对所述第二固定格式物理地址进行加密，获得第一加密物理地址；生成指示所述第一加密物理地址和对应于所述第一未加密物理地址的第一逻辑地址的第一加密逻辑到物理L2P指针；将所述第一加密L2P指针发送到主机器件，以使所述主机器件的内存缓存所述第一加密L2P指针；所述主机器件为能够与所述存储器系统通信的器件。本发明实施例提供的存储器系统通过把L2P数据定义成存储器能够识别的固定格式，通过对固定格式的不同部分的合法性校验，实现一定的数据验证，又通过对L2P数据进行CRC和加密，进一步的保证L2P数据的安全性和完整性。

附图说明

在不一定按比例绘制的附图中，相同的标号可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图以实例而非限制的方式一般性地说明了本文档中讨论的各种实施例。

图1为本发明实施例提供的用于说明包含主机器件和存储器系统的环境实例；

图2为本发明实施例提供的一些方面的包含外围电路的示例性存储器装置的示意图；

图3为本发明实施例提供的单块三维存储器阵列的一个实例性方案的一部分的透视图；

图4为本发明实施例提供的由存储器系统102的控制器1021生成加密L2P指针并在主机器件101处缓存的处理流程200的流程示意图；

图5为本发明实施例提供的对第一未加密物理地址进行加密的流程示意图；

图6为本发明实施例提供的第一固定格式物理地址的一种结构示意图；

图7为本发明实施例提供的采用图6中的固定格式的物理地址的加密的流程示意图；

图8为本发明实施例提供的一种存储器系统102将现有第一L2P指针转换成第一加密L2P指针以在主机器件101处缓存的处理流程300的流程示意图；

图9为本发明实施例提供的一种存储器系统102使用存储在存储器系统102处的加密L2P指针响应R/W请求的处理流程400的示意图；

图10为本发明实施例提供的存储器系统102中的控制器1021对加密物理地址进行解密的流程示意图；

图11为本发明实施例提供的采用图6中的固定格式的物理地址以及采用图8中的加密流程对应的解密流程示意图；

图12为本发明实施例提供的另一种存储器系统102使用加密L2P指针响应R/W请求的处理流程500的示意图；

图13为本发明实施例提供的主机器件101中未缓存加密L2P指针时的读取处理流程600的示意图；

图14为本发明实施例提供的可由存储器系统和主机器件执行以处理写入请求的处理流程700的一个实例的流程图；

图15为本发明实施例提供的可以由存储器系统和主机器件执行以在主机器件处缓存一组L2P指针的处理流程800的一个实例的流程图；

图16为本发明实施例提供的一种存储器系统102和主机器件的应用场景的结构示意图；

图17为本发明实施例提供的可在其上执行本文所讨论的任何一或多个技术的实例机器1000的框图。

具体实施方式

本发明的方面涉及一种主机器件能够安全缓存的存储器系统，其可被配置为维持逻辑到物理L2P指针的系统。L2P指针将存储器系统中的存储器阵列处的物理地址与在主机器件使用的逻辑地址相关联。L2P指针可以采用L2P表等共同数据结构存储于存储器系统。主机器件作出的读取和写入请求包含与待读取或写入的数据单元相关的逻辑地址。存储器系统使用逻辑地址生成L2P指针，和/或访问逻辑地址与存储器阵列出的一个或者多个物理地址关联的先前生成的L2P指针。

为了维持持久性，L2P指针可存在存储器系统的存储器阵列中。在存储器系统的被使用期间，L2P指针直接从存储器阵列读取。应该理解的是，从存储器阵列读取L2P指针需要较长时间，读写操作具有较大的时延。为了降低时延，存储器系统中还可以包括RAM，则L2P指针中的一些或者全部可在使用期间存储于存储器系统的控制器处以缩短时延。应该知道，访问存储器系统的控制器RAM处的L2P指针的读取操作比访问存储器阵列出的L2P指针的读取操作要快。要知道，对于一些实施例中，控制器的RAM比较小，不能加载存储器阵列的完整L2P表。此外，一些存储器系统的控制还不包括RAM。

在此基础上，在一些实施例中，存储器系统被设置为在主机器件处缓存部分或者全部L2P表，也就是，L2P指针可以存储于主机器件的RAM处。当在逻辑地址进行读取请求时，主机器件确定是否缓存了对应于该逻辑地址的L2P指针。若有，则使用该缓存的L2P指针解析存储器系统中对应于该逻辑地址的物理地址。主机器件使用包含该物理地址的读取请求。存储器系统反馈在该物理地址处存储的数据。

在主机器件处缓存L2P指针有以下优点：可以允许更快地检索数据，因为存储器系统不同在存储器阵列执行单独读取操作以获取L2P指针；可以减少在存储器系统处对RAM的需要，存储器系统不需要再单独缓存在主机器件已经缓存的L2P指针。

但应该了解的是，在主机器件缓存L2P指针也存在暴露存储器系统中的物理地址结果的风险，比如，主机器件可以通过使用缓存未加密的L2P指针，来推测存储器系统内部的读写算法，进而L2P指针中的物理地址，在存储器系统中访问超出预期的数据。再比如，主机器件使用非法的L2P指针，这样，在存储器系统中可能引起非预期的改变，其中，非法的L2P指针主要可能来自以下两个方面：一方面，用户故意地或者无意地使用了错误的L2P指针；另一方面，数据在传输错误过程中，L2P指针的某些部分被传输错误。

本发明的方面通过对主机器件缓存的L2P指针进行加密以解决上述存在的风险。主要思想在于：为保证L2P指针的数据完整性，L2P指针中的物理地址设置成存储器系统识别的固定格式，并对其进行加密和CRC校验，生成加密的L2P指针，可以被缓存到主机器件中。

主机器件使用未加密(或明文)逻辑地址访问已缓存在主机器件的加密L2P指针，得到与未加密逻辑地址对应的加密物理地址。主机器件使用加密物理地址对存储器系统作出读取或者写入请求(读取/写入请求)。在接收到读取/写入请求时，存储器系统解密前述的加密物理地址生成未加密的物理地址，然后存储器系统使用未加密的物理地址执行相关读写操作。由于主机器件未被给予未加密物理地址的访问权，所以主机器件难以推测存储器系统的读写算法，难以导出存储器系统的物理地址且访问无意义数据或对存储器系统进行恶意修改。

需要说明的是，未加密物理地址，这里也可以称为明文物理地址。明文逻辑地址也即是未加密逻辑地址。

图1为本发明实施例提供的用于说明包含主机器件和存储器系统的环境实例。该环境实例100包括主机器件101和存储器系统102；所述主机器件101通过通信接口与所述存储器系统102进行通信。所述主机器件101和/或所述存储器系统102可以包含在各种产品，比如，物联网(IoT)器件，如冰箱或者其他设备、传感器、电动机、移动通信器件、汽车、无人驾驶等，用于支持产品的处理、通信或者控制。

存储器系统102包括控制器1021和存储器装置1022，所述存储器装置1022，如图2所示，包含多个单独存储器管芯堆叠的存储器阵列1022-1和耦合到存储器阵列1022-1的外围的控制电路1022-2，其中，所述存储器阵列可以如二维或三维(3D)进行堆叠，比如，二维或三维(3D)的NAND管芯的堆叠，一种可实施结构如图3所示。图3示出本发明实施例提供的单块三维存储器阵列的一个实例性方案的一部分的透视图。需要说明的是，存储器阵列包含多块存储块，图2所示的是其中某一任一块。参考图3，存储块30包含堆叠在衬底(未示出)之上且平行于衬底表面的多个层，图3示出了四个层上的四个字线(WL)，不妨将其记为WL0至WL3。存储块30还布置有多个与字线垂直的通孔。一个字线与一个通孔的交叉点形成一个存储器单元，因此也可以将一个通孔称之为存储器单元串。本领域技术人员应该理解的是，存储块30的字线的数量和存储器单元串的数量不限于特定的值，比如，存储块30可以包括64字线，64个字线与一个存储器单元串交叉形成沿着存储器单元串的64个存储单元。再比如，存储块30包括存储器单元串的数量可以是以十万、百万甚至更大的数量级计算，一个字线上包括其与例如几百万个存储器单元串交叉而形成的几百万个存储器单元。存储块30中的存储器单元可以是单级存储器单元或者多级存储器单元，其中，单级存储器单元可以是能够存储1个比特(bit)的单级单元(SLC)；多级存储器单元可以是能够存储2个bit的多级单元(MLC)，能够存储3个bit的三级单元(TLC)，能够存储4个bit的四级单元(QLC)，能够存储5个bit的五级单元(PLC)。如图2所示，存储块200还包括位线(BL)、位线选择器(BLS，也可以称之为顶部选择栅极线SGDL)、源极线(SL)、源极选择线(SLS，也可称之为底部选择栅极线SGSL)，这些电路线和字线(WL)一起可以实现对存储块30中任何存储器单元的寻址。

在一些实施例中，所述存储器装置1022还包括读/写电路、行解码器以及列解码器。在一些实施例中，在存储器阵列1022-1的相对侧上以对称的方式实现各种外围电路对存储器阵列1022-1的访问，以使在每侧上的访问先和电路的密度减少一半。读/写电路包括多个感测块SB，用于对存储器阵列1022-1的页面并行地进行读取或者编程。存储器阵列1022-1可通过字线经由行解码器以及位线经由列解码器寻址。在一些实施例中，存储器阵列1022-1、控制电路1022-2、读/写电路、行解码器以及列解码器可以被制造在芯片上，其中图2的虚线框也可以代表芯片。并且通过信号线1022-3在控制器1021和芯片之间传送。图2还示出了虚设存储区DMX和DMY中布置多个虚设单元、虚设字线和虚设位线(未示出)，如图2所示虚设存储器DMX1-DMX2以及DMY1-DMY2沿存储器阵列1022-1的侧面设置，用于存储器系统完成后进行读/写测试。

控制电路1022-2被配置为与读/写电路协作以对存储器阵列1022-1执行存储操作。控制电路包括状态机、片上地址解码器和功率控制模块，其中，状态机被配置为提供存储操作的芯片级控制；片上地址解码器被配置为在主机或存储器系统的控制器使用的地址到行解码器以及列解码器使用的硬件地址之间提供地址接口。功率控制模块被配置为在每次存储操作器件控制提供给字线和位线的功率和电压。

在一些实施例中，所述存储器装置还可以包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，

所述控制电路可以被配置为：响应于携带有第一加密逻辑到物理L2P指针的第一存储指令，从所述多条字线中确定选定字线；从所述多条位线中确定选定位线；基于所述选定字线和所述选定字线确定选定的第一存储器单元；将第一加密L2P指针存储在所述第一存储器单元；

这里描述的是，所述控制电路1022-2响应于控制器1021通过信号线1022-3传输的携带有第一加密L2P指针的第一存储指令，经由读/写电路、行解码器以及列解码器，从存储器阵列1022-1中选定字线与选定位线交叉处的第一存储器单元，也即选定的第一存储器单元，然后将所述第一加密L2P指针存储在所述第一存储器单元中，也就是将第一加密L2P指针存储在存储器阵列1022-1中。具体第一加密L2P指针如何获得在后续有详细描述，在此不再赘述。此外，应该理解的是，这里所说的第一存储器单元可以包含一个或者多个。

在另一些实施例中，所述控制电路还可以被控制为：响应于第二存储指令，存储包括多个所述第一加密L2P指针的加密L2P表。也就是将加密L2P表存储在存储器阵列1022-1中。

在一些实施例中，所述控制电路还可以被控制为：响应于包含第一未加密物理地址的读取指令或写入指令，从所述多条字线和所述多条位线中获得选定的第二存储器单元，从所述第二存储器单元读取数据，或者，将数据写入所述第二存储器单元。这是存储器阵列的常规作用，在存储器阵列处读取或写入数据。同前述描述，第二存储器单元也可以为一个或多个。

在一些实施例中，所述存储器阵列可以为三维NAND存储阵列；所述存储器系统可以为三维NAND存储器装置。

对于存储器装置来说，在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层、物理页的数目，以此增加存储器系统的密度。在一种实施例中，存储器系统102可以为主机器件的离散存储器或存储器组件。在另一些实施例中，存储器系统102还可以为集成电路的一部分，如，芯片上系统(SOC，System on Chip)的一部分。此时，存储器系统102与主机器件101的一个或多个组件堆叠或以其他方式组装在一起。

在图1的环境实例100中，主机器件101可以包括处理器1011和主机RAM1012，其中，所述主机RAM1012可以包括DRAM、SDRAM或任何其它合适的易失性或者非易失性存储器件。所述存储器系统102上可以设置一个或者多个通信接口，与主机器件101中的一个或者多个组件及进行通信。所说的主机器件101中的一个或者多个组件可以为串行高级技术附接(SATA)接口、高速外围组件互连(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMC^TM接口等等。主机器件101还可以包括电子元件、存储器卡读取器或存储器系统102外部的一个或多个其它电子元件。在一些实施例中，所述主机器件101可以为参考图17中的一些部分或者所有组件的机器。另外，图16中讨论的是主机器件101中的附加实例。

图1中的环境实例100工作原理如下：控制器1021可从主机器件101接收指令，与所述存储器装置1022进行通信，如控制器1021通过执行写入或者擦除指令将数据传送到所述存储器装置1022中的一个或多个存储器单元、平面、子块、块或页中；或者控制器1021通过执行读取指令将数据传送给主机器件101。在硬件上，所述控制器1021可包括一或多个控制器单元、电路或组件，被配置为控制跨越所述存储器装置1022的访问且提供主机器件101与所述存储器系统102之间的转换层。控制器1021还可包括一个或多个输入/输出(I/O)电路、线或接口以将数据传送到所述存储器装置1022，或者从所述存储器装置1022中传输数据。控制器1021还可包括存储器管理单元1021-1和阵列控制单元1021-2。

所述存储器管理单元1021-1可包括电路硬件或固件，比如与各种存储器管理功能相关联的多个组件或集成电路。为了描述本发明的技术方案，将NAND存储器为例进行上下文描述实例存储器操作或管理功能。本领域技术人员应该知道，其他形式的非易失性存储器可具有类似的存储器操作或管理功能。其中，NAND存储器的管理功能可包括磨损均衡，如垃圾收集或回收、错误检测或纠错、块引退或者一个或多个其它存储器管理功能。所述存储器管理单元1021-1可将主机器件101的指令处理成所述存储器系统102可识别的命令，比如，将从主机器件101接收到的指令解析或者格式化成与所述存储器装置1022的操作相关的命令等；或者所述存储器管理单元1021-1还可生成用于所述阵列控制单元1021-2或者所述存储器系统102的一个或多个其他组件的器件命令，如，实现各种存储器管理功能的命令。

所述存储器管理单元1021-1可被配置为包含一组管理表130，该一组管理表130用于维护与所述存储器系统102的一个或多个组件关联的各种信息，如，与耦合到所述控制器1021的存储器阵列，或者一个或多个存储器单元相关的各种信息，比如，所述管理表130可包含耦合到控制器1021上的存储器单元一个或多个块的块年龄、块擦除计数、错误历史或一个或多个错误计数等信息。其中，错误计数可以包括操作错误计数、读位错误计数等。在一些实施例中，在检测到的错误计数高于一定阈值的情况下，位错误则是不可纠正的位错误。在一些实施例中，管理表130可维护可校正或不可校正位错误的计数等。

管理表130还可以包含一个或多个L2P表，其包含一个或多个使用逻辑地址与所述存储器装置1022的存储器阵列处对的物理地址相关联的L2P指针。在一些实施例中，管理表130可以包含未加密L2P表和/或加密L2P表。未加密L2P表可以包括指示未加密逻辑地址和未加密物理地址的L2P指针；加密L2P表可以包含加密物理地址和未加密逻辑地址的加密L2P指针。在实际应用过程中，所述管理表130可以在所述存储器管理单元1021-1处示出，也即所述管理表130可以存储在控制器1021的RAM。在另一些实施例中，所述管理表130还可以存储在所述存储器装置1022中的存储器阵列中。在使用时，所述存储器管理单元1021-1可从控制器1021的RAM读取缓存的部分或全部管理表130；也可以从所述存储器装置1022中的存储器阵列读取所述管理表130。

所述阵列控制单元1021-2可以包含电路系统或组件，被配置成控制完成以下相关的存储器操作，比如，所述阵列控制单元1021-2控制将数据写入到耦合在所述控制器1021的存储器系统102中的一个或多个存储器单元，从所述一个或多个存储器单元读取数据，或擦除所述一个或多个存储器单元。所述阵列控制单元1021-2可接收到所述主机器件101发送的命令，或所述存储器管理单元1021-1内部生成的主机命令，主机命令可以为与耗损均衡、错误检测或校正等关联的命令。

所述阵列控制单元1021-2还可包括错误校正码(ECC)组件140，其可包含用于检测或校正与以下相关错误的ECC引擎或其他电路系统，其中相关错误可以为将数据写入到耦合在所述控制器1021的存储器系统102中的一个或多个存储器单元或从所述一个或多个存储器单元读取数据过程中可能出现的错误。控制器1021被配置为有效检测与各种操作或数据存储相关的错误事件，所说错误事件，比如，位错误、操作错误等等，并从所述错误事件中恢复，同时维持在主机器件101与存储器系统102之间传输数据的完整性，或者维持所存储数据的完整性，比如可以使用冗余RAID存储等，可以移除，如引退发生故障的存储器资源，如，存储器单元、存储器阵列、页、块等，用于防止未来的错误。

在图1的环境实例100中，控制器1021还包括加解密单元141，所说的加解密单元被配置为对数据执行密码操作，如本发明描述的对未加密物理地址进行加密，以及对加密物理地址进行解密。在一些实施例，加解密单元可以包括一个或多个寄存器和一个或者多个数学引擎，其中，寄存器用于存储执行密码操作的密码信息，如前述的Token、随机数等；所说的数学引擎用于利用Token、随机数执行密码操作，如前述的生成具有Token字段的固定格式物理地址，并对该固定格式物理地址进行CRC校验，将CRC数据Token放置在固定格式物理地址，然后在对固定格式物理地址进行加密操作。在一些实施例中，加解密单元可用硬件、软件或者软硬件结合的方式组合实现，比如，加解密单元可以包含在控制器1021的处理器或者类似硬件组件处执行的指令。在一些实施例中，加解密单元可以包括用于执行密码操作的转用硬件。

所述存储器装置1022中的存储器阵列可以包括例如布置在一或多个器件、一或多个平面、一或多个子块、一或多个块、一或多个页等中的若干存储器单元。作为一个实例，48GB TLC NAND存储器系统可以包括每页18592字节(B)的数据(16384+2208字节)、每块1536页、每平面548块、以及每器件4个或更多个平面。作为另一实例，32GB MLC存储器系统(每单元存储两位数据(即，4个可编程状态))可以包括每页18592字节(B)的数据(16384+2208字节)、每块1024页、每平面548块和每器件4个平面，但与对应的TLC存储系统相比，所需的写入时间减少了一半，编程/擦除(P/E)周期增加了两倍。其它实例可以包括其它数目或布置。在一些实例中，存储器系统或其一部分可选择性地以SLC模式或以需要的MLC模式(例如TLC、QLC等)操作。

所述存储器装置1022中的存储器阵列包括物理地址位置150A、150B、150N。物理地址位置是所述存储器装置1022中的存储器阵列上与物理地址唯一地相关联的位置。在操作中，数据通常以页为单位写入存储器系统102或从其读取，且以块为单位擦除。例如，物理地址位置150A、150B、150N可对应于页。然而，可根据需要对较大或较小组的存储器单元执行一或多个存储器操作(例如，读取、写入、擦除等)。因此，在一些实例中，物理地址位置150A、150B、150N包括多于或少于一页。存储器系统102的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。

尽管一页数据可以包括数个字节的用户数据(例如，包括数个数据扇区的数据有效负载)及其对应元数据，但所述页的大小通常仅指用于存储用户数据的字节的数目。作为实例，页大小为4KB的数据页可以包括4KB用户数据(例如，呈现扇区大小为512B的8个扇区)以及与用户数据相对应的数个字节(例如，32B、54B、224B等)的元数据，诸如完整性数据(例如，错误检测或修正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。用于存储元数据等的物理地址位置可以被称为超供应物理地址位置。

不同类型的存储器单元或所述存储器装置1022可以提供不同的页大小，或者可能需要与其关联的不同数量的元数据。例如，不同的存储器系统类型可具有不同的位错误率，其可导致确保数据页的完整性所必需的不同量的元数据(例如，具有较高位错误率的存储器系统可比具有较低位错误率的存储器系统需要更多字节的错误校正码数据)。例如，多级单元(MLC)NAND快闪器件可具有比对应单级单元(SLC)NAND快闪器件高的位错误率。因而，MLC器件可以比对应的SLC器件需要更多的元数据字节用于错误数据。

图1的环境实例100还说明了加密L2P指针可缓存在主机器件101处。存储器系统102的控制器1021生成加密L2P指针。在一些实施例中，存储器系统102从在L2P表处存储的L2P指针生成加密L2P指针。L2P指针包括引用物理地址位置150A、150B、……150N的未加密逻辑地址和未加密物理地址。存储器系统102使用前述的加解密单元将未加密物理地址生成加密物理地址。再将加密物理地址与未加密逻辑地址生成加密L2P指针。加密L2P指针被发送给主机器件101处，在主机器件101处被缓存在主机器件101的RAM处。主机器件101的处理器向存储器系统102发送R/W请求，其中读/写(R/W)请求中包含加密物理地址。存储器系统102的控制器1021接收所述R/W请求，解密被加密的物理地址，最后使用未加密物理地址来执行R/W请求。

在前述的环境实例100的基础上，如图4所示，其示出由存储器系统102的控制器1021生成加密L2P指针并在主机器件101处缓存的处理流程200的流程示意图。

在步骤2001中，存储器系统102的控制器1021生成第一加密物理地址。所述控制器1021可以从所述存储器装置1022处获得第一未加密物理地址，利用控制器1021中的加解密单元将所述第一未加密物理地址生成第一加密物理地址。

在一些实施例中，步骤2001，如图5所示，可以包括：

2001-1：使用第一未加密物理地址生成第一固定格式物理地址；所述第一固定格式物理地址至少包含用于存储令牌Token的第一字段和用于存储所述第一未加密物理地址的第二字段；

2001-2：对所述第一固定格式物理地址进行循环冗余校验CRC获得与所述Token包含相同数量比特位的第一CRC数据；

2001-3：将所述第一CRC数据替换所述第一字段中的所述Token，使所述第一固定格式物理地址形成第二固定格式物理地址；

2001-4：对所述第二固定格式物理地址进行加密，获得第一加密物理地址。

这里，所说的第一固定格式物理地址可以是指包含所述控制器1021能够识别的固定字段的物理地址，比如，第一固定格式物理地址可以包含64比特(bit)，并且这个64bit可以分成包含两个32bit的第一字段和第二字段，所述第一字段可以用于放置Token；所述第二字段可以用于放置第一未加密物理地址。需要说明的是，第一字段还可以分成多个子字段，用于放置不同数据，比如，逻辑地址的偏移量和连续个数。但必须说明的是，所述多个子字段中放置的数据必然包含Token。在一些实施例中，考虑处理速度问题，Token优选占16bit。其他数据总共占16bit。具体格式，作为一种可选的实施方式，如图6所示。

这里所描述的加密方式可以是：先将第一未加密物理地址封装形成固定格式的第一固定格式物理地址，然后，在对所述第一固定格式物理地址的全部字段或者部分字段进行CRC校验，获得与Token所占bit相同的第一CRC数据；然后将，第一固定格式物理地址中的Token换成所述第一CRC数据，形成第二固定格式物理地址，最后对所述第二固定格式物理地址进行加密，获得第一加密物理地址。其中，优选对所述第一固定格式物理地址的全部字段进行CRC校验。

其中，所述对所述第二固定格式物理地址进行加密，获得第一加密物理地址，可以包括：由所述控制器使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

这里，随机数所包含的比特位数可以不用限制。在实际使用过程中，在前述所述第一固定格式物理地址和所述第二固定格式物理地址为64bit的情况下，所述随机数可以采用8字节的seed对所述第二固定格式物理地址进行异或加密。也可以使用任意位数的随机数对所述二固定格式物理地址进行异或加密，只要使用相同的随机数对后述获得的待识别物理地址进行异或解密即可。

基于前述描述的过程，图7示出了采用图6中的固定格式的物理地址的加密过程。

需要说明的是，前述对于第一未加密物理地址进行加密过程中所使用的Token、第一CRC数据和随机数需要被存储器系统102存储起来，以便后续的解密使用。

在一些实施例中，所述控制器1021还被配置为执行以下操作，包含：生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。该关联关系应该存储在存储器系统101中主机器件101不可能访问到的地方，其可以存储在存储器系统中控制器的RAM或者存储器阵列中。

在一些实施例中，第一未加密物理地址获取可以如下：由控制器1021从在所述存储器阵列处存储的L2P表读取第一L2P指针；所述第一L2P指针指示所述第一逻辑地址和与所述第一逻辑地址相关联的所述存储器阵列处的所述第一未加密物理地址。

在步骤2002中，存储器系统102的控制器1021生成指示所述第一加密物理地址和对应于所述第一未加密物理地址的第一逻辑地址的第一加密逻辑到物理L2P指针。所述控制器1021可以通过生成包含第一加密物理地址的指示和对应于第一逻辑地址的指示的数据结构生成第一加密L2P指针。在一些实施例中，所述控制器1021还可以从现有的L2P指针生成第一加密L2P指针，具体的，用第一加密物理地址替换现有L2P指针处第一未加密物理地址。

在一些实施例中，在所述存储器装置包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，所述控制电路可以被配置为：响应于携带有第一加密逻辑到物理L2P指针的存储指令，将所述第一加密L2P指针存储选定的第一存储器单元。其中，所述第一存储器单元可以由控制器通过向控制电路发送第一存储指令后，由控制电路响应于携带有第一加密逻辑到物理L2P指针的第一存储指令，从所述多条字线中确定选定字线；从所述多条位线中确定选定位线；基于所述选定字线和所述选定字线确定。

在另一些实施例中，所述控制电路还被控制为：

响应于第二存储指令，存储包括多个所述第一加密L2P指针的加密L2P表。

在步骤2003中，存储器系统102的控制器1021将第一加密L2P指针发送到主机器件101，以使所述主机器件101进行缓存。所述第一加密L2P指针可以使用任何合适的协议或者标准以任何合适的方式被发送到主机器件101。在一些实施例中。所述第一加密L2P指针可以利用PCIe总线实现的非易失性存储器Express(NVMe)标准所支持的主机存储器缓冲器(HMB)特征的一部分发送到主机器件101。

在另一些实施例中，如图8所示，其示出一种存储器系统102将现有第一L2P指针转换成第一加密L2P指针以在主机器件101处缓存的处理流程300的流程示意图。该处理流程300也可在控制器1021中执行。

在步骤3001中，存储器系统102的控制器1021从存储器装置1022中的存储器阵列处存储的L2P表中读取第一L2P指针。

在步骤3002中将第一L2P指针生成第一加密L2P指针，具体可以包括使用第一L2P指针指示的第一未加密物理地址生成第一加密物理地址，具体生成方式如前述，不再赘述。然后，存储器系统102的控制器1021将第一加密物理地址合并在第一L2P指针生成第一加密L2P指针，此时，所述第一加密L2P指针既包含第一未加密物理地址也包含第一加密物理地址；在另一些实施例中，存储器系统102的控制器1021也可以将第一加密物理地址替换第一未加密物理地址，形成第一加密L2P指针，此时，所述第一加密L2P指针中不包括第一未加密物理地址。

在得到第一加密L2P指针后，控制器1021可以对其进行若干操作。比如，步骤3003中所述，将第一加密L2P指针写入L2P表形成加密L2P表。在一些实施例中，加密L2P表可以包括加密L2P指针和/或未加密L2P指针。在实际使用过程中，加密L2P表可以存储在存储器装置1022中存储器阵列处和/或控制器1021的RAM处。在一些实施例中，如步骤3004，所述加密L2P表还可部分或全部被主机器件101缓存。

在一些实施例中，所述存储器系统102允许提前维持一个加密L2P表，以便提高主机器件101缓存加密L2P指针的速度。

具体的，加密L2P表可以为所述存储器系统102的控制器1021生成包含多个所述第一加密L2P指针的加密L2P表。该加密L2P表可以由控制器1021发送到主机器件，以使所述主机器件的内存缓存部分或全部所述加密L2P表。

在已存在加密L2P表时，存储器系统102响应R/W请求的处理流程，可以如图9所示，其示出一种存储器系统102使用存储在存储器系统102处的加密L2P指针响应R/W请求的处理流程400的示意图。

在步骤4001中，存储器系统102的控制器1021接收(和/或生成)包括逻辑地址的R/W请求。在步骤4002中，存储器系统102的控制器1021使用逻辑地址访问或生成加密L2P指针。例如，如果R/W请求是读取请求，则存储器系统102的控制器1021使用逻辑地址在加密L2P表处定位加密L2P指针。如果R/W请求是写入请求，则存储器系统102的控制器1021选择用于存储写入请求中包括的数据的物理地址位置。存储器系统102的控制器1021将该物理地址位置的物理地址转换为加密物理地址，并生成加密L2P指针，以指示写入请求中包括的物理地址和逻辑地址。

在步骤4003中，存储器系统102的控制器1021使用加密L2P指针来处理R/W请求。例如，如果R/W请求是读取请求，则存储器系统解密R/W请求中包括的加密物理地址以生成未加密物理地址。存储器系统102的控制器1021获得存储在与未加密物理地址相关联的物理地址位置处的数据，并将数据返回到读取请求的发起者。如果R/W请求是写入请求，则存储器系统将R/W请求中包括的数据写入到与加密物理地址相关联的未加密物理地址处，并将加密物理地址存储到加密L2P表。

在该处理流程400中，不论是读取还是写入，读取的加密L2P能否被信任以及在获得加密物理地址后，如何对该加密物理地址进行解密。

在一些实施例中，如图10所示，所述控制器1021可以执行以下操作来判断读取的加密L2P能否被信任及如何解密加密物理地址：

4003-1：从所述主机器件接收包含待识别加密物理地址的读取请求或写入请求；所述待识别加密物理地址为所述主机器件基于所述第一逻辑地址访问所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针获得；

4003-2：使用存储的所述随机数对所述待识别的加密物理地址进行异或解密，获得第三固定格式物理地址；

4003-3：使用存储的所述Token替换所述第三固定格式物理地址中第一字段中的数据，使所述第三固定格式物理地址形成第四固定格式物理地址；

4003-4：对所述第四固定格式物理地址进行CRC，获得与所述存储的Token包含相同数量比特位的第二CRC数据；

4003-5：比较所述第一CRC数据和所述第二CRC数据；

4003-6：基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针。

对于4003-6来说，在所述第一CRC数据与所述第二CRC数据一致的情况下，信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；基于所述第四固定格式物理地址生成所述第一未加密物理地址；

在所述第一CRC数据与所述第二CRC数据不一致的情况下，不信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；重新基于所述第一逻辑地址从在所述存储器阵列处存储的L2P表读取第一L2P指针；基于所述第一L2P指针获得所述第一未加密物理地址。

在获得第一未加密物理地址后，在一些实施例中，所述控制器1021还被编程为执行以下操作，包含：

基于所述第一未加密物理地址从所述存储器阵列检索数据；将所述数据向所述主机器件发送，或者，将所述写入请求中包含的数据存储到所述存储器阵列中所述第一未加密物理地址所指示位置。也即执行读/写操作。

这里的解密过程是前述加密过程的逆过程，具体为：先采用存储的随机数对获得的待识别加密物理地址进行异或解密，获得第三固定格式物理地址，在使用存储的Token替换所述第三固定格式物理地址中第一字段中的数据，获得第四固定格式物理地址，然后再对所述第四固定格式物理地址进行CRC检验，获得第二CRC数据，比较存储的第一CRC数据和所述第二CRC数据，在所述第一CRC数据与所述第二CRC数据一致的情况下，信任读取的加密L2P指针；基于第四固定格式物理地址中的第一未加密物理地址进行读写操作；在所述第一CRC数据与所述第二CRC数据不一致的情况下，不信任读取的加密L2P指针，重新从存储器装置1022中的存储器阵列处读取未加密的第一L2P指针，以获得第一未加密物理地址，从而再进行读写操作。

举例来说，在固定格式的物理地址采用图6中的格式时，并且加密采用的是图7中所示的流程，那么，解密过程，可以如图11所示。

在另一些实施例中，加密L2P表可能会缓存在主机器件101处，此时的R/W请求的处理流程，可如图12所示，其示出另一种存储器系统102使用加密L2P指针响应R/W请求的处理流程500的示意图。

在图12中，处理流程500包括两列501、502。

列501包括由诸如主机器件101的主机器件执行的操作。列502包括由诸如存储器系统102的存储器系统执行的操作。在处理流程500中，在主机器件102处可能缓存一或多个加密L2P指针。缓存的L2P指针的逻辑地址对主机器件来说是未加密的。缓存的L2P指针处的物理地址被加密到主机器件101。

在步骤5011中，主机器件101生成指示逻辑地址的读取请求。读取请求可以由主机器件101的操作系统生成和/或可以从在主机器件101处执行的应用程序接收。在步骤5012中，主机器件101搜索在主机器件处缓存的一或多个加密L2P指针，以确定缓存的加密L2P指针中的任何一个是否指示来自读取请求的逻辑地址。如果缓存的加密L2P指针都不指示该逻辑地址，则主机器件101和存储器系统102执行未缓存读取请求例程，具体过程可参考图11描述实例未缓存加密L2P指针时的请求例程。

如果在步骤5012处识别出指示逻辑地址的加密L2P指针，则在步骤5013中，主机器件101访问缓存的L2P指针。在步骤5014中，主机器件101向存储器系统102发送包括由加密L2P指针指示的加密物理地址的读取请求。

存储器系统102在步骤5021中接收包含有加密物理地址的读取请求。在步骤5022中，存储器系统102从加密物理地址生成未加密物理地址，在信任缓存的加密L2P指针时，使用未加密物理地址执行读操作，返回数据(步骤5023)；若信任缓存的加密L2P指针时，重新基于所述逻辑地址从在所述存储器阵列处存储的L2P表读取L2P指针；基于所述L2P指针获得未加密物理地址，再使用未加密物理地址执行读操作，返回数据(步骤5023)，具体解密以及判断过程在前述已经描述，在此不再赘述。

在前述描述了主机器件中缓存了加密L2P指针的读取流程，图13示出的是主机器件101中未缓存加密L2P指针时的读取处理流程600的示意图。

处理流程600是可在上述图12中未缓存之后的操作步骤。处理流程600包括两列601、602。列601包括由诸如存储器系统102的存储器系统执行的操作。列602包括由诸如主机器件101的主机器件执行的操作。

在步骤6021中，主机器件101向存储器系统102发送读取请求。读取请求包括逻辑地址。在一些实例中，读取请求可以是或基于由主机器件101的操作系统和/或在主机器件处执行的应用程序生成的读取请求。

在步骤6011中，存储器系统102接收前述的读取请求。在步骤6012中，存储器系统102确定与读取请求中包括的逻辑地址相关联的未加密物理地址。这里，未加密物理地址从存储器装置1022中的存储器阵列处获得。接下来，若在存储器系统102中没有与该逻辑地址对应的加密L2P指针，需要基于获得的未加密物理地址与逻辑地址生成与该逻辑地址对应的加密L2P指针，具体生成步骤在前述图5中已经描述，在此不再赘述；若在存储器系统102中存储有与该逻辑地址对应的加密L2P指针，需要访问加密L2P表在存储器装置1022和/或控制器1021的RAM处存储的加密L2P表而获得，这也即：在步骤6013中，生成或访问获得逻辑地址对应的加密逻辑到物理指针，也即：如果加密L2P指针已经存储在存储器系统处，则存储器系统读取加密L2P指针。如果加密L2P指针尚未存储在存储器系统处，则存储器系统生成加密L2P指针。如本文描述的，在步骤6014中，存储器系统将基于获得的未加密物理地址读取的数据和获得的加密L2P指针发送到主机器件101。在步骤6022中，主机器件101缓存加密L2P指针。

前面描述的均是读取请求的处理流程。在图14中，其示出可由存储器系统和主机器件执行以处理写入请求的处理流程700的一个实例的流程图。处理流程700包括两列701、702。列701包括由诸如存储器系统102的存储器系统执行的操作。列702包括由诸如主机器件105的主机器件执行的操作。

在步骤7021中，主机器件向存储器系统发送写入请求。读取请求包括逻辑地址和要与逻辑地址相关联地存储的数据。在一些实例中，写入请求是或基于由主机器件的操作系统和/或在主机器件处执行的应用程序生成的写入请求。

在步骤7011中，存储器系统接收写入请求并选择将与由写入请求指示的逻辑地址相关联的未加密物理地址。在步骤7012中，存储器系统将数据写入到由物理地址指示的未加密物理地址位置。在步骤7013中，存储器系统生成用于逻辑地址的加密L2P指针。存储器系统生成加密L2P指针，如本文描述的。在步骤7014中，存储器系统将加密L2P指针发送到主机器件。任选地，存储器系统还向主机器件发送指示所请求的写入成功的写入确认。在步骤7022中，主机器件缓存加密L2P指针。

图13和14示出存储器系统在涉及对应逻辑及物理地址(例如，读取请求及写入请求)的事务期间向主机器件提供用于缓存的加密L2P指针的实例。在一些实例中，主机器件请求对应于一组多个逻辑地址的一组L2P指针。具体可以如图15所示。图15是示出可以由存储器系统和主机器件执行以在主机器件处缓存一组L2P指针的处理流程800的一个实例的流程图。处理流程800包括两列801、802。列801包括由诸如存储器系统102的存储器系统执行的操作。列802包括由诸如主机器件105的主机器件执行的操作。

在操作802处，主机器件向存储器系统发送对一组加密L2P指针的请求。请求可以包括例如一组逻辑地址。在步骤8011中，存储器系统接收请求。在步骤8012中，存储器系统生成或访问与请求中包括的一组物理地址相对应的一组加密L2P指针。请求包括的一些或所有逻辑地址的加密L2P指针可能以已经存储在存储器系统处。例如，存储器系统可以存储加密L2P表，如本文描述的。如果请求中有一些逻辑地址，但存储系统尚未为其存储对应的加密L2P指针，则存储系统会为这些逻辑地址生成L2P指针，如本文描述的。在步骤8013中，存储器系统将对应于请求中的逻辑地址的加密L2P指针发送到主机器件。在步骤8022中，主机器件缓存加密L2P指针。

基于前述的存储器系统102和主机器件101各种实例，图16示出了一种前述存储器系统102和主机器件的应用场景的结构示意图。在图14所示的应用场景中，本文所公开的存储系统102和主机器件101可以作为一或多个装置930-950的一部分。装置包括可以包括诸如主机器件101等主机器件的任何器件。主机器件101可以是能够执行指令(按顺序或以其它方式)的任何器件。实例装置为车辆930，所述存储器系统和所述主机器件101可以作为信息娱乐系统、控制系统等的一部分；再比如装置包括无人驾驶飞机950，本文公开的所述存储器系统和所述主机器件101可以作为控制系统的一部分；又如若装置为智能家具或设备940，本文公开的所述存储器系统和所述主机器件101可以作为传感器系统、娱乐或信息娱乐系统的一部分等。在其它实例中，尽管未示出，但是装置可以包括航空、海洋、物联网(IOT)和其它器件。

图17示出了可在其上执行本文所讨论的任何一或多个技术(例如，方法)的实例机器1000的框图。在替代性实施例中，机器1000可以充当独立器件操纵或者可连接(例如，联网)到其它机器。在网络部署中，机器1000可以在服务器-客户端网络环境中以服务器机器、客户端机器或两者的能力进行操作。在实例中，机器1000可以在对等(P2P)(或其它分布式)网络环境中充当对等机器。机器1000可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、IoT器件、汽车系统或能够执行指定由该机器要采取的动作的指令(按顺序或以其它方式)的任何机器。此外，尽管仅示出了单个机器，但是术语“机器”还应被认为包括单独或联合执行指令集(或多个指令集)以执行本文讨论的任何一或多个方法的任何机器集合，诸如云计算、软件即服务(SaaS)、其它计算机集群配置。

如本文描述，实例可以包括逻辑、组件、器件、封装或机构，或者可以由其操作。电路系统是在包括硬件(例如，简单电路、门、逻辑等)的有形实体中实现的电路的集合(例如，一组电路)。电路系统成员资格可以随时间推移以及潜在的硬件可变性而灵活变化。电路系统包括可以在操作时单独或组合执行特定任务的成员。在实例中，电路系统的硬件可以被不变地设计为执行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包括可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包括经物理修改(例如，磁性、电学、可移动地放置不变质量的粒子等)以对特定操作的指令进行编码的计算机可读介质。在连接物理组件时，硬件部件的基础电性质会发生变化，例如从绝缘体变为导体，反之亦然。所述指令使得加入硬件(例如，执行单元或加载机构)能够经由可变连接在硬件中创建电路系统的成员以在操作时执行特定任务的一部分。因此，当器件正在操作时，计算机可读介质通信地耦合到电路系统的其它组件。在实例中，任何物理组件都可以在一个以上电路系统的一个以上成员中使用。例如，在操作中，执行单元可以在一个时间点在第一电路系统的第一电路中使用，并且可以在不同的时间被第一电路系统中的第二电路或第二电路系统中的第三电路重新使用。

机器(例如，计算机系统)1000(例如，主机器件101、存储器系统102等)可以包括硬件处理器10001(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器1021等)、主存储器10003和静态存储器10005，其中的一些或所有可经由互连(例如，总线)10011彼此通信。机器1000还可以包括显示单元10012、字母数字输入器件10013(例如，键盘)和用户界面(UI)导航器件10014(例如，鼠标)。在实例中，显示单元10012、输入器件10013和UI导航器件10014可以是触摸屏显示器。机器1000可以另外包括存储器件(例如，驱动单元)10018、信号生成器件10016(例如，扬声器)、网络接口器件10009以及一或多个传感器10015，诸如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器1000可以包括输出控制器10017，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围器件(例如，打印机、读卡器等)通信或控制一或多个外围器件(例如，打印机、读卡器等)。

存储装置10018可以包括机器可读介质10007，在其上存储了一或多组数据结构或指令10004(例如，软件)，这些数据结构或指令体现本文描述的任何一或多个技术或功能或由其使用。在机器1000执行指令10004期间，所述指令还可以完全或至少部分地驻留在主存储器10003内、静态存储器10005内或硬件处理器10001内。在实例中，硬件处理器10001、主存储器10003、静态存储器10005或存储装置10018中的一个或任意组合可以构成机器可读介质10007。

尽管机器可读介质10007被示为单个介质，但是术语“机器可读介质”也可以包括被配置为存储一或多个指令10004的单个介质或多个介质(例如，集中式或分布式数据库，或相关联的缓存和服务器)。

术语“机器可读介质”可以包括能够存储、编码或携带由机器1000执行的指令并且使机器1000执行本发明的任何一或多个技术的任何介质，或者能够存储、编码或携带由此类指令使用或与此类指令相关联的数据结构的任何介质。非限制性机器可读介质实例可以包括固态存储器以及光学和磁性介质。在实例中，质量机器可读介质包含具有多个具有不变(例如，静止)质量的粒子的机器可读介质。因此，质量机器可读介质不是瞬时传播信号。质量机器可读介质的具体实例可以包括：非易失性存储器，诸如半导体存储器系统(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器系统；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM盘。

指令10004(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储器件10006上，可以由存储器1004访问以供处理器10001使用。存储器1004(例如，DRAM)通常是快速的但易失的，因此是与存储器件10006(例如，SSD)不同类型的存储，其适合于长期存储，包括在处于“关闭”状态时也适合于长期存储。用户或机器1000使用中的指令10004或数据通常被加载到存储器1004中以供处理器10001使用。当存储器1004已满时，可以分配来自存储器件10006的虚拟空间以补充存储器1004；然而，因为存储器件10006通常比存储器1004慢，并且写入速度通常慢于读取速度至少两倍，所以虚拟存储器的使用由于存储器件等待时间而可能会大幅降低用户体验(与例如DRAM的存储器1004相比)。此外，将存储器件10006用于虚拟存储器可能大幅缩短存储器件10006的使用寿命。

与虚拟存储器相比，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的一部分作为压缩块存储以避免分页到存储器件10006。在压缩块中进行分页，直到有必要将这种数据写入存储器件10006为止。虚拟存储器压缩增加了存储器1004的可用大小，同时减少了存储器件10006上的磨损。

针对移动电子器件或移动存储进行了优化的存储器件传统上包括MMC固态存储器件(例如，微安全数字(microSDTM)卡等)。MMC器件包括与主机器件的数个并行接口(例如，8位并行接口)，以及通常是可移除的且与主机器件分离的组件。相反，eMMCTM器件被附接到电路板并被认为是主机器件的组件，其读取速度与基于SSD器件的串行ATATM(串行AT(高级技术)附件或SATA)相匹敌。然而，对移动器件性能的需求持续增长，诸如以完全启用虚拟器件或增强现实器件、利用增长的网络速度等。响应于该需求，存储器件已经从并行通信接口转换为串行通信接口。通用闪速存储(UFS)器件(包括控制器和固件)使用具有专用读/写路径的低电压差分信令(LVDS)串行接口与主机器件通信，从而进一步促进更高的读/写速度。

指令10004还可以使用传输介质经由网络接口器件10009利用数个传输协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传输协议(HTTP)等)中的任何一种通过通信网络10010来传输或接收。实例通信网络可以包括局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络和无线数据网络(例如，称为的电气电子工程师学会(IEEE)802.11系列标准、称为的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口器件10009可以包括一或多个物理插口(例如，以太网、同轴或电话插口)或者一或多个天线以连接到通信网络10010。在实例中，网络接口器件10009可以包括多个天线，以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“传输介质”应被理解为包括能够存储、编码或携带由机器1000执行的指令的任何无形介质，并且包括数字或模拟通信信号或其它无形介质以便于这种软件的通信。

以上详细描述包括对附图的参考，所述附图形成详细描述的一部分。附图通过说明的方式示出了其中可实施本发明的具体实施例。这些实施例在本文也被称为“实例”。此些实例可以包括除了所示出或描述的那些元素之外的元素。然而，本发明人还考虑了其中仅提供了所示出或描述的那些元素的实例。此外，本发明人还考虑使用相对于本文示出或描述的特定实例(或其一或多个方面)，或者相对于其它实例(或其一或多个方面)示出或描述的那些元素(或其一或多个方面)的任何组合或置换的实例。

在本文件中，如在专利文件中通常使用的，术语“一”或“一个”用于包括一或多于一个，其与“至少一个”或“一或多个”的任何其它情况或使用无关。在本文件中，除非另有说明，术语“或”用于指非排他性的或，使得“A或B”可以包括“A但不是B”、“B但不是A”和“A和B”。在随附权利要求中，术语“包括”和“在其之中”用作相应术语“包含”和“其中”的简明英语等同物。此外，在所附权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中的该术语之后列出的那些元素之外的元素的系统、器件、物品或过程仍然被认为落入该权利要求的范围内。此外，在随附权利要求中，术语“第一”、“第二”和“第三”等仅用于作为标记，而无意为其对象强加数值要求。

在各种实例中，本文描述的组件、控制器、处理器、单元、引擎或表可以包括在物理器件上存储的物理电路系统或固件等。如本文所使用的，“处理器”表示任何类型的计算电路，诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包括一组处理器或多核器件。

在本文件中使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，诸如在晶片或管芯下面的平面，而与衬底在任何时间点的实际取向无关。术语“竖直”指代与以上定义的水平方向垂直的方向。介词(诸如“在......上”、“在......上”和“在......下”)是关于在衬底的顶部或暴露表面上的常规平面或表面定义的，而与衬底的取向无关；并且“在......上”旨在提示一个结构相对于另一结构的直接接触(在没有相反明确指示的情况下)，该结构位于所述另一结构“之上”；术语“在......上”和“在......下”明确地旨在标识结构(或层、特征等)的相对布置，其明确地包括但不限于经标识结构之间的直接接触，除非如此特别地标识。类似地，术语“在......上”和“在......下”不限于水平取向，因为如果在某个时间点是所讨论的结构的最外部分，则结构可以“在......上”，即使这样的结构相对于参考结构竖直延伸，而不是水平取向。

本文使用的术语“晶片”和“衬底”通常指代在其上形成集成电路的任何结构，并且也指代在集成电路制造的各个阶段期间的这些结构。因此，以下详细描述不应理解为限制性的，并且各种实施例的范围仅由随附权利要求以及这些权利要求所赋予的等同物的全部范围来限定。

根据本发明且在本文描述的各种实施例包括利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文所使用的，将相对于其上形成存储器单元的衬底的表面运用取向形容词(即，将竖直结构看作为远离衬底表面延伸，将竖直结构的底端看作为最接近衬底表面的末端，并且将竖直结构的顶端看作为最远离衬底表面的末端)。

如本文所使用的，取向形容词(诸如水平、竖直、法向、平行、垂直等)可指代相对取向，并且不旨在要求严格地遵守特定的几何性质，除非另外指出。例如，如本文所使用的，竖直结构不必严格垂直于衬底的表面，而是可以大致垂直于衬底的表面，并且可以与衬底的的表面形成锐角(例如在60度与120度之间等)。

在本文中所描述的一些实施例中，不同掺杂配置可应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一个在此实例中可由多晶硅形成或至少包含多晶硅，结果为使得这些层(例如，多晶硅等)当暴露于刻蚀溶液时可具有不同的蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS和CG可形成凹陷，而SGD可保持较少凹陷乃至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物TMCH))来实现选择性蚀刻到3D半导体装置中的不同层(例如，SGS、CG和SGD)中。

如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中称为“编程”，且可以包含对存储器单元写入或从存储器单元擦除两者(即，存储器单元可经编程为擦除状态)。

根据本发明的一或多个实施例，位于存储器系统内部或外部的存储器控制器(例如处理器、控制器、固件等)能够确定(例如选择、设定、调整、计算、改变、清除、通信、适应、推导、定义、利用、修改、应用等)一定数量的耗损循环或耗损状态(例如，记录耗损循环、对存储器系统发生的操作计数、追踪存储器系统起始的操作、评估与耗损状态相对应的存储器系统特性等)。

根据本发明的一或多个实施例，存储器存取装置可被配置成利用每一存储器操作向存储器系统提供损耗循环信息。存储器系统控制电路系统(例如，控制逻辑)可经编程以补偿对应于损耗循环信息的存储器系统性能改变。存储器系统可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。

将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“直接耦合到另一元件”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。

本文中描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子装置来执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码或类似物。这类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读介质上。这些有形计算机可读介质的实例可包含但不限于：硬盘、可移式磁盘、可移式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等。

实施：

实例1是一种存储器装置，包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，

在实例2中，实例1的主题任选地，其中，所述控制电路还被控制为：

在实例3中，实例1的主题任选地，其中，所述控制电路还被控制为：

响应于包含第一未加密物理地址的读取指令或写入指令，从所述多条字线和所述多条位线中获得选定的第二存储器单元，从所述第二存储器单元读取数据，或者，将数据写入所述第二存储器单元。

在实例4中，实例1至3任一项的主题任选地，其中，所述存储器阵列为三维NAND存储阵列；所述存储器系统为三维NAND存储器装置

实例5是一种存储器系统，包含：用于存储数据的存储器装置；

在实例6中，实例5的主题任选地，其中，所述控制器还被配置为：

在实例7中，实例5的主题任选地，其中所述控制器还被编程为执行以下操作，包含：

生成包含多个所述第一加密L2P指针的加密L2P表；将所述加密L2P表发送到主机器件，以使所述主机器件的内存缓存部分或全部所述加密L2P表。

在实例8中，实例6的主题任选地，其中对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包含：使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

在实例9中，实例8的主题任选地，其中所述控制器还被编程为执行以下操作，包含：生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。

在实例10中，实例5的主题任选地，其中，所述存储器装置包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，所述控制电路被配置为：响应于携带有第一加密逻辑到物理L2P指针的存储指令，将所述第一加密L2P指针存储选定的第一存储器单元。

在实例11中，实例10的主题任选地，其中，所述控制电路还被控制为：

在实例12中，实例9的主题任选地，其中所述控制器还被编程为执行以下操作，包含：

从所述主机器件接收包含待识别加密物理地址的读取请求或写入请求；所述待识别加密物理地址为所述主机器件基于所述第一逻辑地址访问所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针获得；

使用存储的所述随机数对所述待识别的加密物理地址进行异或解密，获得第三固定格式物理地址；

使用存储的所述Token替换所述第三固定格式物理地址中第一字段中的数据，使所述第三固定格式物理地址形成第四固定格式物理地址；

对所述第四固定格式物理地址进行CRC，获得与所述存储的Token包含相同数量比特位的第二CRC数据；

比较所述第一CRC数据和所述第二CRC数据；

基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针。

在实例13中，实例12的主题任选地，其中基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包含：

在所述第一CRC数据与所述第二CRC数据一致的情况下，信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；基于所述第四固定格式物理地址生成所述第一未加密物理地址；

在实例14中，实例13的主题任选地，其中所述控制器还被编程为执行以下操作，包含：

基于所述第一未加密物理地址从所述存储器阵列检索数据；将所述数据向所述主机器件发送，或者，将所述写入请求中包含的数据存储到所述存储器阵列中所述第一未加密物理地址所指示位置。

在实例15中，实例5的主题任选地，其中所述控制器还被编程为执行以下操作，包含：

从在所述存储器阵列处存储的L2P表读取第一L2P指针；所述第一L2P指针指示所述第一逻辑地址和与所述第一逻辑地址相关联的所述存储器阵列处的所述第一未加密物理地址。

在实例16中，实例5至15任一项的主题任选地，所述存储器阵列为三维NAND存储阵列；所述存储器系统为三维NAND存储器系统。

实例17是一种信息处理方法，应用于包含用于存储数据的存储器装置和耦合到所述存储器装置的控制器的存储器系统，所述方法包含：

在实例18中，实例17的主题任选地，其中，所述方法还包括：

由所述控制器将所述第一加密L2P指针发送到主机器件，以使所述主机器件的内存缓存所述第一加密L2P指针；所述主机器件为能够与所述存储器系统通信的器件。

在实例19中，实例17的主题任选地，所述方法还包括：由所述控制器生成包含多个所述第一加密L2P指针的加密L2P表；将所述加密L2P表发送到主机器件，以使所述主机器件的内存缓存部分或全部所述加密L2P表。

在实例20中，实例18的主题任选地，所述对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包括：由所述控制器使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

在实例21中，实例20的主题任选地，所述方法还包括：由所述控制器生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。

在实例22中，实例17的主题任选地，其中，所述存储器装置包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；所述方法还包括：由于述控制电路响应于携带有第一加密逻辑到物理L2P指针的存储指令，将所述第一加密L2P指针存储选定的第一存储器单元。

在实例23中，实例22的主题任选地，其中，所述方法还包括：由所述控制电路响应于第二存储指令，存储包括多个所述第一加密L2P指针的加密L2P表。

在实例24中，实例21的主题任选地，还包括：由所述控制器从所述主机器件接收包含待识别加密物理地址的读取请求或写入请求；所述待识别加密物理地址为所述主机器件基于所述第一逻辑地址访问所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针获得；

由所述控制器使用存储的所述随机数对所述待识别的加密物理地址进行异或解密，获得第三固定格式物理地址；

由所述控制器使用存储的所述Token替换所述第三固定格式物理地址中第一字段中的数据，使所述第三固定格式物理地址形成第四固定格式物理地址；

由所述控制器对所述第四固定格式物理地址进行CRC，获得与所述存储的Token包含相同数量比特位的第二CRC数据；

由所述控制器比较所述第一CRC数据和所述第二CRC数据；基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针。

在实例25中，实例24的主题任选地，所述基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包括：由所述控制器在所述第一CRC数据与所述第二CRC数据一致的情况下，信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；基于所述第四固定格式物理地址生成所述第一未加密物理地址；

由所述控制器在所述第一CRC数据与所述第二CRC数据不一致的情况下，不信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；重新基于所述第一逻辑地址从在所述存储器阵列处存储的L2P表读取第一L2P指针；基于所述第一L2P指针获得所述第一未加密物理地址。

在实例26中，实例25的主题任选地，还包括：由所述控制器基于所述第一未加密物理地址从所述存储器阵列检索数据；将所述数据向所述主机器件发送；

或者，将所述写入请求中包含的数据存储到所述存储器阵列中所述第一未加密物理地址所指示位置。

在实例27中，实例17的主题任选地，还包括：由所述控制器从在所述存储器阵列处存储的L2P表读取第一L2P指针；所述第一L2P指针指示所述第一逻辑地址和与所述第一逻辑地址相关联的所述存储器阵列处的所述第一未加密物理地址。

实例28是一种计算机可读介质，包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

在实例29中，实例28的主题任选地，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

在实例30中，实例28的主题任选地，还包含在其上的指令，当由处理器执行时，对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包含：

使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

在实例31中，实例30的主题任选地，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。

在实例32中，实例31的主题任选地，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

比较所述第一CRC数据和所述第二CRC数据；

在实例33中，实例32的主题任选地，所述基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包含：

在实例34中，实例33的主题任选地，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

基于所述第一未加密物理地址从所述存储器阵列检索数据；将所述数据向所述主机器件发送，或将所述写入请求中包含的数据存储到所述存储器阵列中所述第一未加密物理地址所指示位置。

在实例35中，实例28的主题任选地，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

以上描述旨在是说明性的，而不是限制性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。可使用其它实施例，诸如所属领域的普通技术人员在阅读以上描述时可使用的。应当理解，它将不用于解释或限制权利要求的范围或含义。此外，在以上详细描述中，可将各种特征组合在一起以简化本发明。这不应当被解释为意味着未经要求保护的公开特征对于任何权利要求是必不可少的。相反，公开主题可在于少于特定公开实施例的所有特征。因此，随附权利要求由此被并入详细说明中，其中每一权利要求独立地作为单独的实施例，并且预期这些实施例可以以各种组合或置换而彼此组合。本发明的范围应当参考随附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims

1.一种存储器装置，包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，

2.根据权利要求1所述的存储器装置，其中，所述控制电路还被控制为：

3.根据权利要求1所述的存储器装置，其中，所述控制电路还被控制为：

4.根据权利要求1至3任一项所述的存储器装置，其中，所述存储器阵列为三维NAND存储阵列；所述存储器系统为三维NAND存储器装置。

5.一种存储器系统，包含：用于存储数据的存储器装置；

6.根据权利要求5所述的存储器系统，其中，所述控制器还被配置为：

7.根据权利要求5所述的存储器系统，其中所述控制器还被编程为执行以下操作，包含：

8.根据权利要求6所述的存储器系统，其中对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包含：使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

9.根据权利要求8所述的存储器系统，其中所述控制器还被编程为执行以下操作，包含：生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。

10.根据权利要求5所述的存储器系统，其中，所述存储器装置包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；其中，所述控制电路被配置为：响应于携带有第一加密逻辑到物理L2P指针的存储指令，将所述第一加密L2P指针存储选定的第一存储器单元。

11.根据权利要求10所述的存储器系统，其中，所述控制电路还被控制为：

12.根据权利要求9所述的存储器系统，其中所述控制器还被编程为执行以下操作，包含：

比较所述第一CRC数据和所述第二CRC数据；

13.根据权利要求12所述的存储器系统，其中基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包含：

14.根据权利要求13所述的存储器系统，其中所述控制器还被编程为执行以下操作，包含：

15.根据权利要求5所述的存储器系统，其中所述控制器还被编程为执行以下操作，包含：

16.根据权利要求5至15任一项所述的存储器系统，所述存储器阵列为三维NAND存储阵列；所述存储器系统为三维NAND存储器系统。

17.一种信息处理方法，应用于包含用于存储数据的存储器装置和耦合到所述存储器装置的控制器的存储器系统，所述方法包含：

18.根据权利要求17所述的方法，其中，所述方法还包括：

19.根据权利要求17所述的方法，所述方法还包括：由所述控制器生成包含多个所述第一加密L2P指针的加密L2P表；将所述加密L2P表发送到主机器件，以使所述主机器件的内存缓存部分或全部所述加密L2P表。

20.根据权利要求18所述的方法，所述对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包括：由所述控制器使用随机数对所述第二固定格式物理地址进行异或加密，获得所述第一加密物理地址。

21.根据权利要求20所述的方法，所述方法还包括：由所述控制器生成所述第一逻辑地址与所述Token、所述第一CRC数据和所述随机数之间的关联关系，存储所述关联关系。

22.根据权利要求17所述的方法，其中，所述存储器装置包含具有多个存储器单元的存储器阵列、多条字线、多条位线以及耦合到所述多条字线和所述多条位线的控制电路；所述方法还包括：由于述控制电路响应于携带有第一加密逻辑到物理L2P指针的存储指令，将所述第一加密L2P指针存储选定的第一存储器单元。

23.根据权利要求22所述的方法，其中，所述方法还包括：由所述控制电路响应于第二存储指令，存储包括多个所述第一加密L2P指针的加密L2P表。

24.根据权利要求21所述的方法，还包括：由所述控制器从所述主机器件接收包含待识别加密物理地址的读取请求或写入请求；所述待识别加密物理地址为所述主机器件基于所述第一逻辑地址访问所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针获得；

25.根据权利要求24所述的方法，所述基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包括：由所述控制器在所述第一CRC数据与所述第二CRC数据一致的情况下，信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针；基于所述第四固定格式物理地址生成所述第一未加密物理地址；

26.根据权利要求25所述的方法，还包括：由所述控制器基于所述第一未加密物理地址从所述存储器阵列检索数据；将所述数据向所述主机器件发送；

27.根据权利要求17所述的方法，还包括：由所述控制器从在所述存储器阵列处存储的L2P表读取第一L2P指针；所述第一L2P指针指示所述第一逻辑地址和与所述第一逻辑地址相关联的所述存储器阵列处的所述第一未加密物理地址。

28.一种计算机可读介质，包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

29.根据权利要求28所述的可读介质，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

30.根据权利要求28所述的可读介质，还包含在其上的指令，当由处理器执行时，对所述第二固定格式物理地址进行加密，获得第一加密物理地址，包含：

31.根据权利要求30所述的可读介质，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

32.根据权利要求31所述的可读介质，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

比较所述第一CRC数据和所述第二CRC数据；

33.根据权利要求32所述的可读介质，所述基于比较结果判断是否信任所述内存存储的部分或全部所述加密L2P表中的第一加密L2P指针，包含：

34.根据权利要求33所述的可读介质，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：

35.根据权利要求28所述的可读介质，还包含在其上的指令，当由处理器执行时，所述指令使所述处理器执行以下操作，包含：