CN111538695A - 一种基于fpga实现的pcie与spi转换适配器及方法 - Google Patents

一种基于fpga实现的pcie与spi转换适配器及方法 Download PDF

Info

Publication number
CN111538695A
CN111538695A CN202010321657.3A CN202010321657A CN111538695A CN 111538695 A CN111538695 A CN 111538695A CN 202010321657 A CN202010321657 A CN 202010321657A CN 111538695 A CN111538695 A CN 111538695A
Authority
CN
China
Prior art keywords
information
pcie
spi
module
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010321657.3A
Other languages
English (en)
Inventor
金君钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ncatest Technologies Co Ltd
Original Assignee
Shanghai Ncatest Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ncatest Technologies Co Ltd filed Critical Shanghai Ncatest Technologies Co Ltd
Priority to CN202010321657.3A priority Critical patent/CN111538695A/zh
Publication of CN111538695A publication Critical patent/CN111538695A/zh
Priority to PCT/CN2020/120843 priority patent/WO2021212769A1/zh
Priority to US17/426,189 priority patent/US11620247B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种基于FPGA实现的PCIE与SPI转换适配方法，包括如下步骤：S01：PCIE设备通过PCIE模块发送PCIE信息至映射模块；S02：映射模块从所述PCIE信息中提取出SPI信息，并通过所述SPI模块传输至SPI设备；S03：SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；S04：所述映射模块根据所述SPI操作信息修改PCIE信息，得到PCIE反馈信息；S05：PCIE设备通过PCIE模块读取所述PCIE反馈信息。本发明提供的一种基于FPGA实现的PCIE与SPI转换适配器及方法，实现了PCIE接口与SPI接口的转换，完成对带SPI接口的AD芯片或DA芯片的读写等处理，具有普遍适用性。

Description

一种基于FPGA实现的PCIE与SPI转换适配器及方法
技术领域
本发明涉及适配器领域，具体涉及一种基于FPGA实现的PCIE与SPI转换适配器及方法。
背景技术
FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是在PAL(Programmable Array Logic)、GAL(generic array logic)、CPLD(Complex ProgrammableLogic Device)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为"3GIO"，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PCIe 交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为"PCI-Express"，简称"PCI- e"。它的主要优势就是数据传输速率高，而且还有相当大的发展潜力。
SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。
如何能够实现PCIE接口与SPI接口的转换，完成对带SPI接口的AD芯片和DA芯片的读写等处理是目前现有技术中存在的技术问题。
发明内容
本发明的目的是提供一种基于FPGA实现的PCIE与SPI转换适配器及方法，实现了PCIE接口与SPI接口的转换，完成对带SPI接口的AD芯片或DA 芯片的读写等处理，具有普遍适用性。
为了实现上述目的，本发明采用如下技术方案：一种基于FPGA实现的PCIE 与SPI转换适配方法，包括如下步骤：
S01：PCIE设备通过PCIE模块发送PCIE信息至映射模块；
S02：映射模块从所述PCIE信息中提取出SPI信息，并通过所述SPI模块传输至SPI设备；所述PCIE模块、映射模块和SPI模块均位于FPGA芯片上；
S03：SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；
S04：所述映射模块根据所述SPI操作信息修改PCIE信息，得到PCIE反馈信息；
S05：PCIE设备通过PCIE模块读取所述PCIE反馈信息。
进一步地，所述PCIE信息包括使能信息、完成信息、地址信息和数据信息。
进一步地，所述使能信息包括读/写使能信息，所述完成信息包括读/写完成信息，所述地址信息包括读/写地址信息，所述数据信息包括读/写数据信息。
进一步地，所述PCIE信息包括地址A及对应的X位数据，地址B及对应的Y位数据，X、Y均为大于0的整数。
进一步地，所述PCIE信息包括地址0及对应的32位数据，地址1及对应的32位数据，
进一步地，所述步骤S02中映射模块从PCIE信息中提取出读/写使能信息、读/写地址信息、读/写数据信息，并通过所述SPI模块传输至SPI设备。
进一步地，所述步骤S04中映射模块根据所述SPI操作信息修改PCIE信息中的完成信息，得到PCIE反馈信息。
一种基于FPGA实现的PCIE与SPI转换适配器，包括FPGA芯片，所述 FPGA芯片包括PCIE模块、映射模块、SPI模块，所述PCIE模块连接PCIE设备，所述SPI模块连接SPI设备，所述映射模块同时连接所述PCIE模块和SPI 模块；
所述PCIE设备通过所述PCIE模块发送PCIE信息至所述映射模块，所述映射模块从所述PCIE信息中提取出SPI信息，并通过所述SPI模块传输至SPI设备，所述SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；所述映射模块根据所述SPI操作信息修改PCIE信息，得到PCIE反馈信息；PCIE设备通过PCIE模块读取所述PCIE反馈信息。
进一步地，所述PCIE模块包括PCIE接口，所述SPI模块包括SPI接口。
本发明具有如下有益效果：本发明实现了PCIE接口与SPI接口的转换，完成对带SPI接口的AD芯片或DA芯片的读写等处理，具有普遍适用性；本发明采用SPI接口，SPI接口具有信号线少，协议简单，相对数据速率高的特点，故本发明的转换适配器具有使用灵活方便、适应性强，增强了接口稳定性，同时降低了成本；本发明具有设计合理、结构简单、易于加工、体积小、使用方便、一物多用等特点，具有很好的推广使用价值。
附图说明
附图1为本发明适配器的框架示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，本发明提供的一种基于FPGA实现的PCIE与SPI转换适配器，包括FPGA芯片，FPGA芯片包括PCIE模块、映射模块、SPI模块，PCIE 模块连接PCIE设备，PCIE模块包括PCIE接口；SPI模块连接SPI设备，SPI模块包括SPI接口；映射模块同时连接PCIE模块和SPI模块；PCIE设备通过PCIE 模块发送PCIE信息至映射模块，映射模块从PCIE信息中提取出SPI信息，并通过SPI模块传输至SPI设备，SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；映射模块根据SPI操作信息修改 PCIE信息，得到PCIE反馈信息；PCIE设备通过PCIE模块读取PCIE反馈信息。本发明中映射模块为地址/数据映射模块，即可以从PCIE信息中提取出需要进行读/写操作的地址和数据。
本发明提供的一种基于FPGA实现的PCIE与SPI转换适配方法，包括如下步骤：
S01：PCIE设备通过PCIE模块发送PCIE信息至映射模块；PCIE信息包括使能信息、完成信息、地址信息和数据信息；其中，使能信息包括读/写使能信息，完成信息包括读/写完成信息，地址信息包括读/写地址信息，数据信息包括读/写数据信息。PCIE信息可以包括地址A及对应的X位数据，地址B及对应的Y 位数据，X、Y均为大于0的整数。例如，PCIE信息可以包括地址0及对应的 32位数据，地址1及对应的32位数据，且在64位数据中包含了读/写使能信息，读/写完成信息，读/写地址信息，读/写数据信息；值得说明的是，PCIE信息中读/写完成信息与PCIE反馈信息中读/写完成信息并不相同，PCIE信息中读/写完成信息表示为未完成状态，PCIE反馈信息中读/写完成信息表示为已完成状态，例如，若用地址1的Date[31]位指示是否写完成，地址1的Date[30]位指示是否读完成，采用0表示未完成，采用1表示已完成，则PCIE信息中地址1的Date[31] 位和Date[30]位均为0，PCIE反馈信息中地址1的Date[31]位为1表示SPI设备完成了一次写操作，PCIE反馈信息中地址1的Date[30]位为1表示SPI设备完成了一次读操作。
S02：映射模块从PCIE信息中提取出SPI信息，并通过SPI模块传输至SPI 设备；PCIE模块、映射模块和SPI模块均位于FPGA芯片上。具体的，映射模块从PCIE信息中提取出读/写使能信息、读/写地址信息、读/写数据信息，并通过SPI模块传输至SPI设备，且读/写使能信息、读/写地址信息、读/写数据信息包含在PCIE信息的数据位中，只需要提取特定数据位上的值即可获得SPI信息。
S03：SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块。SPI操作信息用于反应SPI设备是否完成读操作或者写操作。
S04：映射模块根据SPI操作信息修改PCIE信息，得到PCIE反馈信息；具体的，映射模块根据SPI操作信息修改PCIE信息中的完成信息，得到PCIE反馈信息。如步骤S01中所述，PCIE反馈模块中指示完成信息的数据位上发生变化，用于指示SPI是否完成读操作或者写操作。
S05：PCIE设备通过PCIE模块读取PCIE反馈信息，重点在于读取PCIE反馈模块中指示完成信息的数据位，从而确定SPI设备完成了读操作或写操作。
以下通过实施例1对本发明进行进一步地解释：
实施例1
本实施例提供的一种基于FPGA实现的PCIE与SPI转换适配方法，包括如下步骤：
S01：PCIE设备通过PCIE模块发送PCIE信息至映射模块；如下述表1所示，PCIE信息可以包括地址0及对应的32位数据，地址1及对应的32位数据，且在64位数据中包含了读/写使能信息，读/写完成信息，读/写地址信息，读/写数据信息。具体的，地址0的Date[31]位指示是否需要开启一次SPI写操作，写操作的地址在地址0的Date[23:16]位指示，即PCIE信息中地址0的Date[16]位至Date[23]位用于存储写操作地址，写操作的数据在地址0的Date[15:0]位指示，地址1的Date[31]位指示是否完成写操作。地址0的Date[30]位指示是否需要开启一次SPI读，操作，读操作的地址在地址0的Date[23:16]位指示，读操作的数据在地址1的Date[23:0]位指示，地址1的Date[30]位指示是否完成读操作。地址1的Date[31]位和地址1的Date[30]位此时均为未完成状态，可以表示为0。
表1PCIE信息示例
Date[31] Date[30] …… …… Date[23:16] Date[15:0]
地址0 1b(写使能) 1b(读使能) 8b(读写地址) 16b(写数据)
地址1 1b(写完成) 1b(读完成) 8b(读数据) 16b(读数据)
S02：映射模块从PCIE信息中提取出SPI信息，并通过SPI模块传输至SPI 设备。具体的，映射模块从PCIE信息中提取出读/写使能信息、读/写地址信息、读/写数据信息，并通过SPI模块传输至SPI设备。
S03：SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块。SPI操作信息用于反应SPI设备是否完成读操作或者写操作。
S04：映射模块根据SPI操作信息修改PCIE信息中地址1的Date[31]位或者地址1的Date[30]位，得到PCIE反馈信息。若SPI设备进行了一次读操作，则地址1的Date[30]位由0变为1，若SPI设备进行了一次写操作，则地址1的 Date[31]位由0变为1。
S05：PCIE设备通过PCIE模块读取PCIE反馈信息，具体可以读取地址1 的Date[31]位和地址1的Date[30]位数据，从而确定SPI设备完成了读操作或写操作。
本发明实现了PCIE接口与SPI接口的转换，完成对带SPI接口的AD芯片或DA芯片的读写等处理，具有普遍适用性；本发明采用SPI接口，SPI接口具有信号线少，协议简单，相对数据速率高的特点，故本发明的转换适配器具有使用灵活方便、适应性强，增强了接口稳定性，同时降低了成本；本发明具有设计合理、结构简单、易于加工、体积小、使用方便、一物多用等特点，具有很好的推广使用价值。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (9)

1.一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，包括如下步骤：
S01：PCIE设备通过PCIE模块发送PCIE信息至映射模块；
S02：映射模块从所述PCIE信息中提取出SPI信息，并通过所述SPI模块传输至SPI设备；所述PCIE模块、映射模块和SPI模块均位于FPGA芯片上；
S03：SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；
S04：所述映射模块根据所述SPI操作信息修改PCIE信息，得到PCIE反馈信息；
S05：PCIE设备通过PCIE模块读取所述PCIE反馈信息。
2.根据权利要求1所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述PCIE信息包括使能信息、完成信息、地址信息和数据信息。
3.根据权利要求2所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述使能信息包括读/写使能信息，所述完成信息包括读/写完成信息，所述地址信息包括读/写地址信息，所述数据信息包括读/写数据信息。
4.根据权利要求2所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述PCIE信息包括地址A及对应的X位数据，地址B及对应的Y位数据，X、Y均为大于0的整数。
5.根据权利要求2所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述PCIE信息包括地址0及对应的32位数据，地址1及对应的32位数据。
6.根据权利要求2所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述步骤S02中映射模块从PCIE信息中提取出读/写使能信息、读/写地址信息、读/写数据信息，并通过所述SPI模块传输至SPI设备。
7.根据权利要求6所述的一种基于FPGA实现的PCIE与SPI转换适配方法，其特征在于，所述步骤S04中映射模块根据所述SPI操作信息修改PCIE信息中的完成信息，得到PCIE反馈信息。
8.一种基于FPGA实现的PCIE与SPI转换适配器，其特征在于，包括FPGA芯片，所述FPGA芯片包括PCIE模块、映射模块、SPI模块，所述PCIE模块连接PCIE设备，所述SPI模块连接SPI设备，所述映射模块同时连接所述PCIE模块和SPI模块；
所述PCIE设备通过所述PCIE模块发送PCIE信息至所述映射模块，所述映射模块从所述PCIE信息中提取出SPI信息，并通过所述SPI模块传输至SPI设备，所述SPI设备根据SPI信息进行读/写操作，并将执行完读/写操作的SPI操作信息反馈至映射模块；所述映射模块根据所述SPI操作信息修改PCIE信息，得到PCIE反馈信息；PCIE设备通过PCIE模块读取所述PCIE反馈信息。
9.根据权利要求8所示的一种基于FPGA实现的PCIE与SPI转换适配器，其特征在于，所述PCIE模块包括PCIE接口，所述SPI模块包括SPI接口。
CN202010321657.3A 2020-04-22 2020-04-22 一种基于fpga实现的pcie与spi转换适配器及方法 Pending CN111538695A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010321657.3A CN111538695A (zh) 2020-04-22 2020-04-22 一种基于fpga实现的pcie与spi转换适配器及方法
PCT/CN2020/120843 WO2021212769A1 (zh) 2020-04-22 2020-10-14 一种基于fpga实现的pcie与spi转换适配器及方法
US17/426,189 US11620247B2 (en) 2020-04-22 2020-10-14 Conversion adapter and conversion adaptation method between PCIE and SPI realized based on FPGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010321657.3A CN111538695A (zh) 2020-04-22 2020-04-22 一种基于fpga实现的pcie与spi转换适配器及方法

Publications (1)

Publication Number Publication Date
CN111538695A true CN111538695A (zh) 2020-08-14

Family

ID=71977014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010321657.3A Pending CN111538695A (zh) 2020-04-22 2020-04-22 一种基于fpga实现的pcie与spi转换适配器及方法

Country Status (3)

Country Link
US (1) US11620247B2 (zh)
CN (1) CN111538695A (zh)
WO (1) WO2021212769A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597095A (zh) * 2020-12-14 2021-04-02 珠海格力电器股份有限公司 通信控制方法及装置、电子设备、计算机可读存储介质
WO2021212769A1 (zh) * 2020-04-22 2021-10-28 上海御渡半导体科技有限公司 一种基于fpga实现的pcie与spi转换适配器及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052130A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 네트워크 시스템의 이종 인터페이스 간 정합 장치
KR20080033042A (ko) * 2007-03-08 2008-04-16 삼성전자주식회사 Ｐｃｉ 대 ｓｐｉ-3 간 인터페이스 변환 장치 및 방법
CN101202634A (zh) * 2007-11-29 2008-06-18 杭州华三通信技术有限公司 提高带宽利用率的单板和数据传输系统以及方法
CN106933764A (zh) * 2017-03-31 2017-07-07 山东超越数控电子有限公司 一种基于国产tcm芯片的可信密码模块及其工作方法
CN207909122U (zh) * 2018-03-18 2018-09-25 党宗学 一种基于pcie接口的spi主控制器装置
CN110460912A (zh) * 2019-07-23 2019-11-15 天津市英贝特航天科技有限公司 基于fmc标准接口的万兆以太网模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553439B1 (en) * 1999-08-30 2003-04-22 Intel Corporation Remote configuration access for integrated circuit devices
TWI334547B (en) * 2007-06-07 2010-12-11 Via Tech Inc System and method for serial peripheral interface data transmission
US20100180067A1 (en) * 2009-01-14 2010-07-15 International Business Machines Corporation System for emulating and expanding a spi configuration rom for io enclosure
CN106708755A (zh) * 2015-11-12 2017-05-24 北大方正集团有限公司 Pcie接口实现方法及装置
CN107643993B (zh) * 2016-07-20 2022-11-25 中兴通讯股份有限公司 总线转换接口、总线转换接口的工作方法和通信设备
WO2019084916A1 (zh) * 2017-11-03 2019-05-09 华为技术有限公司 恢复fpga芯片中的逻辑的方法、系统和fpga设备
US10915469B2 (en) * 2018-03-09 2021-02-09 Samsung Electronics Co., Ltd. Method and apparatus for supporting a field programmable gate array (FPGA) based add-in-card (AIC) solid state drive (SSD)
US11593138B2 (en) * 2019-05-20 2023-02-28 Microsoft Technology Licensing, Llc Server offload card with SoC and FPGA
CN111538695A (zh) * 2020-04-22 2020-08-14 上海御渡半导体科技有限公司 一种基于fpga实现的pcie与spi转换适配器及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052130A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 네트워크 시스템의 이종 인터페이스 간 정합 장치
KR20080033042A (ko) * 2007-03-08 2008-04-16 삼성전자주식회사 Ｐｃｉ 대 ｓｐｉ-3 간 인터페이스 변환 장치 및 방법
CN101202634A (zh) * 2007-11-29 2008-06-18 杭州华三通信技术有限公司 提高带宽利用率的单板和数据传输系统以及方法
CN106933764A (zh) * 2017-03-31 2017-07-07 山东超越数控电子有限公司 一种基于国产tcm芯片的可信密码模块及其工作方法
CN207909122U (zh) * 2018-03-18 2018-09-25 党宗学 一种基于pcie接口的spi主控制器装置
CN110460912A (zh) * 2019-07-23 2019-11-15 天津市英贝特航天科技有限公司 基于fmc标准接口的万兆以太网模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212769A1 (zh) * 2020-04-22 2021-10-28 上海御渡半导体科技有限公司 一种基于fpga实现的pcie与spi转换适配器及方法
CN112597095A (zh) * 2020-12-14 2021-04-02 珠海格力电器股份有限公司 通信控制方法及装置、电子设备、计算机可读存储介质

Also Published As

Publication number Publication date
WO2021212769A1 (zh) 2021-10-28
US11620247B2 (en) 2023-04-04
US20230044188A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
EP2912561B1 (en) Operating m-phy based communications over pci-based interfaces, and related cables, connectors, systems and methods
CA2109682C (en) Multiple bus interface
CN111538695A (zh) 一种基于fpga实现的pcie与spi转换适配器及方法
CN103095855B (zh) I2c通信接口装置
US20150052266A1 (en) Operating m-phy based communications over mass storage-based interfaces, and related connectors, systems and methods
US20160196232A1 (en) Commissioning Method, Master Control Board, and Service Board
CN104901859A (zh) 一种axi/pcie总线转换装置
CN107943733A (zh) 一种单板间并行总线的互联方法
CN203643598U (zh) 雷达数据记录设备
CN105530154B (zh) 1553b与同步485通讯协议转换器
CN112241385B (zh) 基于pcie总线的mvb通信网卡和协议转换方法
CN113177015A (zh) 基于帧头的串口通讯方法和串口芯片
KR20210075878A (ko) I2c와의 하위 호환성을 촉진하는 i3c 허브
CN206498466U (zh) 气象传真机零中频数字化前端电路的系统结构
CN108199784A (zh) 多功能综合航电测试系统
CN210836081U (zh) 一种基于usb接口的单向传输装置
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
CN105740186A (zh) 高速数据转接板电路
CN110781106A (zh) 一种通用闪存存储器主机端芯片装置以及设备
CN204719747U (zh) 串行外设接口的兼容设备、串行外设接口及主机设备
CN116155372B (zh) 一种基于光交换的多fpga原型验证系统
US20220114129A1 (en) Circuit implementation in resource constrained systems
CN112214945B (zh) 一种axi总线隔离保护结构及其保护方法
Cheung et al. I3C hub promoting backward compatibility with I 2 C
CN115858273A (zh) 一种服务器自动检测系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination