CN111525910A - 用于高速信号传输设备的滤波装置 - Google Patents

Abstract

本发明公开了一种用于高速信号传输设备的滤波装置，包括：用于对所述高速信号传输设备接收的信号进行滤波处理的高速可编程逻辑器件。本发明提供的用于高速信号传输设备的滤波装置，通过采用高速可编程逻辑器件，不仅提高了滤波装置的运算速度，而且有利于进行二次开发，有效降低了技术更新成本。

Description

用于高速信号传输设备的滤波装置

技术领域

本发明涉及通信技术领域，尤其涉及一种用于高速信号传输设备的滤波装置。

背景技术

通信技术中，信号接收端通常需要对接收到的信号进行过滤，以滤除信号中的干扰噪声。例如天线，被广泛应用于广播、电视、点对点无线电通讯、雷达和太空探索等众多通信系统中，随着人们对于数字系统速率的要求也越来越大，尤其针对基于超第四代移动通信系统(Beyond Fourth Generation Communications System，简称B4G)和第五代移动通信系统(Fifth Generation Communications System，简称5G)通信技术的高速传输场合，如超清晰度的视频和音频信息的线上传输，需要高精准度的高速率传输；对于智能家居物联网的铺设，需要极强的抗干扰天线设备；对于远程医疗和人工智能(ArtificialIntelligence，简称AI)神经网络的实现，需要超低延时的准确信号传输；对于无人驾驶技术的应用，需要实时信号传输天线等。随着天线传输距离的增大和信道干扰的增加，如何去除天线接收信号中的噪声和干扰信息已成为智能天线研究领域的主要问题以及通信行业研究的热点内容之一。

滤波器可以使天线接收信号中特定的频率成分通过，而极大地衰减其他噪声干扰频率成分，从而得到一个特定频率的信号。而数字滤波器通过预编算法对接收到的数字信号进行计算处理，将所需要的信号进行提取和保留，并将处理后的信号发送给后续信号处理设备或观察者的终端设备。

随着超大规模集成电路(Very Large Scale Integration，简称VLSI)技术的不断进步，现有的专用集成电路(Application Specific Integrated Circuit，简称ASIC)种类愈来愈多，能够适用的信号处理环境也越来越多。在传统的有限脉冲响应(Finite ImpulseResponse，简称FIR)数字滤波器系统中，具有线性相位、稳定性强和设计灵活等优良特点，但是该滤波器一次只能获得固定的频域特性。并且每个ASIC芯片的功能相当固定，每块ASIC电路板的调用方法也不尽相同。因此，每次更新技术需要把所有的电路模块推倒重建，这样不仅提高了工程难度，而且增加了开发成本。而现今的天线应用领域相当广阔，每个领域对于滤波器的要求都不同，在实现不同信号传输滤波时需要调整整个数字滤波器的内部参数和电路结构，费时费力并且不容易部署。

发明内容

本发明提供一种用于高速信号传输设备的滤波装置，用以克服上述现有技术中存在的技术问题，以适用于不同通信传输环境的高速率滤波且开发成本较低。

本发明提供的一种用于高速信号传输设备的滤波装置，包括：用于对所述高速信号传输设备接收的信号进行滤波处理的高速可编程逻辑器件。

可选地，其中，所述高速可编程逻辑器件为现场可编程门阵列FPGA。

可选地，其中，所述FPGA具有用于对外部时钟倍频的锁相环。

可选地，其中，所述高速可编程逻辑器件具体用于对所述高速信号传输设备接收的信号进行基于分布式算法的有限脉冲响应FIR滤波处理。

可选地，所述滤波装置还包括：设置模块，用于设置所述高速可编程逻辑器件的滤波参数。

可选地，其中，所述设置模块包括：

操作模块，用于接收用户输入的信息；

处理器，用于根据所述用户输入的信息设置所述高速可编程逻辑器件的滤波参数。

可选地，其中，所述处理器为精简指令集处理器。

可选地，所述滤波装置还包括：显示模块，用于在所述处理器的控制下显示与所述滤波装置相关的数据。

可选地，所述滤波装置还包括：电源模块，用于为所述高速可编程逻辑器件和所述处理器供电。

可选地，其中，所述电源模块包括：

稳压模块，用于为所述高速可编程逻辑器件和所述处理器供电；

控制模块，用于控制所述稳压模块与所述高速可编程逻辑器件和所述处理器之间进行通电或断电。

本发明提供的用于高速信号传输设备的滤波装置，通过采用高速可编程逻辑器件，不仅提高了滤波装置的运算速度，而且有利于进行二次开发，有效降低了技术更新成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍。显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种用于高速信号传输设备的滤波装置的应用示意图；

图2为本发明实施例提供的滤波装置中高速可编程逻辑器件的一个具体电路示例图；

图3为本发明实施例提供的滤波装置中设置模块的处理器一个示例图；

图4为本发明实施例提供的滤波装置中高速可编程逻辑器件与处理器之间的通信接口示例图；

图5为本发明实施例提供的滤波装置中操作模块的一个示例图；

图6为本发明实施例提供的滤波装置中显示模块的一个示例图；

图7为本发明实施例提供的滤波装置中稳压模块的一个示例图；

图8为本发明实施例提供的滤波装置中控制模块的一个示例图；

图9为本发明实施例提供的滤波装置应用的示例场景中模数转换模块的示例图；

图10为本发明实施例提供的滤波装置应用的示例场景中数模转换模块的示例图；

图11为本发明实施例提供的滤波装置中高速可编程逻辑器件采用的一种分布式算法的结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的一种用于高速信号传输设备的滤波装置，包括：用于对所述高速信号传输设备接收的信号进行滤波处理的高速可编程逻辑器件。

其中，高速信号传输设备可以是用于B4G、5G等环境中的信号接收设备，如天线等。滤波装置可以是数字滤波器，包括数字乘法器、加法器和延时单元。

高速可编程逻辑器件可以是现场可编程门阵列(Field Programmable GateArray，简称FPGA)、复杂可编程逻辑器件(Complex Programmable Logic Device，简称CPLD)等。

本发明实施例中，由于高速可编程逻辑器件可通过编程来确定器件的逻辑功能，因而本发明实施例提供的滤波装置的功能可以根据需要进行改变，有利于滤波装置的二次开发，从而降低滤波装置的技术更新成本。并且高速可编程逻辑器件高达上百兆的速度，能够满足日益增长的数据速率处理需求。

当本发明实施例提供的滤波装置中高速可编程逻辑器件为FPGA时，即用FPGA实现滤波功能时，FPGA的功能已远超传统意义上的单片机。此外，FPGA大量的管脚如大量的输入输出(Input/Output，简称IO)接口方便与外设相连接，使FPGA芯片更加容易实现大规模系统。并且，FPGA内部程序并行运行，可以同时处理不同的任务，有处理更复杂功能的能力。而传统单片机程序由于串行执行的缘故，在处理突发事件时只能调用有限的终端资源。而FPGA有大量软核，可以方便进行二次开发，FPGA内部包含单片机和数字信号处理器(DSP)软核，并且IO数量仅受FPGA自身IO口限制，所以FPGA又是单片机和DSP的超集，也就是说，单片机和DSP能实现的功能FPGA一般都能实现。

本发明实施例提供的滤波装置中的FPGA内部可具有锁相环，这样，FPGA可以对外部时钟进行倍频，从而使本发明实施例提供的滤波装置的核心频率可以达到几百兆赫兹，进一步提高滤波装置的运算速度。

可选地，本发明实施例提供的滤波装置中，所述高速可编程逻辑器件可具体用于对所述高速信号传输设备接收的信号进行基于分布式算法的有限脉冲响应FIR滤波处理，如高通滤波处理、带通滤波处理和低通滤波处理等。

可选地，本发明实施例提供的滤波装置还可包括：设置模块，用于设置所述高速可编程逻辑器件的滤波参数。

可选地，本发明实施例提供的滤波装置中，所述设置模块可包括：

操作模块，用于接收用户输入的信息；

处理器，用于根据所述用户输入的信息设置所述高速可编程逻辑器件的滤波参数。

其中，操作模块可以是按键、触屏等用于用户输入信息的器件。处理器可以是嵌入式处理器，如精简指令集计算机(Reduced Instruction Set Computer，简称RISC)处理器、进阶精简指令集计算机机器(Advanced RISC Machines，简称ARM)处理器等。

可选地，本发明实施例提供的滤波装置还可包括：显示模块，用于在所述处理器的控制下显示与所述滤波装置相关的数据。

可选地，所述显示模块可为发光二极管(light emitting diode，简称LED)显示屏、液晶显示屏等。

可选地，本发明实施例提供的滤波装置还可包括：电源模块，用于为所述高速可编程逻辑器件和所述处理器供电。

可选地，本发明实施例提供的滤波装置中，所述电源模块可包括：

稳压模块，用于为所述高速可编程逻辑器件和所述处理器供电；

控制模块，用于控制所述稳压模块与所述高速可编程逻辑器件和所述处理器之间进行通电或断电，以节约用电。

图1为本发明实施例提供的一种用于高速信号传输设备的滤波装置的应用示意图，图2为本发明实施例提供的滤波装置中高速可编程逻辑器件的一个具体电路示例图，图3为本发明实施例提供的滤波装置中设置模块的处理器一个示例图，图4为本发明实施例提供的滤波装置中高速可编程逻辑器件与处理器之间的通信接口示例图，图5为本发明实施例提供的滤波装置中操作模块的一个示例图，图6为本发明实施例提供的滤波装置中显示模块的一个示例图，图7为本发明实施例提供的滤波装置中稳压模块的一个示例图，图8为本发明实施例提供的滤波装置中控制模块的一个示例图，图9为本发明实施例提供的滤波装置应用的示例场景中模数转换模块的示例图，图10为本发明实施例提供的滤波装置应用的示例场景中数模转换模块的示例图，图11为本发明实施例提供的滤波装置中高速可编程逻辑器件采用的一种分布式算法的结构框图。

图1所示实施例中，天线接收到的信号经模数(A/D)转换模块转换为数字信号，输入到滤波装置10进行滤波处理后，由数模(D/A)转换模块转换为模拟信号进行输出。

其中，滤波装置10包括FPGA 11、设置模块12和电源模块13。

FPGA 11可采用Altera Cyclone IV系列中的EP4CE15F23C8芯片，其各管脚信号如图2所示。

设置模块12包括ARM 121、数字键盘122和显示模块123。

ARM 121可采用STM32F103，各管脚信号如图3所示。

ARM 121与FPGA 11之间可通过如图4所示的串行外设接口(Serial PeripheralInterface，简称SPI)进行通信。

数字键盘122的电路实现可采用如图5所示的电路，通过数字键盘可以选择设定进行高通、低通或者带通滤波，显示模块123可采用如图6所示的TFT_LCD，显示滤波器上下截止频率，以及截取了哪个频率，是高通、低通还是带通。

电源模块13可包括如图7所示的稳压电路和如图8所示的控制电路两部分。

本发明实施例提供的滤波装置可参见图2-图8所示的电路。

A/D转换模块可如图9所示，采用AD9280芯片，通过模拟信号接收端(即模拟信号输入管脚或模拟输入管脚)获取天线发送的模拟信号，并通过运算处理转换为数字信号进行输出。

A/D转换模块与滤波装置的电路连接方式为：时钟(CLK)管脚与图2所示的FPGA内部时钟相连，起到时钟同步的作用；模拟输入(Analog Input)管脚与天线连接，获取待处理模拟信号；AGND管脚接地；P1.0管脚与图7所示的稳压电路相连接，为A/D转换模块芯片供电；REFTS管脚、REFTF管脚、REFBS管脚和REFBF管脚分别对应信号P1.1、P1.2、P1.3和P1.4，与图2所示的FPGA的P1.1、P1.2、P1.3和P1.4管脚相连，用于控制输出信号参数；D0～D7管脚与图2所示的FPGA的输入信号接收端管脚INPUT0～INPUT7相连接，将转换后的数字信号输出给FPGA。

D/A转换模块如图10所示，采用AD9708芯片，通过数字信号接收端从FPGA处理器获得数字信号，并通过运算处理转换为模拟信号进行输出。

D/A转换模块与滤波装置的电路连接方式为：CLK管脚与图2所示的FPGA内部时钟相连，起到时钟同步的作用；P1.0管脚与图7所示的稳压电路相连接，为D/A转换模块供电；GND管脚接地；DI0～DI7管脚为八位数字输入端，与图2所示的FPGA输出端OUTPUT0～OUTPUT7管脚相连接，获取待处理数字信号；模拟输出(Analog Output)管脚将转换后的模拟信号输出；PEFIO管脚和FS ADJ管脚分别与图2所示的FPGA的P2.1管脚和P2.2管脚相连，用于控制输出信号参数。

图2所示的FPGA连接A/D转换模块和D/A转换模块，同时通过SPI通信协议与图3所示的ARM处理器进行数据通信，并通过内置编入的算法，将A/D转换模块输出的数字信号进行滤波计算，完成分布式滤波后，再导出给D/A转换模块进行数模转换后输出。

FPGA的电路连接方式为：CLK_OUT管脚与图9中A/D转换模块和图10中D/A转换模块的CLK管脚相连接，起到同步时钟的作用；P1.0管脚与图7中的稳压电路相连，为FPGA芯片板供电；INPUT0～INPUT7管脚与AD9280芯片的DO0～DO7管脚相连；P1.1～P1.4管脚与AD9280芯片的P1.1～P1.4管脚相连，提供参数控制；OUTPUT0～OUTPUT7管脚与AD9708芯片的DI0～DI7管脚相连；P2.1～P2.2管脚与AD9708芯片的P2.1～P2.2管脚相连，提供参数控制；NCS管脚、MOSI管脚、SCK管脚和RST管脚负责与图3所示的ARM之间的SPI通信。

图3所示的ARM处理器通过SPI协议与图2所示的FPGA进行通信，实现对FPGA滤波器参数的设置，例如：高通、低通、带通和截止频率等，同时与图6所示的薄膜晶体管液晶显示器(Thin-film transistor liquid crystal display，TFT_LCD)显示屏和图5所示的按键电路相连接，便于用户操作和观察数据。

图3所示的ARM处理器的电路连接方式为：P1.0管脚与电源模块相连，为ARM处理器供电；DB0～DB7管脚与TFT_LCD的DB0～DB7管脚相连接；Vcc管脚与TFT_LCD的Vcc管脚和图5所示按键电路的各按键管脚相连接；P3.0～P3.3管脚与TFT_LCD显示屏的RS管脚、R/W管脚、EN管脚和Vee管脚一一对应相连接，控制显示屏的显示。

图6所示的TFT_LCD显示屏在图3所示的ARM处理器控制下，将滤波装置的相关数据显示出来。

图5所示的按键电路，可由用户通过使用按键电路中的按键来控制整个系统。其电路连接方式为：KEY_UP管脚、KEY_R管脚、KEY_DOWN管脚和KEY_L管脚通过开关S0～S3即按压开关SW_PB与图3所示的ARM处理器的Vcc管脚相连接；ENTER管脚分别与1M的电阻R1和电容按压开关(电容按压开关为触摸式开关，产生触摸(Touch)信号，作为整个系统的控制开关，图中未示出)相连接；STM_ADC管脚与ARM处理器的P4.0管脚相连接。

图4为SPI接口，用于使图3所示的ARM处理器和图2所示的FPGA之间实现通信连接。其电路连接方式为：NCS管脚与ARM处理器的P5.0管脚连接，MOSI管脚与ARM处理器的P5.1管脚连接，SCK管脚与ARM处理器的P5.2管脚连接，RST管脚与ARM处理器的P5.3管脚连接。

当本发明实施例提供的滤波装置实现基于分布式算法的FIR带通滤波器时，可使用Verilog语言完成时序控制模块、延时模块、乘法模块以及累加模块的设计，其中乘法模块可以直接使用FPGA中现有的IP核。

为了便于分析，将FIR带通滤波器的数学表达式(1)表示为表达式(2)。

公式(1)中，x[n]表示输入的时间序列，也即n时刻输入信号的样本，h[k]表示滤波器系数，L表示滤波器阶数。

公式(2)中，中x(n)可以表示为：

其中x_b(n)表示x(n)的第b位，B为输入信号位宽，所以y(n)可以改写成：

上式中的w(n)x_b(n)通过查找表(Look-Up-Table，简称LUT)来进行映射，预先将滤波器系数的2M个组合预存在LUT中，通过对二进制位地址向量[xb(0),xb(1),…,xb(M-1)]进行寻址实现乘法运算。累加求和的操作通过移位累加器完成，在M次移位累加后完成对y(n)的计算。上述y(n)的计算是串行结构的分布式算法，结构框图如图11所示，由M位移位寄存器、LUT算法表、和移位累加器组成，累加器的控制信号由地址向量决定，b＝B时，控制信号为0，执行减法操作。

本发明实施例提供的滤波装置，可采用FPGA开发板，只需要根据适用环境改变外部时钟，以及调用内部软核进行二次开发，就可以组成新的数字滤波器，实现了一种智能高速率的数字滤波器，可用于高速天线滤波器。

本发明实施例提供的滤波装置采用FPGA作为其载体，由于FPGA设备的核心频率可以到几百兆赫兹甚至更高，同时又可以进行并行式的运算，不像单片机仅可以进行串行操作，所以其设备性能相较使用单片机的设备更快。

并且，本发明实施例提供的滤波装置利于进行二次开发。由于FPGA设备拥有大量软核，同时一个芯片可以多次擦除写入，因此，本发明实施例提供的滤波装置采用FPGA作为其载体，使得本滤波器能够被二次开发，这是使用单片机的滤波芯片所无法做到的，这一特性相当于降低了滤波装置的成本，同时提升了其灵活性。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种用于高速信号传输设备的滤波装置，其特征在于，包括：用于对所述高速信号传输设备接收的信号进行滤波处理的高速可编程逻辑器件。

2.根据权利要求1所述的滤波装置，其特征在于，所述高速可编程逻辑器件为现场可编程门阵列FPGA。

3.根据权利要求2所述的滤波装置，其特征在于，所述FPGA具有用于对外部时钟倍频的锁相环。

4.根据权利要求1所述的滤波装置，其特征在于，所述高速可编程逻辑器件具体用于对所述高速信号传输设备接收的信号进行基于分布式算法的有限脉冲响应FIR滤波处理。

5.根据权利要求1-4任一项所述的滤波装置，其特征在于，还包括：设置模块，用于设置所述高速可编程逻辑器件的滤波参数。

6.根据权利要求5所述的滤波装置，其特征在于，所述设置模块包括：

操作模块，用于接收用户输入的信息；

处理器，用于根据所述用户输入的信息设置所述高速可编程逻辑器件的滤波参数。

7.根据权利要求6所述的滤波装置，其特征在于，所述处理器为精简指令集处理器。

8.根据权利要求6所述的滤波装置，其特征在于，还包括：显示模块，用于在所述处理器的控制下显示与所述滤波装置相关的数据。

9.根据权利要求6所述的滤波装置，其特征在于，还包括：电源模块，用于为所述高速可编程逻辑器件和所述处理器供电。

10.根据权利要求9所述的滤波装置，其特征在于，所述电源模块包括：

稳压模块，用于为所述高速可编程逻辑器件和所述处理器供电；

控制模块，用于控制所述稳压模块与所述高速可编程逻辑器件和所述处理器之间进行通电或断电。

Images