CN111512413A - 使用碳基膜空间选择性灰化改善沉积引起的cd不平衡的方法 - Google Patents

使用碳基膜空间选择性灰化改善沉积引起的cd不平衡的方法 Download PDF

Info

Publication number
CN111512413A
CN111512413A CN201880077280.2A CN201880077280A CN111512413A CN 111512413 A CN111512413 A CN 111512413A CN 201880077280 A CN201880077280 A CN 201880077280A CN 111512413 A CN111512413 A CN 111512413A
Authority
CN
China
Prior art keywords
carbon
preconditioning
oxide
deposits
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880077280.2A
Other languages
English (en)
Inventor
伊时塔克·卡里姆
普尔凯特·阿加瓦尔
约瑟夫·R·阿贝尔
普鲁肖塔姆·库马尔
阿德里安·拉沃伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN111512413A publication Critical patent/CN111512413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种用于利用碳基沉积物在晶片上形成特征的方法。对所述碳基沉积物进行预调节，其中，所述预调节导致所述碳基沉积物中的一些的不均匀去除。通过原子层沉积工艺沉积氧化硅基材料的氧化物沉积物，其中所述沉积所述氧化物沉积物导致所述碳基沉积物中的一些的不均匀去除，其与通过所述预调节导致的所述碳基沉积物中的一些的不均匀去除互补。

Description

使用碳基膜空间选择性灰化改善沉积引起的CD不平衡的方法
相关申请的交叉引用
本申请要求2017年11月29日提交的美国临时申请No.62/591,949和2018年5月8日提交的美国申请No.15/974,172的优先权，其全部内容通过引用并入本文以用于所有目的。
背景
本公开涉及半导体器件的形成。更具体地，本公开涉及半导体器件的形成，其中图案倍增用于将掩模密度或线频率变为双倍或四倍。这样的图案倍增可以在碳特征周围形成氧化物间隔物，然后去除碳特征，从而使氧化物间隔物充当掩模。
发明内容
为了实现前述目的并且根据本公开的目的，提供了一种用于利用碳基沉积物在晶片上形成特征的方法。对所述碳基沉积物进行预调节，其中，所述预调节导致所述碳基沉积物中的一些的不均匀去除。通过原子层沉积工艺沉积氧化硅(SiO2)基材料的氧化物沉积物，其中所述沉积所述氧化物沉积物导致所述碳基沉积物中的一些的不均匀去除，其与通过所述预调节导致的所述碳基沉积物中的一些的不均匀去除互补。
在另一表现形式中，提供了一种用于利用碳基沉积物在晶片上形成特征的方法。对所述碳基沉积物进行预调节，其中，所述预调节导致所述碳基沉积物中的一些的不均匀去除。通过原子层沉积工艺沉积氧化物沉积物，其中所述沉积所述氧化物沉积物导致所述碳基沉积物中的一些的不均匀去除。提供至少一个额外的工艺，其中所述至少一个额外的工艺完成所述晶片上的特征的形成，其中，所述特征比在不具有预调节的情况下将形成的特征较均匀。
本发明的这些特征和其它特征将在下面在本公开的详细描述中并结合以下附图进行更详细的描述。
附图说明
在附图中以示例而非限制的方式示出了本公开，并且附图中相同的附图标记表示相似的元件，其中：
图1是实施方案的高级流程图。
图2是可以在一个实施方案中使用的处理室的示意图。
图3是可用于实践实施方案的计算机系统的示意图。
图4A-F是根据一个实施方案处理的堆叠件的示意性截面图。
图5是预调节工艺的更详细的流程图。
图6是较低能量的氧化物沉积的更详细的流程图。
图7是较高能量的氧化物沉积的更详细的流程图。
图8是根据一个实施方案的碳去除的曲线图。
图9是另一实施方案的流程图。
具体实施方式
现在将参考附图中所示的几个优选实施方案来详细描述本公开的实施方案。在下面的描述中，阐述了许多具体细节以便提供对本公开的彻底理解。然而，对于本领域技术人员显而易见的是，本公开可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本公开不清楚。
在常见的多图案化方案中，沉积并图案化碳基膜以限定初始结构。然后将氧化物间隔物膜沉积在碳基膜上。可以蚀刻氧化物间隔物膜以暴露碳基膜，从而在碳基膜特征的侧面上留下氧化物间隔物。去除碳基膜，留下氧化物间隔物，其频率为特征之间的两倍，而间隔和CD为特征之间的一半。如果该工艺重复N次，则最终结构的CD将为碳膜的初始结构的2-N。氧化物间隔物膜的沉积和随后的蚀刻以在整个晶片上的不均匀方式去除了碳膜中的一些。这种碳的不均匀去除被称为整个晶片上的损耗不均匀(NU)。在一个示例中，与晶片的其余部分相比，在晶片边缘的3cm内去除了更多的碳膜。
常规技术依赖于调节沉积等离子体本身以试图最小化整个晶片上的损耗NU。这种方法的一个明显问题是碳芯损耗轮廓和氧化膜厚度轮廓的耦合。如果已经对等离子体进行了优化以最小化膜厚NU，则为了使损失NU最小化而进行的重新优化会大大降低前者的性能。这是试图同时优化两个参数的一个旋钮的经典案例。
另一常规方法可以是调节在整个晶片上的碳芯蚀刻轮廓，以补偿由沉积工艺所赋予的损耗NU。然而，蚀刻轮廓调节通常是不容易的，并且一般不愿意修改复杂的蚀刻工艺以补偿沉积工艺中的缺点。
上述方案的问题中的一个是在等离子体增强的ALD氧化物沉积期间可能发生的碳芯损失。该损耗主要由生长氧化物膜所需的氧自由基引起，但也可能由等离子体中也可能存在的重离子((例如氩(Ar))引起。该损失是氧化物沉积工艺的不利结果，并且会在整个晶片上变化。这进而可以使最终结构的CD在整个晶片上产生差异。例如CD|edge<CD|center。因此，在不使沉积等离子体非常均匀的情况下，很难在晶片上的任何地方获得目标CD。
为了便于理解，图1是实施方案的高级流程图。碳基沉积物被沉积在晶片上方(步骤104)。对碳基沉积物进行预调节，其中，预调节导致碳基沉积物中的一些的不均匀去除(步骤108)。使用较低能量原子层沉积(ALD)工艺来沉积氧化物沉积物(步骤110)，其中较低能量ALD工艺不去除或最小程度地去除碳基沉积物中的一些。使用较高能量的ALD工艺来沉积氧化物沉积物(步骤112)，其中沉积氧化物沉积物导致碳基沉积物中的一些的不均匀去除，这与通过预调节导致碳基沉积物中的一些的不均匀去除互补。氧化物沉积物是氧化硅基材料。回蚀氧化物沉积物(步骤116)。去除碳基沉积物(步骤120)。蚀刻下伏层，其中将氧化物沉积物用作掩模(步骤124)。
实施例
图2是可以在一实施方案中使用的处理室的示意图。在一个或多个实施方案中，处理室200包括其在被室壁252包围的室249内的提供气体入口的气体分配板206以及晶片支撑件208。在室249内，晶片203被定位在晶片支撑件208上方。边缘环209围绕晶片支撑件208。气体源210通过气体分配板206连接到室249。支撑件温度控制器250连接到晶片支撑件208。射频(RF)源230将RF功率提供给上电极，该上电极在该实施方案中是气体分配板206。在示例性实施方案中，400kHz、13.56MHz以及任选地2MHz、27MHz的电源构成RF源230。在该实施方案中，晶片支撑件208接地。在该实施方式中，针对每个频率提供一个发生器。在其他实施方式中，发生器可以在单独的RF源中，或者单独的RF发生器可以连接到不同的电极。例如，上电极可以具有连接到不同RF源的内电极和外电极。在其他实施方式中可以使用RF源和电极的其它布置。控制器235可控地连接到RF源230、排放泵220和气体源210。这种蚀刻室的一个示例是由Lam Research Corporation(Fremont，CA)制造的StrikerTM Oxide系统。
图3是示出了计算机系统300的高级框图，该计算机系统300适于实现用于实施方案的控制电路235。计算机系统可以具有多种物理形式，其范围从集成电路、印刷电路板以及小型手持设备到巨型超级计算机。计算机系统300包括一个或者多个处理器302，并且还可包括电子显示装置304(用于显示图形、文本以及其他数据)、主存储器306(例如，随机存储器(RAM))、存储设备308(例如，硬盘驱动器)、可移动存储设备310(例如，光盘驱动器)、用户接口设备312(例如，键盘、触摸屏、小键盘、鼠标或者其他定位装置等)以及通信接口314(例如，无线网络接口)。通信接口314使得软件和数据能通过链路在计算机系统300和外部设备之间传输。系统还可以包括通信基础设施316(例如，通信总线、交叉杆(cross-overbar)、或者网络)，前述的设备/模块被连接于该通信基础设施316。
经由通信接口314传输的信息可以是能通过通信链路由通信接口314接收的信号的形式，所述信号是例如电子的、电磁的、光的、或者其他的信号，所述通信链路携带信号并且可以是使用电线或电缆、光纤、电话线、蜂窝电话链路、射频链路、和/或其他通信通道实现的通信链路。利用这样的通信接口，可预期，一个或者多个处理器302可以自网络接收信息或者可以在实施上述方法步骤的过程中向网络输出信息。另外，方法实施方案可以仅在处理器上执行或者可以与远程处理器结合在诸如因特网之类的网络上执行，所述远程处理器共享处理的一部分。
术语“非暂态计算机可读介质”一般用来指诸如主存储器、辅助存储器、移动存储装置、以及存储设备(例如硬盘、闪存、硬盘驱动存储器、CD-ROM以及其他形式的永久性存储器)之类的介质，并且不得被解释为涵盖诸如载波或者信号之类的暂时性的标的物。计算机代码的示例包括例如由编译器产生的机器代码，以及包括使用解释器由计算机执行的更高级代码的文件。计算机可读介质还可以是通过体现在载波中的计算机数据信号传输并且表示为可由处理器执行的指令序列的计算机代码。
在实施方案的实现方式的示例中，在晶片上方形成碳基沉积物(步骤104)。图4A是堆叠件400的一部分的示意性横截面图，其中晶片404设置在中间层408下方，该中间层408设置在碳基沉积物412下方。在该示例中，碳基沉积物412是有机图案化掩模，例如光致抗蚀剂掩模，其具有第一掩模特征414和第二掩模特征416。可以在晶片404和中间层408之间设置一层或多层(未示出)。也可以在中间层408和碳基沉积物412之间设置一层或多层(未示出)，例如抗反射涂层。
对碳基沉积物进行预调节，其中，所述预调节导致碳基沉积物中的一些的不均匀去除。图5是预调节步骤的更详细的流程图。提供预调节气体，使其流入处理室中(步骤504)。在此示例中，预调节气体为1000sccm O2、1500sccm Ar和25,000sccm N2。预调节气体被转化成等离子体(步骤508)。在该示例中，以13.56MHz的频率提供750瓦的RF。提供15伏的偏压。3秒钟后，停止预调节气体向处理室内的流动(步骤512)。图4B是在已经对碳基沉积物412进行预调节之后(步骤108)的堆叠件400的截面图。通常，NU横跨晶片404，其中晶片404的中心相对于晶片边缘处的特征可能未被均匀地处理。图4B示意性地示出了被并排示出的特征中的不均匀性，其中这种不均匀性实际上是在间隔开的特征中。另外，某些方面已经被夸大以说明实施方案的一般方面。在该示例中，通过预调节去除了一些第一掩模特征414，并且第二掩模特征416没有通过预调节去除。
通过ALD工艺在碳基沉积物上沉积较低能量的氧化物沉积物(步骤110)。图6是较低能量的氧化物沉积(步骤110)的更详细的流程图。使前体气体流入处理室(步骤604)。在该示例中，前体气体是400sccm的氨基硅烷。在0.4秒之后，停止前体气体向处理室内的流动(步骤612)。含硅的前体层沉积在碳基沉积物412上。使第一吹扫气体流入处理室(步骤616)。在该示例中，第一吹扫气体是氩气和氧气(O2)。停止第一吹扫气体的流动(步骤620)。使氧化气体流入处理室(步骤624)。在该示例中，氧化气体为13,000sccm Ar和1500sccmO2。氧化气体被转化成等离子体(步骤628)。在该示例中，以13.56MHz的频率提供了100到500瓦的RF。0.25秒后，停止氧化气体向处理室内的流动(步骤632)。来自氧化气体的等离子体将沉积的含硅前体层转化为氧化硅。使第二吹扫气体流入处理室(步骤636)。停止第二吹扫气体的流动(步骤640)。然后从使前体气体流入处理室的步骤开始重复该循环(步骤604)。在该示例中，该工艺重复2到10个循环。以足够低的能量执行较低能量的氧化物沉积(步骤110)，以沉积氧化硅层，同时对碳基沉积物412的损害最小。
通过ALD工艺在碳基沉积物上沉积较高能量的氧化物沉积物(步骤112)。图7是较高能量的氧化物沉积(步骤112)的更详细的流程图。使前体气体流入处理室(步骤704)。在该示例中，前体气体是400sccm的氨基硅烷。在0.25秒之后，停止前体气体向处理室内的流动(步骤712)。含硅的前体层沉积在碳基沉积物412上。使第一吹扫气体流入处理室(步骤716)。在该示例中，第一吹扫气体是氩气和氧气。停止第一吹扫气体的流动(步骤720)。使氧化气体流入处理室(步骤724)。在该示例中，氧化气体为13,000sccm Ar和1500sccm O2。氧化气体被转化成等离子体(步骤728)。在该示例中，以13.56MHz的频率提供了800到1200瓦的RF。在该示例中，在较高能量的氧化物沉积期间提供的RF功率高于在较低能量的氧化物沉积期间提供的RF功率。更优选地，在较高能量的氧化物沉积期间提供的RF功率比在较低能量的氧化物沉积期间提供的RF功率高至少300瓦。在一些实施方案中，在较高能量的氧化物沉积期间提供的RF功率是在较低能量的氧化物沉积期间提供的RF功率的至少两倍。在0.4秒之后，停止氧化气体向处理室内的流动(步骤732)。来自氧化气体的等离子体将沉积的含硅前体层转化为氧化硅。使第二吹扫气体流入处理室(步骤736)。停止第二吹扫气体的流动(步骤740)。然后从使前体气体流入处理室的步骤开始重复该循环(步骤704)。在该示例中，该工艺重复126到134个循环。由于在先前的较低能量的氧化物沉积期间形成的保护膜，较高能量的氧化物沉积(步骤112)对碳基沉积物412的损害较小。
图4C是在较高能量的氧化物沉积物沉积在碳基沉积物412上之后(步骤112)的堆叠件400的截面图。在该示例中，相比于第一掩模特征414，通过去除较多的第二掩模特征416，氧化物沉积物420已经不均匀地去除了碳基沉积物412。通过沉积氧化物沉积物420来不均匀去除碳基沉积物与通过预调节导致的碳基沉积物中的一些的不均匀去除互补，这是因为通过沉积氧化物沉积物而导致的碳基沉积物中的一些的不均匀去除与通过预调节导致的碳基沉积物中的一些的不均匀去除的组合导致：与通过单独沉积氧化物沉积物导致的碳基沉积物中的一些的不均匀去除相比，碳基沉积物的去除更加均匀。在该示例中，从第一掩模特征414去除的量大约等于从第二掩模特征416去除的量。
在该示例中，使用单独的步骤来回蚀氧化物沉积物420(步骤116)以暴露碳基沉积物412的一部分。用于回蚀氧化物沉积物420的示例配方是用含氟物质进行的反应离子蚀刻(RIE)。图4D是在已经回蚀氧化物沉积物420之后的堆叠件400的截面图。
去除碳基沉积物(步骤120)。配方的一个示例是用含氧物质进行等离子体灰化。图4E是在已经去除了碳基沉积物之后的堆叠件400的截面图。
蚀刻下伏层，其中将氧化物沉积物用作掩模(步骤124)。在该示例中，被蚀刻的下伏层是中间层408，在该示例中，该中间层是多晶硅。图4F是在蚀刻中间层408之后的堆叠件400的截面图。
图8展示了如何通过叠加预调节和沉积氧化物沉积物的损耗轮廓来使最终的碳基沉积物去除轮廓平坦化。图8示出了由预调节引起的碳去除率与相对于距晶片中心的距离的关系曲线图804。还示出了由较高能量的氧化物沉积引起的碳去除率与相对于距晶片中心的距离的关系曲线图808。还绘制了通过预调节和高能氧化物沉积去除的碳的总和812。通过预调节和较高能量的氧化物沉积两者去除的碳的总和812等同于依次执行这两个工艺。
表格1
Figure BDA0002514661040000081
表1显示了在一个示例中，仅由较高能量的氧化物沉积导致的以及由预调节和较高能量的氧化物沉积的总和导致的碳基沉积物的以埃为单位的平均损耗和损耗范围。在该示例中，较高能量的氧化物沉积工艺的碗形损耗轮廓通过预调节的圆顶形轮廓来补偿。最终的轮廓比单独的较高能量的氧化物沉积要平坦得多，观察到损耗范围从单独的较高能量的氧化物沉积的
Figure BDA0002514661040000082
相应地改善到因预调节和较高能量的氧化物沉积造成的损耗之和的
Figure BDA0002514661040000084
Figure BDA0002514661040000083
在该示例中，较低的范围表示改善的均匀性。通过使用可用的工艺旋钮(调节输入)适当地修整预调节，可以最小化从预调节中去除碳基沉积物。优选地，通过预调节去除小于
Figure BDA0002514661040000086
总厚度的碳基沉积物。更优选地，通过预调节去除小于
Figure BDA0002514661040000085
总厚度的碳基沉积物。优选地，通过预调节和较高能量的氧化物沉积导致的碳基沉积物的去除或损失范围小于
Figure BDA0002514661040000087
更优选地，通过预调节和较高能量的氧化物沉积导致的碳基沉积物的去除或损失范围小于
Figure BDA0002514661040000088
在多种实施方案中，提供了目标去除深度，因为目标去除深度用于确定复杂的制造工艺。提供一种使得去除的碳的厚度显著大于或小于目标去除深度的工艺会以降低产量的方式改变复杂的制造工艺。在一些实施方案中，提供预调节使去除的碳的厚度增加。如果仅使用标准的较高能量的氧化物沉积，那么去除的碳将大于目标厚度。提供较低能量的氧化物沉积减小了被去除的碳的厚度。通过提供较低能量的氧化物沉积和较高能量的氧化物沉积的组合，实现了目标去除深度。
通过提供相对于通过氧化物沉积导致的碳基沉积物的不均匀去除具有碳基沉积物的不均匀的互补去除的预调节，上述实施方案提供了更均匀的图案。随着器件尺寸的缩小，这种改进增加了均匀性并减少了缺陷。
在多种实施方案中，可以在即将沉积氧化物沉积物之前原位完成预调节。在多种实施方案中，在预调节和沉积氧化物沉积物之后累积的碳基沉积物去除基本上是均匀的或以其他方式修整以满足给定的集成要求。在一实施方案中，通过最大程度地将蚀刻轮廓偏置到由沉积氧化物沉积物引起的去除最小的程度，来最小化通过预调节碳基沉积物的去除。在多种实施方案中，预调节可以使用包括氧气、氮气或氩气中的至少一种的预调节气体。预调节使得能对蚀刻轮廓进行调节，该蚀刻轮廓可以通过改变气体成分的相应比例来调制和修整。另外，预调节的压强和RF功率也可以用于进一步调节蚀刻轮廓。
在多种实施方案中，前馈方案和反馈方案都可以用作工艺实现方式的一部分。对于前馈方案，可以将先前蚀刻步骤之后的检查结果用作控制器的输入，从而确定用于预调节的最佳设置。对于反馈方案，可以将氧化物沉积和蚀刻后的最终CD测量值用作输入。
各种实施方案提供了碳沉积去除的独立可控制性。等离子体预调节除了预调节损耗轮廓外没有其他功能，从而可以就其可实现的轮廓(例如，碗形、圆顶形和平面形)方面提供灵活性。在一些实施方案中，预调节是在与氧化物沉积相同的模块中原位进行的，并且不需要额外的硬件或设施。对于典型的所需轮廓，预调节会增加总沉积时间不到十秒钟的时间，从而最大程度地减少任何时间影响。用于预调节气体的不同气体(例如Ar、N2和O2)的相对流量比和相对流率用作控制参数，以调节碳基沉积的不均匀预调节。
图9是另一实施方案的高级流程图。碳基沉积物被沉积在晶片上方(步骤904)。对该碳基沉积物进行预调节，其中该预调节导致碳基沉积物中的一些的不均匀去除(步骤908)。通过ALD工艺沉积氧化物沉积物(步骤912)，其中沉积氧化物沉积物导致碳基沉积物中的一些的不均匀去除。氧化物沉积是氧化硅基沉积。提供至少一个额外的工艺(步骤916)，其中该至少一个额外的工艺完成在晶片上方的特征的形成，其中，所述特征比在不具有预调节的情况下将形成的特征更均匀。对于不同的处理室，该处理室可为该至少一个额外的工艺提供不均匀的工艺。在这种情况下，代替沉积硅氧化物之后的均匀平坦轮廓，在沉积氧化物沉积物之后，需要一种经修整的轮廓以补偿该至少一个额外的工艺的不均匀性，因为处理室将使用该经修整的轮廓，以在该至少一个额外的工艺之后，在整个晶片上提供更均匀的半导体。预调节被设计为在沉积氧化物沉积物之后提供经修整的轮廓，使得所得到的特征比不具有预调节的情况下的特征更均匀。
在多种实施方案中，预调节气体中的氧气提供一些灰化处理以在预调节期间导致一些碳基沉积物去除。预调节气体中的氩气和氮气可用于均匀性控制，其中氧气比氩气比氮气的比例可用于调节碳基沉积物的轮廓。在一些实施方案中，对于预调节气体，氧气比氩气的比例在2:1至1:2之间。
在多种实施方案中，碳基沉积物412可以是非晶碳、光致抗蚀剂、旋涂碳或化学气相沉积(CVD)碳或可灰化的硬掩模。
虽然已经根据几个优选实施方案描述了本公开，但是存在落在本发明的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本公开的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本发明的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (19)

1.一种用于利用碳基沉积物在晶片上形成特征的方法，其包括：
对所述碳基沉积物进行预调节，其中，所述预调节导致所述碳基沉积物中的一些的不均匀去除；以及
通过原子层沉积工艺沉积氧化硅基材料的氧化物沉积物，其中所述沉积所述氧化物沉积物导致所述碳基沉积物中的一些的不均匀去除，其与通过所述预调节导致的所述碳基沉积物中的一些的不均匀去除互补。
2.根据权利要求1所述的方法，其中通过所述氧化物沉积物导致的所述碳基沉积物中的一些的所述不均匀去除与通过所述预调节导致的所述碳基沉积物中的一些的不均匀去除是互补的，因为通过所述沉积所述氧化物沉积物导致的所述碳基沉积物中的一些的不均匀去除与通过所述预调节导致的所述碳基沉积物中的一些的不均匀去除的组合导致与通过所述沉积所述氧化物沉积物导致的所述碳基沉积物中的一些的所述不均匀去除相比所述碳基沉积物的更均匀去除。
3.根据权利要求2所述的方法，其中，所述更均匀去除是在整个晶片上的更均匀去除。
4.根据权利要求1所述的方法，其还包括：
去除所述碳基沉积物；以及
使用所述氧化物沉积物作为掩模，蚀刻在氧化物沉积物下方的蚀刻层。
5.根据权利要求1所述的方法，其中，所述预调节所述碳基沉积物包括：
提供包含Ar或氮气中的至少一种和氧气的预调节气体，
将所述预调节气体转化成等离子体，这导致所述碳基沉积物中的一些的不均匀去除；以及
停止所述预调节气体。
6.根据权利要求5所述的方法，其中，所述预调节气体包含氧气和氩气，其中，所述氧气比氩气的比例介于2:1至1:2之间。
7.根据权利要求1所述的方法，其中，所述预调节去除小于
Figure FDA0002514661030000021
厚度的所述碳基沉积物。
8.根据权利要求7所述的方法，其中，所述沉积所述氧化物沉积物和所述预调节提供在整个所述晶片上的所述碳基沉积物的小于
Figure FDA0002514661030000022
的去除范围。
9.根据权利要求1所述的方法，其中，所述预调节以圆顶形轮廓去除所述碳基沉积物，并且其中，所述沉积所述氧化物沉积物以碗形轮廓去除所述碳基沉积物。
10.根据权利要求1所述的方法，其中，所述沉积所述氧化物沉积物包括：
提供多个循环的较低能量的氧化物沉积，其中每个循环包括：
使前体气体流动；
使氧化气体流动；
提供第一RF功率以将所述氧化气体转化成等离子体；以及
提供多个循环的较高能量的氧化物沉积，其中每个循环包括：
使前体气体流动；
使氧化气体流动；以及
提供第二RF功率以将所述氧化气体转化成等离子体，其中所述第二RF功率高于所述第一RF功率。
11.根据权利要求1所述的方法，其还包括提供反馈输入或前馈输入中的至少一者以优化所述预调节。
12.一种用于在晶片上利用碳基沉积物形成特征的方法，其包括：
对所述碳基沉积物进行预调节，其中，所述预调节导致所述碳基沉积物中的一些的不均匀去除；
通过原子层沉积工艺沉积氧化物沉积物，其中所述沉积所述氧化物沉积物导致所述碳基沉积物中的一些的不均匀去除；以及
提供至少一个额外的工艺，其中所述至少一个额外的工艺完成所述晶片上的特征的形成，其中，所述特征比在不具有预调节的情况下将形成的特征更均匀。
13.根据权利要求12所述的方法，其中，所述特征在整个所述晶片上更均匀。
14.根据权利要求12所述的方法，其还包括：
去除所述碳基沉积物；以及
使用所述氧化物沉积物作为掩模，蚀刻在氧化物沉积物下方的蚀刻层。
15.根据权利要求12所述的方法，其中，所述预调节所述碳基沉积物包括：
提供包含Ar或氮气中的至少一种和氧气的预调节气体，
将所述预调节气体转化成等离子体，这导致所述碳基沉积物中的一些的不均匀去除；以及
停止所述预调节气体。
16.根据权利要求15所述的方法，其中，所述预调节气体包含氧气和氩气，其中，所述氧气比氩气的比例介于2:1至1:2之间。
17.根据权利要求12所述的方法，其中，所述预调节去除小于
Figure FDA0002514661030000031
厚度的所述碳基沉积物。
18.根据权利要求12所述的方法，其中，所述沉积所述氧化物沉积物包括：
提供多个循环的较低能量的氧化物沉积，其中每个循环包括：
使前体气体流动；
使氧化气体流动；
提供第一RF功率以将所述氧化气体转化成等离子体；以及
提供多个循环的较高能量的氧化物沉积，其中每个循环包括：
使前体气体流动；
使氧化气体流动；以及
提供第二RF功率以将所述氧化气体转化成等离子体，其中所述第二RF功率高于所述第一RF功率。
19.根据权利要求12所述的方法，其还包括提供反馈输入或前馈输入中的至少一者以优化所述预调节。
CN201880077280.2A 2017-11-29 2018-11-15 使用碳基膜空间选择性灰化改善沉积引起的cd不平衡的方法 Pending CN111512413A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762591949P 2017-11-29 2017-11-29
US62/591,949 2017-11-29
US15/974,172 2018-05-08
US15/974,172 US10978302B2 (en) 2017-11-29 2018-05-08 Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film
PCT/US2018/061347 WO2019108406A1 (en) 2017-11-29 2018-11-15 Method of improving deposition induced cd imbalance using spatially selective ashing of carbon based film

Publications (1)

Publication Number Publication Date
CN111512413A true CN111512413A (zh) 2020-08-07

Family

ID=66633510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880077280.2A Pending CN111512413A (zh) 2017-11-29 2018-11-15 使用碳基膜空间选择性灰化改善沉积引起的cd不平衡的方法

Country Status (4)

Country Link
US (2) US10978302B2 (zh)
KR (1) KR20200084055A (zh)
CN (1) CN111512413A (zh)
WO (1) WO2019108406A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978302B2 (en) 2017-11-29 2021-04-13 Lam Research Corporation Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534363B2 (en) 2002-12-13 2009-05-19 Lam Research Corporation Method for providing uniform removal of organic material
KR100780944B1 (ko) 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7962452B2 (en) 2007-12-28 2011-06-14 International Business Machines Corporation Data deduplication by separating data from meta data
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8901016B2 (en) * 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
KR101719407B1 (ko) 2015-01-20 2017-03-23 재단법인 멀티스케일 에너지시스템 연구단 하이브리드 구조 패턴을 갖는 고분자막 및 이의 제조방법
KR20170019668A (ko) 2015-08-12 2017-02-22 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
US10978302B2 (en) 2017-11-29 2021-04-13 Lam Research Corporation Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film

Also Published As

Publication number Publication date
KR20200084055A (ko) 2020-07-09
US20210202250A1 (en) 2021-07-01
WO2019108406A1 (en) 2019-06-06
US10978302B2 (en) 2021-04-13
US20190164757A1 (en) 2019-05-30
US11651963B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI758404B (zh) 氫活化原子層蝕刻
USRE47650E1 (en) Method of tungsten etching
WO2019125640A1 (en) Method for forming square spacers
CN112334598A (zh) 用于在有机材料上沉积金属氧化物膜的沉积工具和方法
US20210335624A1 (en) Method for etching an etch layer
US9673057B2 (en) Method for forming stair-step structures
CN111512413A (zh) 使用碳基膜空间选择性灰化改善沉积引起的cd不平衡的方法
US8664105B2 (en) Mitigation of silicide formation on wafer bevel
US20220165563A1 (en) Method for providing doped silicon
US20220301853A1 (en) Method for etching features using a targeted deposition for selective passivation
US8431461B1 (en) Silicon nitride dry trim without top pulldown
US10546756B2 (en) Method for generating vertical profiles in organic layer etches
US20190378725A1 (en) Method for transferring a pattern from an organic mask
US20210020441A1 (en) In situ inverse mask patterning
US10600648B2 (en) Silicon-based deposition for semiconductor processing
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination