CN111505591A - 基于应答机制的相控阵和差通道误差校正系统 - Google Patents

Abstract

本发明公开了一种基于应答机制的相控阵和差通道误差校正系统，它由多个功能模块组成。其界面显控模块下发通道校正命令及阵面工作指令，显示各模块工作状态；任务命令调度模块中转各模块任务消息并进行任务分发与数据缓存；波束控制模块控制相控阵天线阵元通道工作状态；相控阵天线阵列模块控制阵列天线工作状态；天线信号合成模块对阵列天线阵元接收的信号进行幅度与相位加权及信号功率合成；射频数据采集模块将射频信号转为基带信号；数据预处理模块对和差网络传输的基带信号进行滤波及通道校正；通道校正模块控制和差通道信号增益、解算幅相影响因子和监测通道校正性能。本发明显示直观简洁，灵活性好，可靠性高，可用于对阵列及雷达信号处理。

Description

基于应答机制的相控阵和差通道误差校正系统

技术领域

本发明属于雷达信号处理技术领域，更进一步涉及一种应答机制的相控阵和差通道误差校正系统。可用于单脉冲雷达和差通道接收机误差校正，有源相控阵天线阵列通道误差校正，提高后续测量处理精度。

背景技术

基于相控阵的阵列信号处理是信号处理领域当中的一项重要研究内容，但是随着阵列信号技术的进一步发展以及军用和民用方面性能需求的增长，从理论研究到工程设备实体落地的这一过程中，人们对于相控阵系统的稳健性以及系统测量精度有了越来越高的要求，从而针对相控阵系统中的通道误差进行分析研究具有重要的现实价值。

由于相控阵和差通道的电缆长度、通道噪声、温度、器件老化、生产工艺等因素的影响，和差通道势必存在一定的通道误差，影响后续信号处理模块的测量精度，因此需要进行通道校正处理；相控阵天线阵列通道包含多个微波器件模块：比如天线阵元、移相器、低噪声放大器、滤波器等模块，各个器件在生产的过程中存在不一致，也会产生阵列通道误差，影响后续信号处理性能；目前大多数相控阵系统中的通道误差校正模块，设计较为复杂，功耗资源占用率较高，灵活性较差，缺乏校正性能测试模块，无法实时便捷观测校正效果，而且依赖单方的校正指令下发，缺乏指令反馈与监测机制，可靠性较低。

四川省成都市金本华科技有限公司在其提出的专利申请文献“一种有源相控阵雷达的收发通道自校准方法”(专利申请号201410687836.3，公开号CN 104330777 A)中公开了一种有源相控阵雷达的收发通道自校准方法。该方法利用输入输出耦合电路收发通道，通过多路功分器将多个收发通道耦合信号合并成一路，再进一步耦合到公共端，致使有源相控阵雷达的发射通道和接收通道形成一个闭环回路，从而可以利用收发通道各自的校准模块包括：各自串联的带通滤波器、功率放大器、衰减器、振荡指示器等对收发通道的幅度进行校准。该系统虽然可以不依赖外来辅助信号来完成对收发通道的幅度自校准，但缺乏对通道相位误差的校准考虑，未建立完整的通道误差模型。

重庆大学在其申请的专利文献“一种相控阵天线发射通道幅相误差校正系统”(专利申请号201510016099.9，公开号CN 104506253 A)中公开了一种相控阵天线发射通道幅相误差校正系统。该校正系统以均匀圆阵相控阵天线发射通道幅相误差为研究对象，包含校正信号源、旋转切换开关、待校正发射通道、辅助接收通道和校正系数计算模块等。该校正系统在进行通道幅相误差校正的过程中需要依赖参考阵元通道、辅助信号接收通道等，不仅需要占用较多的硬件资源并产生较高的系统功耗，而且缺乏明确的通道校正性能测试模块，不利于校正结果的直观显示和校正性能分析。

发明内容

本发明的目的在于，提出一种基于应答机制的相控阵和差通道误差校正系统，以解决现有相控阵系统在通道误差校正过程中，资源占用率高，幅度误差与相位误差未同时考虑，缺乏直观通道校正性能测试模块、系统灵活性和校正性能可靠性差等问题。

实现上述目的的思路是，针对相控阵系统中的和差通道误差，将幅度误差与相位误差看作是输入信号经过若干个通道，由于各个通道的温度、通道长度、通道噪声、器件老化诸多因素的影响，所导致的各个通道幅相影响因子的不一致，进而导致通道输出信号在幅度和相位上存在差异，通过设计一种基于应答机制的相控阵和差通道误差校正系统，对和差通道误差进行精准校正。

所述新的通道误差校正系统，是一种基于应答机制的相控阵和差通道误差校正系统，其特征在于，包括：

界面显控模块，用于操作人员利用界面按钮发送相应的校正命令到相应模块，直观观察通道校正性能，并监测各个模块的工作状态；

PPC任务命令调度模块，用于接收界面显控所下发的校正命令，正确转发至对应模块，并接收各个模块的相应消息上报给界面显控；

DSP波束控制模块，根据界面显控所下发的波束指向等信息指令，计算波束控制码等参数，用于相控阵天线波束形成；

相控阵天线阵列模块，用于接收来自DSP波束控制模块的波束控制信号，完成对各个天线单元的移相方向和幅度的控制；

天线信号合成模块，用于对各个阵列天线所接收的信号进行幅度与相位加权以及信号功率合成；

射频数据采集模块，用于将和差网络所产生的射频信号经过抗混叠滤波、模数转换、数字下变频等处理转变为基带信号；

FPGA数据预处理模块，用于对基带信号进行数字滤波，提高信噪比，并接收来自DSP通道校正模块所发的幅相影响因子，协助完成通道校正任务；

DSP通道校正模块，用于完成和差通道信号增益控制、幅相影响因子解算和通道校正性能监测。

本发明与现有技术相比具有如下优点：

第一，本发明加入界面显控和通道校正性能测试模块，相比于其他通道校正系统，具有更加直观的校正性能分析功能，显控界面对于操作人员更加的直观便捷。

第二，本发明所使用通道校正算法，不依赖参考辅助单元、辅助接收处理通道等模块，可以利用现有系统资源完成通道误差校正，极大地节约了资源成本，降低了系统功耗。

第三，本发明采用命令应答的方式，用于通道校正系统中的各个模块之间的交互监测，保证命令下发与模块交互的可靠性，提高信号处理系统的可靠性与灵活性。

附图说明

图1是本发明系统的结构示意图；

图2是本发明中的相控阵天线阵列模块结构示意图；

图3是本发明中的射频数据采集模块结构示意图；

图4是本发明中的DSP波束控制模块结构示意图；

图5是本发明中的信号增益调控子模块工作流程图；

图6是本发明中的DSP通道校正模块工作流程图；

图7是本发明中的通道校正性能监测子模块工作流程图。

具体实施方式

下面结合附图对本发明做进一步详细描述。

参照图1所示，本发明系统包括：界面显控模块1、PPC任务命令调度模块2、DSP波束控制模块3、相控阵天线阵列模块4、天线信号合成模块5、射频数据采集模块6、FPGA数据预处理模块7、DSP通道校正模块8。其中：

所述界面显控模块1，负责操作人员利用界面按钮下发指令通过千兆网口传输到PPC任务命令调度模块，可以直观观察通道校正效果并监测各个模块的工作状态；

所述PPC任务命令调度模块2，负责将界面显控1所下发的通道校正命令正确转发至对应模块，保证系统工作时序约束要求等操作，通过一路SRIO接口与DSP通道校正模块8进行双向通信，通过高速串行总线接口与DSP波束控制模块3进行双向通信；

所述DSP波束控制模块3，负责对相控阵阵面阵元的工作状态进行控制，按照界面显控所下发的指令控制阵元状态，通过高速串行总线接口与相控阵的移相器进行数据传输；

所述相控阵天线阵列模块4，通过接收来自DSP波束控制模块的波束控制字完成阵列天线状态的控制，并通过内部耦合器提供通道校正所用的信号；

所述天线信号合成模块5，用于对阵列天线的接收信号进行幅度与相位加权以及信号功率合成，通过传输线与和差网络进行数据传输；

所述射频数据采集模块6，负责对所接收到的射频信号完成抗混叠滤波、模数转换、数字下变频等处理，将射频信号转变为基带信号，再通过CMOS接口与FPGA数据预处理模块进行数据交互；

所述FPGA数据预处理模块7，对和差网络所传输的基带信号进行数字滤波，提高信噪比，并接收来自DSP通道校正模块所发的幅相影响因子，协助完成通道校正任务；

所述DSP通道校正模块8，完成和差通道信号增益控制、幅相影响因子解算和通道校正性能监测，其包括信号增益调控子模块81、通道校正算法子模块82和通道校正性能监测子模块83，该信号增益调控子模块81，负责对信号接收增益进行调节，提高输入信号信噪比，保证后端处理性能；该通道校正算法子模块82，负责幅相影响因子的解算工作，通过一路SRIO接口与FPGA数据预处理模块进行数据传输；该通道校正性能监测子模块83负责对通道校正前后通道特性的测试，检测校正性能。

参照图2，本实例的相控阵天线阵列模块4包含n个阵元通道，n个阵元均匀排列在相控阵阵面上，对这些阵元自左往右依次编号，即从左往右分别为1，2，3…n，其中n是大于2的整数；相控阵天线阵面化分为左子阵和右子阵，且编号1到n/2的阵元划分到左子阵，编号n/2+1到n的阵元划分到右子阵，左右子阵各个阵元通道的接收信号经过子天线阵功率相加器进行子阵信号功率合成，再经过和差网络处理输出射频和、差信号；

参照图3，本实例的射频数据采集模块6，采用但不限于使用亚德诺ADI公司生产的AD9361射频捷变收发器，依次完成对射频信号的模数转换、混频、抽取滤波、自动增益控制这些处理过程，将射频信号变换到数字基带信号，以供后续处理。

参照图4，本实例的DSP波束控制模块3，包括前端控制子模块31、DSP处理子模块32和FPGA处理子模块33。其中，该前端控制子模块31，根据系统的实际工作需要，通过SRIO接口向DSP处理模块发送工作方式命令字、工作频率、波束指向要求等信息；该DSP处理子模块32采用但不限于德州仪器TI公司的TMS320C6672芯片，通过接收前端控制子模块31所发工作参数信息，实现波束控制基础码的计算、阵列波控码的计算与补偿、数据包资源的调度分配；该FPGA处理子模块33采用但不限于赛灵思公司的XC7K325T芯片，根据前端控制子模块31的工作需求，产生定时同步信号，协调配合前端控制子模块31工作，并负责阵列波束扫描控制码的分发以及其它控制命令的转发，通过SRIO接口与DSP处理子模块32进行数据交互。

参照图5，本实例中的信号增益调控子模块81，其利用射频捷变收发器AD9361所提供的增益调控功能，选用手动增益控制MGC模式，或者自动增益控制AGC模式通过串行外设接口SPI配置增益控制寄存器来实现信号增益调节，本实例为了提高系统增益调节的灵活性，选用AGC增益控制模式进行增益调节，具体工作流程如下：

步骤1，上电初始化信号增益调控子模块81的增益控制字，保证射频数据采集模块6正常工作；相控阵天线阵列模块4控制所有的阵元处于正常工作状态，根据AD9361的增益调控范围设置期望信号强度范围为[a,b]，其中a为信号强度的下限，b为信号强度的上限；

步骤2，由界面显控模块1下发增益调控命令，PPC任务命令调度模块2转增益调控命令给信号增益调控子模块，信号增益调控子模块81接收到增益调控命令后，回复“正常”指令给PPC任务命令调度模块2，该PPC任务命令调度模块收到信号增益调控子模块81的指令应答之后，便将信息反馈回界面显控模块1显示，以便操作人员知晓命令已经正确下发；

步骤3，射频数据采集模块6将所接收到的和差射频信号转换为数字基带信号，送入信号增益调控子模块81进行处理；

步骤4：信号增益调控子模块81首先完成和差信号分离，然后分别计算和差信号强度，取二者中较大的一个作为参考信号强度，记为S；

步骤5：将参考信号强度S与b相比较：

如果S大于b，则读此时信号增益控制字，并更新增益控制字为此时所读增益控制字减去增益调节步长，返回步骤3；

如果S小于b，则将参考信号强度S与a相比较：

若S小于a，则读此时信号增益控制字，并更新增益控制字为此时所读增益控制字加上增益调节步长，返回步骤3；

若S大于a，则增益调节结束，退出信号增益调控子模块81；

步骤6：向PPC任务命令调度模块2上报增益调节完成，等待接收新的增益调节命令，重新进入信号增益调控子模块81。

参照图6，对本实例的通道校正算法子模块82，其工作流程如下：

步骤一：初始化通道校正算法子模块82中的幅相影响因子，获得可用于解算幅相影响因子的正常和差信号；

步骤二：DSP波束控制模块3控制相控阵左子阵的阵元处于正常工作状态，右子阵的阵元处于不工作状态，相控阵天线阵列模块4输出同频同相的和差两路信号；

步骤三：和差两路信号送入通道校正算法子模块82，进行幅相影响因子解算，并存储每次的解算结果。

本步骤幅相影响因子解算综合考虑算法运算量和代码资源使用率，选择幅相影响因子解算次数，本实例选用20次幅相影响因子的解算，具体解算如下：

(3.1)将和差两路信号分别表示为：

其中，s(t)为和通道射频信号，d(t)为差通道射频信号，f₀为射频信号的频率，K₁为和通道射频信号的调制包络，K₂为差通道射频信号的调制包络，为了简便起见将和差信号的相位部分均统一使用一个变量来表示，

包含和通道射频信号中的基带调制相位和初始相位，

包含差通道射频信号中的基带调制相位和初始相位；

(3.2)对(3.1)中的和差信号以采样频率f_s进行采样，采样后的和信号s(n)和差信号d(n)分别表示为：

其中，N为序列长度；

(3.3)对(3.2)中的和差信号分别做FFT变换，经过FFT变换后的和信号S(k)和差信号D(k)分别表示为：

其中，k为FFT变换的第k个频谱，

为旋转因子，

(3.4)以和通道为参考通道，差通道作为待校正通道，计算该参考通道与待校正通道的幅相差，即使用差信号对和信号进行归一化，计算和差通道幅相影响因子γ：

步骤四：对步骤三中所存储的幅相影响因子做均值平滑，获得最终幅相影响因子，然后用最终幅相影响因子更新通道校正算法子模块82中的幅相影响因子。

参照图7，对本实例的通道校正性能监测子模块83，其工作流程如下：

步骤A：界面显控模块1下发通道校正性能测试命令给任务命令调度模块2，任务命令调度模块2转通道校正性能测试命令给DSP波束控制模块3和通道校正性能监测子模块83，这两个模块接收到命令后均进行指令应答；

步骤B：DSP波束控制模块3控制相控阵左子阵的阵元处于不工作状态，右子阵的阵元处于正常工作状态；

步骤C：进入通道校正性能监测子模块83，按照通道校正算法子模块82中步骤三所述的幅相影响因子解算步骤，重新解算幅相影响因子并存储；

步骤D：通道校正性能监测子模块83将步骤三中所存储的幅相影响因子转换为信号强度差和相位差，并上报给PPC任务命令调度模块2，PPC任务命令调度模块2上传给界面显控模块1，便可在界面显示幅相误差曲线，实时监测通道校正性能；

步骤E：DSP波束控制模块3控制相控阵右子阵的阵元处于不工作状态，控制左子阵的阵元处于正常工作状态，重复步骤C和步骤D，通道校正性能监测子模块83向PPC任务命令调度模块2上报通道校正性能监测任务结束。

以上描述仅是对本发明的优选实施方式，并不将本发明作任何限制，显然，本领域的技术人员均可在本发明的主要技术构思基础上作出任意的公知变形，但这些都属于本发明所要保护的技术范畴。

Claims (8)

1.一种基于应答机制的相控阵和差通道误差校正系统，其特征在于，包括：

界面显控模块(1)，用于操作人员利用界面按钮发送相应的校正命令到相应模块，直观观察通道校正性能，并监测各个模块的工作状态；

PPC任务命令调度模块(2)，用于接收界面显控所下发的校正命令，正确转发至对应模块，并接收各个模块界面显控的相应消息上报给界面显控；

DSP波束控制模块(3)，根据界面显控所下发的波束指向等信息指令，计算波束控制码等参数，用于相控阵天线波束形成；

相控阵天线阵列模块(4)，用于接收来自DSP波束控制模块的波束控制信号，完成对各个天线单元的移相方向和幅度的控制；

天线信号合成模块(5)，用于对各个阵列天线所接收的信号进行幅度与相位加权以及信号功率合成；

射频数据采集模块(6)，用于将和差网络所产生的射频信号经过抗混叠滤波、模数转换、数字下变频等处理转变为基带信号；

FPGA数据预处理模块(7)，用于对基带信号进行数字滤波，提高信噪比，并接收来自DSP通道校正模块所发的幅相影响因子，协助完成通道校正任务；

DSP通道校正模块(8)，用于完成和差通道信号增益控制、幅相影响因子解算和通道校正性能监测。

2.根据权利要求1所述的系统，其特征在于，所述DSP波束控制模块(3)，包括：

前端控制子模块(31)，用于根据系统的实际工作需要，通过SRIO接口向DSP处理模块发送工作方式命令字、工作频率、波束指向要求等信息；

DSP处理子模块(32)，用于通过接收前端子模块所发的工作参数信息，实现波束控制基础码的计算、阵列波控码的计算与补偿、数据包资源的调度与分配；

FPGA处理子模块(33)，根据前端控制子模块(31)的工作需求，产生定时同步信号，协调配合前端控制子模块(31)工作，并负责阵列波束扫描控制码的分发以及其它控制命令的转发，通过SRIO接口与DSP处理子模块进行数据交互。

3.根据权利要求1所述的系统，其特征在于，所述相控阵天线阵列模块(4)，包含n个阵元通道，且n个阵元均匀等间隔排列在相控阵阵面上，对阵元自左往右依次编号，并将相控阵阵面分为左子阵和右子阵，编号为1到n/2的阵元为左子阵，编号为n/2+1到n的阵元为右子阵，其中n是大于2的整数。

4.根据权利要求1所述的系统，其特征在于，所述DSP通道校正模块(8)，包括：

信号增益调控子模块(81)，用于对信号接收增益进行调节，提高输入信号信噪比，保证后端处理性能；

通道校正算法子模块(82)，用于完成通道幅相影响因子的解算，并通过一路SRIO接口与FPGA数据预处理模块进行数据交互；

通道校正性能监测子模块(83)，用于测试通道校正前与校正后的通道特性，检测校正性能。

5.根据权利要求4所述的系统，其特征在于，所述信号增益调控子模块(81)对信号接收增益进行调节，其实现如下：

5a)上电初始化信号增益调控子模块的增益控制字，保证射频数据采集模块(6)正常工作；相控阵天线阵列模块(4)控制所有的阵元处于正常工作状态，根据AD9361的增益调控范围设置期望信号强度范围为[a,b]，其中a为信号强度的下限，b为信号强度的上限；

5b)界面显控下发增益调控命令，PPC任务命令调度模块(2)转发增益调控命令给信号增益调控子模块(81)，信号增益调控子模块(81)接收到增益调控命令后，回复“正常”指令给PPC任务命令调度模块(2)，PPC任务命令调度模块(2)收到信号增益调控子模块(81)的指令应答后，将信息反馈回界面显控模块(1)显示；

5c)射频数据采集模块(6)将所接收到的射频信号转换为数字基带信号，送入信号增益调控子模块(81)进行处理；

5d)分别计算和差信号强度，取二者中较大的一个作为参考信号强度，记为S；

5e)将参考信号强度S与b相比较：

如果S大于b，则读此时信号增益控制字，并更新增益控制字为此时所读增益控制字减去增益调节步长，返回6c)；

如果S小于b，则将参考信号强度S与a相比较：若S小于a，则读此时信号增益控制字，并更新增益控制字为此时所读增益控制字加上增益调节步长，返回6c)；若S大于a，则增益调节结束，退出信号增益调控子模块(81)；

5f)向PPC任务命令调度模块(2)上报增益调节完成，等待接收新的增益调节命令，重新进入信号增益调控子模块(81)。

6.根据权利要求4所述的系统，其特征在于，所述通道校正算法子模块(82)完成通道幅相影响因子的解算，其实现如下：

6a)初始化通道校正算法子模块(82)中的幅相影响因子，获得可用于解算幅相影响因子的正常和差信号；

6b)DSP波束控制模块(3)控制相控阵左子阵的阵元处于正常工作状态，右子阵的阵元处于不工作状态，相控阵天线阵列模块4输出同频同相的和差两路信号；

6c)和差两路信号送入通道校正算法子模块(82)，进行幅相影响因子解算，综合考虑算法运算量和代码资源使用率，选择幅相影响因子解算次数，并存储每次的解算结果；

6d)对6c)中所存储的幅相影响因子做均值平滑，获得最终幅相影响因子，然后用最终幅相影响因子更新通道校正算法子模块(82)中的幅相影响因子。

7.根据权利要求6所述的系统，其特征在于，7c)中幅相影响因子解算实现如下：

7c1)和差两路信号可分别表示为：

其中，s(t)为和通道射频信号，d(t)为差通道射频信号，f₀为射频信号的频率，K₁为和通道射频信号的调制包络，K₂为差通道射频信号的调制包络，

包含和通道射频信号中的基带调制相位和初始相位，

包含差通道射频信号中的基带调制相位和初始相位；

7c2)对7c1)中的和差信号以采样频率f_s进行采样，采样后的和信号s(n)和差信号d(n)可分别表示为：

其中，N为序列长度；

7c3)对7c2)中的和差信号分别做FFT变换，经过FFT变换后的和信号S(k)和差信号D(k)可分别表示为：

其中，k为FFT变换的第k个频谱，

为旋转因子，

7c4)计算和差通道幅相影响因子γ:

8.根据权利要求4所述的系统，其特征在于，所述通道校正性能监测子模块(83)监测通道校正前后的通道特性，其实现如下：

8a)界面显控模块(1)下发通道校正性能测试命令给任务命令调度模块(2)，任务命令调度模块(2)转通道校正性能测试命令给DSP波束控制模块(3)和通道校正性能监测子模块(83)，这两个模块接收到命令后均进行指令应答；

8b)DSP波束控制模块(3)控制相控阵左子阵的阵元处于不工作状态，右子阵的阵元处于正常工作状态；

8c)进入通道校正性能监测子模块(83)，按照7c)中所述的幅相影响因子解算步骤，重新解算幅相影响因子并存储；

8d)通道校正性能监测子模块(83)将(9c)中所存储的幅相影响因子转换为信号强度差和相位差，并上报给PPC任务命令调度模块(2)，PPC任务命令调度模块(2)上传给界面显控(1)，便可在界面显示幅相误差曲线，实时监测通道校正性能；

8e)DSP波束控制模块(3)控制相控阵右子阵的阵元处于不工作状态，左子阵的阵元处于正常工作状态，重复8c)和8d)，通道校正性能监测子模块(83)向PPC任务命令调度模块(2)上报通道校正性能监测任务结束。

Images