CN1115020C

CN1115020C - 延迟检测解调系统

Info

Publication number: CN1115020C
Application number: CN98107015A
Authority: CN
Inventors: 长岛克哉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-02-26
Filing date: 1998-02-26
Publication date: 2003-07-16
Anticipated expiration: 2018-02-26
Also published as: GB9804159D0; HK1015575A1; JPH10242947A; AU734979B2; JP3037184B2; CN1199961A; US6122333A; GB2324008A; GB2324008B; SG64477A1; AU5633898A

Abstract

公开的是一种延迟检测调制系统，它包括：多个分集型接收系统；多个瞬时鉴相电路，用于检测自多个接收系统的每一个系统输出的瞬时相位；多个运算电路，用于运算自多个瞬时鉴相电路的每一个鉴相电路输出的一个码元部分中的相位差；组合电路，用于组合来自多个运算电路的输出；延迟检测电路，当组合电路进行组合之后，进行误差扩散型延迟检测；和解调逻辑电路，用于进行解调逻辑操作。

Description

延迟检测解调系统

技术领域

本发明涉及用于移动无线发射机等的基站中使用的分集型的延迟检测解调系统。

背景技术

移动通信系统使用各种各样系统检测数字调制信号。通常，使用所谓的延迟检测系统，因为同外差同步检波系统和包络检波系统相比，它具有好的突发帧效率并且在瑞利衰落中有好的差错率特性。

在延迟检测系统中，接收数字调制信号做为输入信号，然后，在例如解调器之前，将输入信号转变成表示相位变化的信号(在以后称为瞬时相位信号)，然后把瞬时相位信号输入到解调器。解调器输出具有一个码元(symbol)的延迟的延迟瞬时相位信号后瞬时相位信号和延迟的瞬时相位信号输入到减法器中以便获得用于延迟检测的差值，然后把差值输入到确定电路中进行数据的确定。一码元之前输入的延迟瞬时相位信号与在此时将要输入的瞬时相位信号相互重合时，就输出负值，而当它们相互不重合时，则输出正值，然后输出相位码元的相位的两比特数据。特别是，延迟检测系统适合用于在利用DQPSK(差分四相相移键控)来调制的通信的接收机侧中的解调。

另一方面，在日本专利申请公开号NO 8-32640(1996)中公开了一种使用误差扩散型延迟检测的解调系统，它介绍了在接收的信号的电平比叠加在通信通路等中的噪声电平足够高时，可以明显地改善数据误码率。

在用于移动站的基站中，当从移动站传送输入信号具有高于预定电平的电平时，就可以利用误差扩散型的延迟检测系统进行足够精确的数据检测。不过，随着输入信号电平的降低，误码率的改善也随之降低。当信号电平进一步降低而且叠加的噪声电平提高时，反过来，误码率可能会恶化。

特别是，在具有通过几个天线输入的大分集效应的组合分集系统的情况下，当获得某一误码率时，每个接收系统的输入信号电平是低的。因此，当在对来自接收系统的输入信号进行组合操作之前，应用误差扩散型的延迟检测系统时，在弱电场电平不可能获得误码率的改善。

这样，当输入信号电平与叠加在接收的信号上的噪声电平之比是低时，即使使用误差扩散型的延迟检测，进行组合分集的接收机也不能达到充分改善误码率的效果。

发明内容

因此，本发明的目的是提供一种延迟检测解调系统，即使当输入信号电平与叠加在接收的信号上的噪声电平之比是低时，也能达到误码率的充分改善的效果。

依照发明，一种延迟检测解调系统，包括：

多个分集型接收系统；

用于检测多个接收系统中每个系统输出的瞬时相位的多个瞬时鉴相电路；

用于运算多个瞬时鉴相电路中每个电路的输出的一个码元部分中的相位差的多个运算电路；

用于组合多个运算电路的输出的组合电路；

在组合电路的组合之后进行误差扩散型延迟检测的延迟检测电路；和

用于进行解调逻辑操作的解调逻辑电路。

附图简述

本发明将结合附图详细地介绍，其中：

图1是表示常规误差扩散型延迟检测电路的电路框图；

图2是表示常规延迟检测解调系统的方框图；

图3是表示依照本发明的第一优选实施例中的延迟检测解调系统的方框图；

图4是表示误码率与接收机的输入电平之间关系的曲线图。

图5是表示依照本发明的第二优选实施例中的延迟检测解调系统的方框图。

本发明的具体实施方式

在介绍优选实施例中的延迟检测解调系统之前，将要介绍图1和图2中的前述的常规延迟检测解调系统。

参考图1，将详细地介绍日本专利申请公开号No 8-32640中的解调系统。在常规延迟检测系统中，输入经过例如DQPSK调制的数字调制信号做为输入信号101，然后把输入信号转变成表示瞬时相位变化的瞬时相位信号。随后，它被输入到例如具有一个码元的延迟时间的延迟电路31，然后延迟电路31的输入和输出信号都输入到减法器41A。通过输出该输入和输出信号间的差值进行延迟检测。在日本专利申请公开号No 8-32640中的解调系统中，减法器41A的输出信号被输入到确定电路(DET)。例如，使用对应于码元相位的2比特数据来进行数据的确定。

不过，在常规延迟检测系统中，由于在无线电波间的信号上叠加了噪声，因此通过确定电路的输出就会恶化编码误码率。按照这种观点，在日本专利申请公开号No 8-32640中的解调系统提议不增加纠错码来改善延迟检测电路。在日本专利申请公开号No 8-32640中的误差扩散型的延迟检测电路装备了具有例如一码元的延迟时间的延迟电路31至33。减法器41A、41B检测延迟电路31、33的输入与输出信号之间的相位差，并且输出相位差信号。然后，确定误差运算电路(MOD)42A、42B计算出在延迟检测中得到的相位差点与理想相位差之间的误差，或者通过比较具有在I-Q相位平面上定义的相位点的延迟电路31、33的输入与输出信号间的相位差来运算误差信号。然后，在乘法器43A、43B中用预测的加权系数乘误差信号进行加权运算，获得相位校正值211、212。然后，加法器44A把相位校正值211加到第一延迟瞬时相位信号102，并且输出第一校正瞬时相位信号111。同样地，减法器44B从第二延迟瞬时相位信号103中减去相位校正值212并输出第二瞬时相位信号112。第一和第二瞬时相位信号111、112都送到减法器45A中得出它们之间的差值。减法器45A的输出提供给确定电路(DET)99，在此进行数据的确定并且输出解调数据991做为确定结果。

这样，通过进行至少一个相应校正，不增加任何差错纠正码例如不降低信息传输速度，就可以改善误码率的恶化。

图2示出上面的误差扩散型的延迟检测电路适用于分集型接收电路的例子。如图2中所示，它包括：瞬时鉴相器5至8，检测来自相应的接收系统1至4的基带信号中的瞬时相位；误差扩散型的延迟检测电路22至25，当扩散各自误差时，检测瞬时鉴相电路5至8的输出；组合电路13，用于组合延迟检测电路22至25的输出；以及解调逻辑电路15，用于解调合成电路13的输出。

下面将介绍图3中的第一优选实施例中的延迟检测解调系统，其中相同部分用图2中所用的相同标号表示。

在第一实施例中，延迟检测解调系统包括：接收系统1至4，用于转换高频信号为基带信号；瞬时鉴相器5至8，用于检测每个接收系统1至4的瞬时相位；相位差运算电路9至12，用于运算在一个码元部分的相位变化量；组合电路13，用于组合在一个码元部分的相位变化量；校正电路14，通过校正多码元之间相位变化的组合量来扩散误差；以及解调逻辑电路15，用于进行解调。

图4是表示误码率(％)与接收机的输入电平间关系的曲线图。图4所示是：常规延迟检测系统的特性曲线17，该系统是由一个延迟电路和用于计算延迟电路的输入与输出信号之间相位差的减法器组成；以及误差扩散型延迟检测系统的特性曲线18，该系统是由多个延迟电路和确定误差运算电路(MOD)组成的，确定误差运算电路是用于运算延迟电路的输入与输出信号间相位差，并且当在加权时输出误差信号的。另外还示出组合分集情况下的特征曲线19和16，即通过输入给多路天线，接收，检测和合成来得出分集效果。

下面，参照图3和图4将介绍实施例中延迟检测解调系统的操作。由瞬时鉴相器5至8检测各自接收系统1至4的瞬时相位，然后由相差运算电路9至12使用延迟电路运算出在一个码元部分的相位变化量，并且把输出传送给组合电路13。更准确地说，由图1中的减法器41A做为瞬时鉴相器5检测瞬时相位差，然后，由图1中的确定误差运算电路(MOD)运算在延迟检测中得到的相位差点与理想相差之间的误差，或者，通过比较具有在I-Q相位平面上定义的相位点的延迟电路31的输入与输出信号之间的相位差运算出误差信号。然后，在乘法器43A中通过把预测加权系数乘误差信号进行加权，得到相位校正值211。这样，例如，就接收系统1来说，把接收信号的基带信号用做图1中的输入信号101，瞬时鉴相器5是由延迟电路31和减法器41A组成的，和相位差运算电路9是由确定误差运算电路42A和乘法器43A组成的。接收系统1至4有相同的结构。并且，彼此分开地配置天线(未示出)，它检测来自移动站的无线电波。

传送到接收系统1至4的高频信号包括叠加在其上的噪声。因此，相位差运算电路9至12的输出也包括噪声误差。包括噪声误差的一码元部分的相位变化量的相位差运算信号由组合电路13组合。在组合电路13的组合过程中，提供一个信号，相位差运算信号相重叠的部分加重，并且信号分量变成高电平。

下面介绍组合电路13的操作。在四个接收器组合分集的情况下，利用下列表达式，可得出组合相位差。

I＝R₁ ²cosθ₁+R₂ ²cosθ₂+R₃ ²cosθ₃+R₄ ²cosθ₄

Q＝R₁ ²sinθ₁+R₂ ²sinθ₂+R₃ ²sinθ₃+R₄ ²sinθ₄

tanθ＝sinθ/cosθ＝I/Q

其中θ₁至θ₄是从各自运算电路9至12中输出的相位差，R₁至R₄是根据接收系统1至4的各自RSSI电平所确定的加权系数。这样，当Sine/Cosine转换时，从各自运算电路9至12输出的相位差首先映射到I或Q轴，而且，另一方面，接收系统1至4的输入电平RSSI1至4被A/D转换，并且根据从输入电平RSSI1至4转换的值确定用于加权各自相位差的加权系数。然后，如上式所示，用加权系数对相位差加权，并且把相位差组合后输出I、Q值。从I、Q值，进行tan^-1转换可得出组合相位差。

组合电路13所组合的相位差运算信号被输入到误差扩散型延迟检测电路14，在此通过例如，图1中误差扩散型延迟电路，进行至少一次的相位校正，就改善了编码误码率。例如，通过图1中的确定电路99，把误差扩散型延迟检测电路14的输出经过数据的确定，然后，由解调逻辑电路15进行数据的解调以便检测成原始数据。

这样，通过预先进行相位差的组合，可以改善噪声与信号分量的比。该结果如图4的特征曲线16所示，它证明即使当接收机的输入电平低的时候，也可以改善误码率。即，利用组合分集部分(与图4中的特征曲线19相比)可以改善接收系统1至4的输入信号的电平，它需要得到电路14的误差校正和扩散效应。

如上所介绍的，误差扩散型延迟检测电路可以进行多个码元间的延迟检测，在.比可以扩散和校正叠加在接收信号上的误差，因此防止误码率的恶化。误差扩散型延迟检测对接收灵敏度的改善在1×10^-2误码率点是0.7dB。此外，当把它应用到组合分集时，因为组合之后进行误差扩散型延迟检测，所以可以获得具有误差扩散效应的叠加的组合分集效应。

下面将介绍图5中的第二优选实施便中的延迟检测解调系统，其中，相同部分用图3中所用的相同标号来表示。

在第二实施例中，延迟解调系统包括：接收系统1至4，它们接到四个天线用于空间分集和转换高频信号成基带信号，例如由DQPSK调制的编码信号；瞬时鉴相器5至8，用于检测每个接收系统1至4的瞬时相位；相位差运算电路9至12，用于运算每个接收系统1至4的相位差信号的确定误差并且乘以加权系数；组合电路13，用于组合从相位差运算电路9至12输出中的相位变化量；延迟电路20和加法器21，用于进行误差校正；误差扩散型延迟检测电路14和解调逻辑电路15，用于对延迟检测电路14的输出进行解调。

延迟电路20和加法器21转换相位差信号成瞬时相位信号从而检测从理想相位差的偏移，并且把校正值加到瞬时相位中。为了从组合电路13的输出中得到来自组合相位差的瞬时组合相位，进行一个码元期间的延迟，在延迟之前加入组合信号，并且在延迟之后加入组合信号，然后在组合后重新产生瞬时相位。

接下来，参照图4和图5介绍实施例中延迟检测解调系统的操作。由相位差运算电路9至12得出有关每个接收系统1至4的一个码元部分的相位变化量，然后，把输出送到组合电路13。

传送给接收系统1至4的高频信号包括叠加在其上的噪声。因此，相位差运算电路9至12的输出也含噪声误差。不过，预先进行相位差的组合，如图4中的特性曲线16所示，可以改善噪声与信号分量的比。即，如与图4中特性曲线19相比较，通过组合分集部分可以改善接收系统1至4的输入信号的电平，它需要得到电路14的误差校正和分集效应。

同时，组合相位差需要转换成瞬时相位数据，这是因为误差扩散型延迟检测电路14扩散位于码元之前和之后的误差，并且通过检测从理想相位差的偏移来校正位于码元之前和之后的误差，并且把校正值加入瞬时相位。于是，加法器21把组合电路13的输出和其定时由延迟电路20延迟之前一个码元的组合相位差进行累加。

通过介绍图5中所示的实施例以便四个接收机组合分集，接收机的数目可以不是四个。并且，也可以组合瞬时相位而不是相位差。

同样地，在延迟检测中，当对相位差而不是瞬时相位进行误差校正时，就不需要延迟电路20和加法器21。

另外，在多个码元部分之间彼此校正误差并且误差被扩散到位于码元之前和之后的解调系统中，可能需要除了延迟检测以外的另一个检测系统，诸如同步检测系统。

在上面实施例中，如图4中所示，即使来自分集天线的输入信号的电平是低的，也能达到误差率的改善。因此，通过分集效应和误差扩散型延迟检测能协作地获得误码率的改善。在误差扩散型延迟检测电路中，使用比图1所示的三个延迟电路更多的五个或者7个延迟电路能够进一步改善误码率。因此，在本发明中可以使用多级延迟电路。

虽然有关特殊实施例已经完整并清楚地公开了本发明，但所附权利要求并不局限于此，而且被构成作为实现可由本领域技术人员所做的那些完全落入在此所公开的基本教导内的所有变更和替换结构。

Claims

1.一种延迟检测解调系统，包括：

多个分集型接收系统；

多个瞬时鉴相电路，用于检测每一个所述的多个接收系统输出的瞬时相位；

多个运算电路，用于运算每一个所述的多个瞬时鉴相电路输出的一个码元部分中的相位差；

组合电路，用于组合来自所述的多个运算电路的输出；

延迟检测电路，当所述组合电路进行组合之后，进行误差扩散型延迟检测；和

解调逻辑电路，用于进行解调逻辑操作。

2.依照权利要求1的一种延迟检测解调系统，其中：

所述延迟检测电路通过码元之间彼此校正来扩散由于叠加在接收信号上的噪声所引起的误差。

3.依照权利要求1的一种延迟检测解调系统，其中：

每一个所述的多个运算电路具有用于乘以预测加权系数的乘法电路。

4.依照权利要求1的一种延迟检测解调系统，其中：

还包括延迟电路和加法器，用于把由所述组合电路组合的相位差转换成拟输入到延迟检测电路的瞬时相位。