CN111500978A - 掩模组件 - Google Patents

掩模组件 Download PDF

Info

Publication number
CN111500978A
CN111500978A CN201911404453.XA CN201911404453A CN111500978A CN 111500978 A CN111500978 A CN 111500978A CN 201911404453 A CN201911404453 A CN 201911404453A CN 111500978 A CN111500978 A CN 111500978A
Authority
CN
China
Prior art keywords
mask
mask assembly
support bar
support
support bars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911404453.XA
Other languages
English (en)
Inventor
全志妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111500978A publication Critical patent/CN111500978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B12/00—Arrangements for controlling delivery; Arrangements for controlling the spray area
    • B05B12/16—Arrangements for controlling delivery; Arrangements for controlling the spray area for controlling the spray area
    • B05B12/20—Masking elements, i.e. elements defining uncoated areas on an object to be coated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C21/00—Accessories or implements for use in connection with applying liquids or other fluent materials to surfaces, not provided for in groups B05C1/00 - B05C19/00
    • B05C21/005—Masking devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C38/00—Ferrous alloys, e.g. steel alloys
    • C22C38/08—Ferrous alloys, e.g. steel alloys containing nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C38/00—Ferrous alloys, e.g. steel alloys
    • C22C38/18—Ferrous alloys, e.g. steel alloys containing chromium
    • C22C38/40—Ferrous alloys, e.g. steel alloys containing chromium with nickel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供了一种掩模组件，所述掩模组件包括：掩模框架，具有开口；掩模，位于掩模框架上；以及支撑条，位于掩模框架与掩模之间，所述支撑条包括在第一方向上延伸的短边和在与第一方向交叉的第二方向上延伸的长边，其中，掩模具有在平面上与支撑条叠置的非有效区域和与非有效区域不同的有效区域，并且支撑条相对于它的总重量包含铁、34wt％至36wt％的镍以及12wt％至15wt％的铬。

Description

掩模组件
本申请要求于2019年1月7日提交的第10-2019-0001874号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种能够精确沉积沉积材料的掩模组件。
背景技术
显示装置可以包括多个像素。多个像素可以使用沉积材料通过沉积工艺形成显示区域。例如，可以通过使用精细金属掩模(FMM)在基底上沉积有机材料以形成具有期望图案的薄膜。
支撑条可以定位在掩模组件与掩模之间，以形成沉积材料未沉积在其中的非沉积区域。一些示例实施例可以能够防止掩模在沉积工艺期间被抬升或变形。
在本背景技术部分中公开的上述信息仅用于增强对背景的理解，因此它可以包含不构成现有技术的信息。
发明内容
本公开的一些示例实施例的多个方面可以包括一种能够精确沉积沉积材料的掩模组件。
发明构思的一些示例实施例可以包括包含掩模框架、掩模和支撑条的掩模组件。可以在掩模框架中限定开口。掩模可以位于掩模框架上。支撑条可以位于掩模框架与掩模之间，并且可以包括在第一方向上延伸的短边和在与第一方向交叉的第二方向上延伸的长边。
掩模可以具有在平面上与支撑条叠置的非有效区域和与非有效区域不同的有效区域。支撑条相对于它的总重量可以包含铁、约34wt％至约36wt％的镍以及约12wt％至约15wt％的铬。
根据一些示例实施例，支撑条相对于它的总重量还可以包含10wt％或更少的锰、钴、钨和硅中的至少一种。根据一些示例实施例，支撑条可以具有约10ppm/℃或更小的热膨胀系数。根据一些示例实施例，支撑条可以具有约2000至约10000的相对磁导率。根据一些示例实施例，支撑条可以在垂直于由第一方向和第二方向限定的平面的第三方向上具有约50μm至约150μm的厚度。根据一些示例实施例，掩模可以包含不变钢。根据一些示例实施例，支撑条的相对磁导率可以是掩模的相对磁导率的约0.5倍。
根据一些示例实施例，可以在掩模的有效区域中限定以预定间隔连续不断地布置的多个图案孔。根据一些示例实施例，掩模的每平方英寸图案孔的数量可以等于或大于640000个。
根据一些示例实施例，支撑条可以包括：顶表面，由长边和短边限定；底表面，面对顶表面；第一侧表面，位于顶表面和底表面之间，以将顶表面连接到底表面；以及第二侧表面，面对第一侧表面。根据一些示例实施例，第一侧表面和第二侧表面中的至少一个侧表面可以在平面上与非有效区域叠置，并且可以在第一侧表面和第二侧表面中的至少一个侧表面上限定从第一侧表面或第二侧表面突出的多个突出图案。
根据一些示例实施例，突出图案可以从第一侧表面和第二侧表面延伸。根据一些示例实施例，突出图案可以包括从第一侧表面突出的第一突出图案和从第二侧表面突出的第二突出图案。根据一些示例实施例，第一突出图案和第二突出图案可以彼此一一对应。
根据一些示例实施例，掩模组件还可以包括位于掩模上以产生磁性的磁性板。
根据发明构思的一些示例实施例，掩模组件可以包括掩模框架、多个支撑条和多个掩模。可以在掩模框架中限定开口。多个支撑条可以位于掩模框架上，在第一方向上彼此间隔开，并且包括长边和短边。掩模可以位于支撑条上。掩模中的每个可以具有在平面上与支撑条叠置的非有效区域和作为除了非有效区域之外的区域的有效区域。
支撑条中的每个可以包括顶表面、底表面、第一侧表面和第二侧表面。可以由长边和短边限定顶表面。底表面可以是面对顶表面的表面。第一侧表面可以位于顶表面与底表面之间，以将顶表面连接到底表面。第二侧表面可以是面对第一侧表面的表面。
根据一些示例实施例，第一侧表面和第二侧表面中的至少一个侧表面可以在平面上与非有效区域叠置，并且可以在第一侧表面和第二侧表面中的至少一个侧表面上限定从第一侧表面或第二侧表面突出的多个突出图案。
支撑条可以具有约10ppm/℃或更小的热膨胀系数。支撑条可以具有掩模的相对磁导率的约0.5倍的相对磁导率。根据一些示例实施例，支撑条中的每个可以具有约2000至约10000的相对磁导率。
根据一些示例实施例，支撑条中的每个相对于它的总重量可以包含铁、约34wt％至约36wt％的镍以及约12wt％至约15wt％的铬。根据一些示例实施例，支撑条中的每个相对于它的总重量还可以包含10wt％或更少的锰、钴、钨和硅中的至少一种。
根据一些示例实施例，掩模框架可以包括第一内侧和第二内侧。根据一些示例实施例，第一内侧可以在第一方向上限定。根据一些示例实施例，第二内侧可以在第二方向上限定。根据一些示例实施例，支撑条可以包括接触第二内侧的第一支撑条和与第一支撑条间隔开的第二支撑条。
根据一些示例实施例，突出图案可以限定在第一支撑条的第一侧表面或第二侧表面处。根据一些示例实施例，突出图案可以限定在第二支撑条的第一侧表面和第二侧表面处。根据一些示例实施例，限定在第一侧表面处的突出图案和限定在第二侧表面处的突出图案可以具有彼此对称的形状。
根据一些示例实施例，其中限定以预定间隔连续不断地布置的多个图案孔的图案部分可以位于掩模的有效区域中。
根据一些示例实施例，掩模的每平方英寸图案孔的数量可以等于或大于640000个。
附图说明
附图被包括以提供对发明构思的进一步理解，并且并入本说明书中并构成本说明书的一部分。附图示出了发明构思的一些示例实施例的多个方面，并且与描述一起用于解释发明构思的原理。在附图中：
图1是根据发明构思的一些示例实施例的掩模组件和基底的分解透视图；
图2是图1的区域AA的放大图；
图3是示出根据发明构思的一些示例实施例的显示区域的一部分的等效电路图；
图4A和图4B是分别示出根据发明构思的一些示例实施例的显示区域的部分的剖视图；
图5是根据发明构思的一些示例实施例的掩模框架和支撑条的分解透视图；
图6是图5的支撑条的放大透视图；
图7A和图7B是根据发明构思的一些示例实施例的掩模组件和磁性板的剖视图；
图8是根据发明构思的一些示例实施例的掩模组件和基底的分解透视图；
图9A是图8的第一支撑条的放大透视图；并且
图9B是图8的第二支撑条的放大透视图。
具体实施方式
在本说明书中，将理解的是，当一个组件(或区域、层、部分)被称为“在”另一组件(或区域、层、部分)“上”、“连接到”或“结合到”另一组件(或区域、层、部分)时，该组件(或区域、层、部分)可以直接定位在所述另一组件(或区域、层、部分)上、连接到/结合到所述另一组件(或区域、层、部分)，或者也可以存在介于中间的第三组件。
同样的附图标记始终表示同样的元件。另外，在图中，为了清楚说明，夸大了组件的厚度、比例和尺寸。
将理解的是，尽管在此使用诸如“第一”和“第二”的术语来描述各种元件，但是这些元件不应该受这些术语的限制。所述术语仅用于将一个组件与其它组件区分开。例如，在一个实施例中被称为第一元件的元件可以在另一个实施例中被称为第二元件而不脱离所附权利要求的范围。除非相反地提及，否则单数形式的术语可以包括复数形式。
另外，“在……下面”、“在……下方”、“在……上方”、“上面的”等用于说明附图中所示的组件的位置关系。所述术语可以是相对概念，并且基于附图中表示的方向来描述。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。另外，术语(诸如常用词典中定义的术语)将被解释为具有与它们在相关领域的背景下的含义一致的含义，并且不以理想的或过于形式的含义来解释，除非在此明确地如此定义。
“包括”或“包含”的含义说明属性、固定数目、步骤、操作、元件、组件或它们的组合，但不排除其它属性、固定数目、步骤、操作、元件、组件或它们的组合。
在下文中，将参照附图描述发明构思的一些示例实施例的多个方面。
图1是根据发明构思的一些示例实施例的掩模组件MA和基底SUB的分解透视图。
参照图1，根据发明构思的一些示例实施例的掩模组件MA可以包括掩模MS、支撑条ST和掩模框架FR。基底SUB可以位于掩模组件MA上。
每个组件的顶表面平行于由第一方向轴DR1和第二方向轴DR2限定的表面。参照图1，每个组件的厚度方向被指示为第三方向轴DR3。每个组件的上侧(或上部)和下侧(或下部)被第三方向轴DR3划分。然而，指示为第一方向轴DR1、第二方向轴DR2和第三方向轴DR3的方向可以是相对概念，并且因此可以改变为不同的方向。在下文中，第一方向DR1、第二方向DR2和第三方向DR3可以是分别由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示并且由相同的附图标记指定的方向。
在本说明书中，“在平面上”可以表示在第三方向DR3(即，厚度方向)上观看显示装置时的情形。
掩模组件MA可以用于在基底SUB上形成设置在显示装置中的多个薄膜图案。例如，掩模组件MA可以用于在基底SUB上形成有机电致发光显示装置的发光层。掩模组件MA可以包括用于在基底SUB上形成多个薄膜图案的掩模MS、支撑掩模MS以防止掩模MS下垂的支撑条ST以及将支撑条ST固定到掩模MS的掩模框架FR。
可以在掩模框架FR中限定开口FOP。掩模框架FR可以位于支撑条ST下方以支撑掩模MS和支撑条ST。支撑条ST和掩模MS可以顺序地布置在掩模框架FR上。
掩模框架FR可以由金属制成。例如，掩模框架FR可以由当焊接时具有小变形的材料(例如具有高刚度的金属)制成，以便容易地结合到掩模MS。根据一些示例实施例，掩模框架FR和掩模MS通过焊接彼此结合的焊接部可以位于掩模框架FR上。由于在焊接部周围产生热量，所以掩模框架FR可以由具有小的热变形的材料制成。
开口FOP可以使作为待沉积对象的基底SUB暴露。由于开口FOP可以具有与基底SUB上的多个沉积区域VA对应的区域，所以沉积材料可以在沉积工艺期间穿过开口FOP。
支撑条ST可以包括在第一方向DR1上延伸的短边和在与第一方向DR1交叉的第二方向DR2上延伸的长边。支撑条ST可以位于掩模MS与掩模框架FR之间。支撑条ST可以布置为穿过(跨过)掩模MS。另外，当支撑条ST设置为多个时，多个支撑条ST可以布置为分别穿过(跨过)多个掩模MS并且可以布置为在第一方向DR1上彼此间隔开。彼此相邻的支撑条ST可以在其间具有相同的间隔距离。
支撑条ST的具有短边的两端可以在第二方向DR2上延伸，以突出到掩模框架FR的外部。两个突出端可以由从外部设置的夹具固定。下面将更详细地描述支撑条ST。
掩模MS可以具有在第一方向DR1上延伸的长边和在与第一方向DR1交叉的第二方向DR2上延伸的短边。掩模MS可以是条型掩模，该条型掩模设置为多个以便在第二方向DR2上彼此间隔开地布置。彼此相邻的掩模MS可以在其间具有相同的间隔距离。
图2是图1的区域AA的放大图。
参照图2，可以在掩模MS中的每个中限定沿第三方向DR3(厚度方向)穿过掩模MS的多个图案孔PH。图案孔PH可以布置为彼此以一定间隔(例如，预定间隔)重复不断地布置。图案孔PH也可以被限定在掩模MS的有效区域AS(见图2)中。掩模MS可以通过多个图案孔PH使待沉积的区域暴露于沉积材料。所提供的沉积材料可以沉积在位于掩模MS上方的基底SUB上。
可以在掩模MS中限定每平方英寸(inch2)约640000(水平方向×竖直方向＝800×800)个或更多个图案孔PH。即，可以在掩模MS的水平方向每英寸和竖直方向每英寸中的每个中限定约800个或更多个图案孔PH。当通过使用掩模MS沉积沉积材料时，可以制造具有约800ppi(每英寸像素数)或更高的像素密度的高分辨率显示装置。
可以通过蚀刻工艺形成多个图案孔PH。可以通过使用光致抗蚀剂在薄板上形成与多个图案孔PH具有相同图案的光致抗蚀剂层，以形成多个图案孔PH。可选择地，可以将具有与多个图案孔PH对应的形状的膜附着到薄板，然后，可以蚀刻薄板以形成多个图案孔PH。然而，发明构思的实施例不限于此。例如，可以通过电铸或化学镀来制造掩模MS。
掩模MS可以包含具有磁性的金属。例如，掩模MS可以包含含量在从约63wt％至约65wt％的铁以及含量在从约35wt％至约37wt％的镍。掩模MS可以包含不变钢(invar)。在本说明书中，不变钢指不变钢36(约36wt％的镍和约64wt％的铁)。
在下文中，尽管基底SUB位于掩模组件MA上方，但是发明构思的实施例不限于此。例如，基底SUB可以位于掩模组件MA下方。
基底SUB可以包括多个沉积区域VA。沉积区域VA可以在第一方向DR1和第二方向DR2上以矩阵的形式布置。沉积区域VA可以是当提供沉积材料时通过掩模MS暴露于沉积材料的区域。尽管沉积区域VA中的每个具有矩形形状，但是发明构思的实施例不限于此。例如，发明构思的实施例不具体限于沉积区域VA中的每个的形状。例如，沉积区域VA中的每个可以具有正方形、多边形、无定形、球形、半球形、椭圆形或半椭圆形的形状。
参照图1和图2，掩模MS可以包括在平面上与支撑条ST叠置的非有效区域NAS和作为除了非有效区域NAS之外的部分的有效区域AS。有效区域AS可以是沉积材料通过图案孔PH穿过其进行传输的区域，非有效区域NAS可以是沉积材料被阻挡的区域(因为该区域被支撑条ST覆盖)。
当沉积材料沉积在基底SUB上时，多个沉积区域VA可以处于其中其它组件已经位于沉积区域VA中的状态。例如，多个沉积区域VA可以处于其中诸如晶体管和电容器的薄膜位于沉积区域VA中的状态。
沉积材料可以沉积在限定在基底SUB上的多个沉积区域VA中，以制造用于显示图像的显示装置。显示装置可以包括在其中显示图像的显示区域DA。如图2中所示，显示区域DA可以是与掩模MS的有效区域AS对应的区域。显示区域DA可以是在平面上与沉积区域VA叠置的区域。
在下文中，将参照图3、图4A和图4B详细描述显示区域DA。
图3是示出根据发明构思的一些示例实施例的显示区域DA的一部分的等效电路图。
图4A和图4B是分别示出根据发明构思的一些示例实施例的显示区域DA的部分的剖视图。
显示区域DA可以是与沉积区域VA中的每个对应的区域。沉积材料可以沉积在基底SUB上以制造显示装置，并且所制造的显示装置可以包括在其中显示图像的显示区域DA。
根据发明构思的一些示例实施例的显示区域DA可以包括多个像素。限定在有效区域AS中的图案孔PH可以与显示区域DA的一个像素对应。图3示出了多个像素中的一个像素PX(i,j)的信号图的示例，图4A和图4B示出了一个像素PX(i,j)位于其中的显示区域DA的剖视图。
像素PX(i,j)从第i栅极线GLi接收栅极信号，并从第j数据线DLj接收数据信号。另外，像素PX(i,j)从电源线KL接收第一电源电压ELVDD。像素PX(i,j)包括第一薄膜元件TFT1、第二薄膜元件TFT2、电容器Cap和有机发光元件OLED。
第一薄膜元件TFT1响应于施加到第i栅极线GLi的栅极信号输出施加到第j数据线DLj的数据信号。电容器Cap充有与从第一薄膜元件TFT1接收的数据信号对应的电压。
第二薄膜元件TFT2连接到有机发光元件OLED。第二薄膜元件TFT2控制流过有机发光元件OLED的驱动电流以与存储在电容器Cap中的电荷量对应。
有机发光元件OLED包括连接到第二薄膜元件TFT2的第一电极和接收第二电源电压ELVSS的第二电极。第二电源电压ELVSS具有小于第一电源电压ELVDD的电平的电平。
另外，有机发光元件OLED包括位于至少第一电极与第二电极之间的有机发光层。有机发光元件OLED在第二薄膜元件TFT2的导通时段期间发光。
像素PX(i,j)可以根据各种实施例具有各种构造，但不限于具体实施例。
参照图4A和图4B，显示层DPL包括基体层BS、第一薄膜元件TFT1、第二薄膜元件TFT2、电容器Cap和有机发光元件OLED。发明构思的实施例不具体限于基体层BS的材料。例如，基体层BS可以包括玻璃基底、金属基底和柔性塑料基底。
第一薄膜元件TFT1的半导体图案AL1(在下文中，被称为第一半导体图案)、第二薄膜元件TFT2的半导体图案AL2(在下文中，被称为第二半导体图案)以及第一绝缘层IL1位于基体层BS上。第一绝缘层IL1覆盖第一半导体图案AL1和第二半导体图案AL2。电容器Cap的第一电极CE1可以位于第一绝缘层IL1上。
第一薄膜元件TFT1的控制电极GE1(在下文中，被称为第一控制电极)、第二薄膜元件TFT2的第二控制电极GE2(在下文中，被称为第二控制电极)以及第二绝缘层IL2位于第一绝缘层IL1上。第二绝缘层IL2覆盖第一控制电极GE1和第二控制电极GE2。
第一绝缘层IL1和第二绝缘层IL2中的每个包括有机层和/或无机层。第一绝缘层IL1和第二绝缘层IL2中的每个可以包括多个薄膜。
第一薄膜元件TFT1的输入电极SE1(在下文中，被称为第一输入电极)和输出电极DE1(在下文中，被称为第一输出电极)、第二薄膜元件TFT2的输入电极SE2(在下文中，被称为第二输入电极)和输出电极DE2(在下文中，被称为第二输出电极)以及第三绝缘层IL3位于第二绝缘层IL2上。
电容器Cap的第二电极CE2可以设置在第二绝缘层IL2上。第三绝缘层IL3覆盖第一输入电极SE1、第一输出电极DE1、第二输入电极SE2、第二输出电极DE2和第二电极CE2。
第一输入电极SE1和第一输出电极DE1通过分别穿过第二绝缘层IL2和第一绝缘层IL1的第一通孔CH1和第二通孔CH2连接到第一半导体图案AL1。类似地，第二输入电极SE2和第二输出电极DE2通过分别穿过第二绝缘层IL2和第一绝缘层IL1的第三通孔CH3和第四通孔CH4连接到第二半导体图案AL2。
有机发光元件OLED和像素限定层PDL位于第三绝缘层IL3上。像素限定层PDL使第三绝缘层IL3的与有机发光元件OLED叠置的区域暴露。像素限定层PDL基本上限定发光区域。
有机发光元件OLED包括阳极AE、发光层EML、阴极CE以及限定在阳极AE与发光层EML之间的空穴传输区域(或第一公共层)CL1，并且发光层EML和阳极AE位于第三绝缘层IL3上。阳极AE设置为多个，并且多个阳极AE分别布置为与多个发光区域叠置。像素限定层PDL位于阳极AE上以使阳极AE的至少一部分暴露。阳极AE通过限定在第三绝缘层IL3中的第五通孔CH5连接到第二输出电极DE2。
尽管阴极CE在图4B中位于阳极AE上，但是这仅是示例。例如，可以根据显示层DPL的构造来改变阳极AE和阴极CE的位置。
空穴传输区域CL1可以位于阳极AE上，以覆盖阳极AE和像素限定层PDL。空穴传输区域CL1可以包括空穴注入层、空穴传输层和具有空穴注入功能和空穴传输功能的单层中的至少一个。
发光层EML可以布置在空穴传输区域CL1上。发光层EML设置为多个，并且多个发光层EML与发光区域分别叠置。发光层EML可以包括荧光材料或磷光材料。发光层EML可以产生具有一种颜色的光，或者可以产生其中至少两种颜色彼此混合的光。
电子传输区域CL2可以位于发光层EML上以覆盖发光层EML和空穴传输区域CL1。电子传输区域CL2可以包括电子传输材料和电子注入材料中的至少一种。电子传输区域CL2可以是包括电子传输材料的电子传输层，或者可以是包括电子传输材料和电子注入材料的电子注入/传输单层。
阴极CE可以位于电子传输区域CL2上，以面对阳极AE。阴极CE可以由具有低逸出功的材料制成，以促进电子注入。
阴极CE和阳极AE可以根据发光类型由不同的材料制成。例如，当根据发明构思的一些示例实施例的显示区域DA是顶发射型时，阴极CE可以是透射电极，阳极AE可以是反射电极。
可选择地，例如，根据发明构思的一些示例实施例的显示区域DA是底发射型，阴极CE可以是反射电极，阳极AE可以是透射电极。根据发明构思的一些示例实施例的显示区域DA可以包括具有各种结构的有机发光元件，并且也不限于具体实施例。
薄膜封装层TFE可以位于阴极CE上。薄膜封装层TFE可以覆盖阴极CE的整个表面以密封有机发光元件OLED。
薄膜封装层TFE可以具有约1μm至约10μm的厚度。显示区域DA可以包括薄膜封装层TFE以实现薄的显示区域DA。
薄膜封装层TFE可以包括多个无机层。无机层中的每个可以包括氮化硅和氧化硅中的至少一种。另外，薄膜封装层TFE还可以包括位于无机层之间的不同功能的层。
图1中所示的掩模组件MA可以应用于制造构成显示区域DA的各种组件的工艺。例如，可以在其中在多个沉积区域VA中的每个中形成空穴传输区域CL1的状态下设置图1的基底SUB。此后，可以通过掩模MS形成发光层EML。即，掩模MS可以应用于形成发光层EML的工艺。然而，这仅是示例。根据发明构思的一些示例实施例的掩模MS可以应用于各种工艺。
图5是根据发明构思的一些示例实施例的掩模框架FR和支撑条ST的分解透视图。图6是图5的支撑条ST的放大透视图。
参照图5，掩模框架FR可以包括限定在第一方向DR1上的第一内侧IS1和限定在与第一方向DR1交叉的第二方向DR2上的第二内侧IS2。开口FOP可以由第一内侧IS1和第二内侧IS2来限定。
结合槽GR可以限定在第一内侧IS1中。结合槽GR可以在第二方向DR2上成对地设置为彼此面对。多对结合槽GR可以在第一方向DR1上布置。支撑条ST可以分别结合到多对结合槽GR。然而，支撑条ST的结合方法没有具体限制。例如，支撑条ST可以通过诸如焊接的各种方法结合。
参照图5和图6，支撑条ST中的每个可以包括由长边和短边限定的顶表面US、面对顶表面US的底表面DS、位于顶表面US与底表面DS之间以将顶表面US连接到底表面DS的第一侧表面SS1以及面对第一侧表面SS1的第二侧表面SS2。
支撑条ST相对于支撑条ST的总重量可以包含铁、约34wt％至约36wt％的镍以及约12wt％至约15wt％的铬。在本说明书中，wt％表示重量百分比(重量比)。支撑条ST可以仅由镍、铬和铁制成。这里，除了镍的重量比和铬的重量比之外，铁的重量比可以占据支撑条ST的总重量的剩余重量比。
例如，支撑条ST可以包括包含约36wt％的镍、约12wt％的铬和约52wt％的铁的镍铬恒弹性钢(elinvar)。然而，这仅是示例，并且发明构思的实施例不限于此。
支撑条ST除了镍、铬和铁之外还可以包含锰、钴、钨和硅中的至少一种。支撑条ST还可以在支撑条ST的总重量中包含锰、钴、钨和硅中的至少一种。即，即使当支撑条ST包含锰、钴、钨和硅中的两种或更多种时，所述两种或更多种元素的重量可以小于或等于约10wt％。
支撑条ST的热膨胀系数可以等于或小于约10ppm/℃。支撑条ST可以具有约2000至约10000的相对磁导率。在本说明书中，相对磁导率是指介质的磁导率与真空的磁导率之比。
在支撑条ST的材料之中，镍对支撑条ST的热膨胀系数的增大和减小有很大影响。当支撑条ST的总重量中的镍具有约34wt％至约36wt％的含量时，容易使支撑条ST的热膨胀系数保持在约10ppm/℃或更小。
在支撑条ST的材料之中，铬会对支撑条ST的相对磁导率的增大和减小有很大影响。当支撑条ST的总重量中的铬具有约12wt％至约15wt％的含量时，容易使支撑条ST的相对磁导率保持在约2000至约10000。
可以对支撑条ST的热膨胀系数和相对磁导率进行调节。另外，支撑条ST可以包含锰、钴、钨和硅中的至少一种，以调节诸如支撑条ST的强度的特性。当以约10wt％或更高的含量包含锰、钴、钨和硅中的至少一种时，热膨胀系数或相对磁导率可能偏离上面描述的范围。
通常，根据一些示例实施例的支撑条ST可以具有约1.2ppm/℃或更小的热膨胀系数。然而，发明构思的实施例不限于此。例如，支撑条ST的热膨胀系数的下限没有具体限定。
由于支撑条ST在沉积工艺中暴露于高温热量下，当支撑条ST的热膨胀系数超过约10ppm/℃时，支撑条ST可能在沉积工艺期间大量膨胀或变形。当支撑条ST膨胀或变形时，布置在支撑条ST上的掩模MS的布置可能会翘曲。即使掩模MS的布置略微翘曲，也可能发生阴影效应。因此，可能不会精确地发生沉积。
例如，当制造具有大约800ppi或更高像素密度的高分辨率显示装置时，必须密集地形成掩模MS的每平方英寸640000像素或更高像素。因此，为了防止发生阴影效应，掩模MS必须制造得比现有掩模MS薄约2/3。结果，由于支撑条ST的变形，进一步增大了掩模MS的影响。另外，在高分辨率的情况下，由于像素通过掩模MS密集地形成，所以即使布置略微翘曲，也会显著增大阴影效果。
由于根据一些示例实施例的支撑条ST具有小于约10ppm/℃的热膨胀系数，所以即使支撑条ST在沉积工艺期间暴露在高温下，也可以减小支撑条ST的膨胀或变形。因此，沉积材料可以在没有上面描述的限制的情况下精确地沉积在基底SUB上。
根据一些示例实施例的热膨胀系数可以通过以下方法测量。在本说明书中，μm是指微米。
通过使用TA仪器公司的TMA(Q400)测量热膨胀系数CTE。以约100μm×100μm或50μm×50μm的尺寸对所制造的支撑条ST进行取样，并在氮气气氛下通过约0.05N的负载使取样的支撑条ST稳定，然后测量所取样的支撑条ST的膜的长度变化。通过测量所取样的支撑条ST的膜在纵向方向上(即，在平面上)的膨胀的程度来评估热膨胀系数。将所取样的支撑条ST冷却至约0℃的温度之后，以约5℃/min的速度将所取样的支撑条ST加热至约120℃的温度，以使诸如湿气或灰尘的因素的影响最小化。重复执行上面描述的测量工艺三次以测量在约0℃至约120℃的温度范围内的热膨胀系数。
支撑条ST可以具有约50μm至约150μm的厚度t1。稍后将描述详细描述。
图7A和图7B是根据发明构思的一些示例实施例的掩模组件MA和磁性板MP的剖视图。参照图7A和图7B，根据一些示例实施例，磁性板MP还可以位于掩模组件MA上。
磁性板MP产生磁性。磁性板MP可以包括磁性构件MG和主体部分BD。主体部分BD可以容纳磁性构件MG并且可以具有板形状。根据一些示例实施例，当磁性构件MG具有板形状时，可以省略主体部分BD。
尽管在一些示例实施例中磁性构件MG以彼此间隔开的方式设置为多个，但是根据一些示例实施例的磁性构件MG的布置和数量不具体限于此。图7A和图7B的磁性构件MG的构造仅是示例，因此只要磁性构件MG产生磁性，磁性构件MG的构造就不受具体限制。
参照图7A，当在磁性板MP中不产生磁性时，支撑条ST和掩模MS可以向下下垂。参照图7B，当在磁性板MP中产生磁性时，在磁性板MP与掩模MS之间产生吸引力。因此，可以防止或减少支撑条ST和掩模MS由于重力而向下下垂。尽管磁性构件MG在图7A和图7B中被提供为电磁体，但是发明构思的实施例不限于此。例如，磁性构件MG可以被提供为永磁体。
当支撑条ST具有约2000或更小的相对磁导率时，由于支撑条ST受磁性影响较小，所以即使在磁性板MP中产生磁性，支撑条ST也可能向下下垂。因此，掩模MS的布置可能翘曲。
当支撑条ST的相对磁导率超过约10000时，由于支撑条ST受磁性影响大，支撑条ST可能通过磁性板MP中产生的磁性而朝向磁性板MP弯曲。因此，掩模MS的布置可能翘曲。如上所述，当掩模MS被提供为用于制造具有约800ppi或更高的像素密度的高分辨率显示装置的掩模时，掩模可能会受到支撑条ST的翘曲和下垂的很大影响。
因为根据一些示例实施例的支撑条ST具有约2000至约10000的相对磁导率，所以可以防止支撑条ST向下下垂或通过磁性板MP中产生的磁性而朝向磁性板MP弯曲。因此，沉积材料可以精确地沉积在基底SUB上。
支撑条ST的相对磁导率可以是掩模MS的相对磁导率的约0.5倍。当支撑条ST的相对磁导率为掩模MS的相对磁导率的约0.5倍或更小时，即使在磁性板中产生磁性，掩模MS也不会受支撑条ST影响。
支撑条ST可以在垂直于由第一方向DR1和第二方向DR2限定的平面的第三方向DR3上具有约50μm至约150μm或约50μm至约100μm的厚度t1(见图6)。当支撑条ST具有小于约50μm的厚度t1时，掩模MS不会被支撑从而向下下垂。另外，支撑条ST可能通过在磁性板MP中产生的磁性而朝向磁性板MP弯曲。
当支撑条ST具有大于约150μm的厚度t1时，支撑条ST可能会通过重力而向下下垂。因此，支撑条ST可能会变形。
根据一些示例实施例，因为支撑条ST具有约50μm至约150μm的厚度t1，所以支撑条ST在足够地支撑掩模MS的同时不会变形。
图8是根据发明构思的一些示例实施例的掩模组件MA和基底SUB的分解透视图。图9A是图8的第一支撑条ST1的放大透视图。图9B是图8的第二支撑条ST2的放大透视图。
如果未提供单独的说明，则可以将与上面描述的支撑条ST中的每个的描述基本相同的描述应用到第一支撑条ST1和第二支撑条ST2。因此，在下文中，可以省略或简要说明一些重复描述。
在支撑条ST的第一侧表面SS1和第二侧表面SS2中的至少一个上可以限定在平面上与非有效区域NAS叠置并且从第一侧表面SS1和第二侧表面SS2中的至少一个突出的多个突出图案PT。突出图案PT可以从第一侧表面SS1和第二侧表面SS2中的至少一个延伸。突出图案PT可以与支撑条ST成一体。突出图案PT可以与支撑条ST包括相同的材料。
突出图案PT可以包括从第一侧表面SS1突出的第一突出图案PT1和从第二侧表面SS2突出的第二突出图案PT2。
在其上突出图案PT位于第一侧表面SS1和第二侧表面SS2中的一个侧表面上的支撑条ST可以被称为第一支撑条ST1。在其上突出图案PT位于所有的第一侧表面SS1和第二侧表面SS2上的支撑条ST可以被称为第二支撑条ST2。即，包括第一突出图案PT1和第二突出图案PT2中的一个突出图案的支撑条ST可以被定义为第一支撑条ST1，包括所有的第一突出图案PT1和第二突出图案PT2的支撑条ST可以被定义为第二支撑条ST2。
第一支撑条ST1可以接触掩模框架FR的第二内侧IS2。第二支撑条ST2可以与第一支撑条ST1间隔开。可以分别在第一支撑条ST1与第二支撑条ST2之间以及第二支撑条ST2与第二支撑条ST2之间限定开口FOP。
在第二支撑条ST2中，限定在第一侧表面SS1上的第一突出图案PT1和限定在第二侧表面SS2上的第二突出图案PT2可以彼此一一对应。限定在第一侧表面SS1上的第一突出图案PT1和限定在第二侧表面SS2上的第二突出图案PT2可以彼此对称。突出图案PT可以在平面上与掩模MS的非有效区域NAS(见图2)叠置，以限定掩模MS的有效区域AS(见图2)。
当形成具有矩形或正方形形状的显示区域DA(见图2)时，可以省略突出图案PT，如图5和图6中所示。
由于基底SUB的沉积区域VA(见图1)被定义为不与支撑条ST叠置的区域，所以可以在支撑条ST上形成图案，以调整基底SUB的沉积区域VA的形状。当第一支撑条ST1和第二支撑条ST2包括突出图案PT时，可以形成具有由突出图案PT的形状限定的开口的形状的显示区域DA(见图2)。
例如，突出图案PT可以呈具有弯曲部分且彼此间隔开的形状。在这种情况下，可以提供突出图案以形成用于可佩戴眼镜的显示装置。
尽管在图8、图9A和图9B中彼此相邻的突出图案PT彼此间隔开，但是发明构思的实施例不限于此。例如，突出图案PT的离第一侧表面SS1或第二侧表面SS2最远的部分可以接触其它相邻的第一支撑条ST1或第二支撑条ST2的突出图案PT的离第二侧表面SS2或第一侧表面SS1最远的部分。另外，尽管突出图案PT具有多个半椭圆曲线和将半椭圆曲线彼此连接的直线，但是突出图案PT可以仅具有半椭圆曲线。
此外，突出图案PT可以根据将要形成在基底SUB上的显示区域DA(见图2)的形状而各种地变形。例如，可以根据显示区域DA(见图2)的诸如无定形、多边形、球状、半球形、椭圆形或半椭圆形的各种形状相应地修改突出图案PT的形状。
因为突出图案PT被限定为与显示区域DA(见图2)的形状对应，所以第一支撑条ST1和第二支撑条ST2中的每个可以具有大于突出图案未位于其上的支撑条ST(见图5)的表面区域的表面区域。因此，第一支撑条ST1和第二支撑条ST2可以更好地支撑掩模MS(见图1)。
第一支撑条ST1和第二支撑条ST2中的每个可以具有大于支撑条ST(见图5)的表面的表面，因此由于重力更容易向下下垂。为了防止发生这种限制，第一支撑条ST1和第二支撑条ST2中的每个可以在第三方向DR3上具有比支撑条ST(见图5)的厚度小的厚度t2。例如，第一支撑条ST1和第二支撑条ST2中的每个可以具有50μm至约100μm的厚度。当第一支撑条ST1和第二支撑条ST2中的每个具有大于约100μm的厚度t2时，第一支撑条ST1和第二支撑条ST2可能由于重力而向下下垂，因此，支撑条ST可能变形。
当第一支撑条ST1和第二支撑条ST2中的每个具有小于约50μm的厚度t2时，掩模MS可能不会被充分支撑从而向下下垂。另外，第一支撑条ST1和第二支撑条ST2中的每个可能会通过在磁性板MP中产生的磁性而朝向磁性板MP弯曲。
当第一支撑条ST1和第二支撑条ST2中的每个朝向磁性板MP弯曲时，掩模MS(见图1)可能会受到第一支撑条ST1和第二支撑条ST2中的每个的宽表面区域的较大影响。因此，掩模MS的布置可能比参照支撑条ST描述的布置更大地翘曲。
根据一些示例实施例的第一支撑条ST1和第二支撑条ST2中的每个可以在上面描述的厚度范围内具有约2000至约10000的相对磁导率，以防止发生上面描述的限制。
由于第一支撑条ST1和第二支撑条ST2中的每个的表面区域大于支撑条ST(见图5)的表面区域，所以第一支撑条ST1和第二支撑条ST2中的每个可能会通过沉积工艺期间施加的高温热量而更膨胀或更变形。因此，由于热膨胀，均具有相对大的表面区域的支撑条ST1和ST2可能会比支撑条ST(见图5)的翘曲程度更大地翘曲。
然而，由于根据一些示例实施例的第一支撑条ST1和第二支撑条ST2中的每个具有约10ppm/℃或更小的热膨胀系数，因此不会发生上面描述的限制。
根据一些示例实施例的支撑条ST可以包含铁、约34wt％至约36wt％的镍以及约12wt％至约15wt％的铬。
根据一些示例实施例的支撑条ST可以具有约1.2ppm/℃至约10ppm/℃的热膨胀系数和约2000至约10000的相对磁导率。
根据一些示例实施例，图案可以位于支撑条ST的第一侧表面和第二侧表面中的至少一个上。
当通过使用根据一些示例实施例的包括支撑条ST的掩模组件MA沉积沉积材料时，可以精确地沉积沉积材料。
根据一些示例实施例的掩模组件可以精确地沉积沉积材料。
对于本领域技术人员将明显的是，可以对发明构思进行各种修改和变化。因此，只要本发明的修改和变化在所附权利要求及其等同物的范围内，那么本公开旨在覆盖本发明的所述修改和变化。因此，在法律允许的最大程度上，将通过对权利要求及其等同物的最广泛允许的解释来确定本发明的范围，并且不应受到前述详细描述的约束或限制。

Claims (10)

1.一种掩模组件，所述掩模组件包括：
掩模框架，其中限定开口；
掩模，位于所述掩模框架上；以及
支撑条，位于所述掩模框架与所述掩模之间，所述支撑条包括在第一方向上延伸的短边和在与所述第一方向交叉的第二方向上延伸的长边，
其中，所述掩模具有在平面上与所述支撑条叠置的非有效区域和与所述非有效区域不同的有效区域，并且
所述支撑条相对于它的总重量包含铁、34wt％-36wt％的镍以及12wt％-15wt％的铬。
2.根据权利要求1所述的掩模组件，其中，所述支撑条相对于它的所述总重量还包含10wt％或更少的锰、钴、钨和硅中的至少一种。
3.根据权利要求1所述的掩模组件，其中，所述支撑条具有10ppm/℃或更小的热膨胀系数。
4.根据权利要求1所述的掩模组件，其中，所述支撑条具有2000至10000的相对磁导率。
5.根据权利要求1所述的掩模组件，其中，所述支撑条在第三方向上具有50μm至150μm的厚度，所述第三方向垂直于由所述第一方向和所述第二方向限定的平面。
6.根据权利要求1所述的掩模组件，其中，所述支撑条具有所述掩模的相对磁导率的0.5倍的相对磁导率。
7.根据权利要求1所述的掩模组件，其中，在所述掩模的所述有效区域中限定了以一定间隔连续不断地布置的多个图案孔。
8.根据权利要求1所述的掩模组件，其中，所述支撑条包括：
顶表面，由所述长边和所述短边限定；
底表面，面对所述顶表面；
第一侧表面，位于所述顶表面与所述底表面之间，以将所述顶表面连接到所述底表面；以及
第二侧表面，面对所述第一侧表面，
其中，所述第一侧表面和所述第二侧表面中的至少一个侧表面在所述平面上与所述非有效区域叠置，并且从所述第一侧表面或所述第二侧表面突出的多个突出图案限定在所述第一侧表面和所述第二侧表面中的至少一个上。
9.根据权利要求8所述的掩模组件，其中，所述突出图案从所述第一侧表面和所述第二侧表面延伸。
10.根据权利要求8所述的掩模组件，其中，所述突出图案包括从所述第一侧表面突出的第一突出图案和从所述第二侧表面突出的第二突出图案，并且
所述第一突出图案和所述第二突出图案彼此一一对应。
CN201911404453.XA 2019-01-07 2019-12-31 掩模组件 Pending CN111500978A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190001874A KR20200085980A (ko) 2019-01-07 2019-01-07 마스크 조립체
KR10-2019-0001874 2019-01-07

Publications (1)

Publication Number Publication Date
CN111500978A true CN111500978A (zh) 2020-08-07

Family

ID=71403845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911404453.XA Pending CN111500978A (zh) 2019-01-07 2019-12-31 掩模组件

Country Status (3)

Country Link
US (1) US20200216944A1 (zh)
KR (1) KR20200085980A (zh)
CN (1) CN111500978A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105839052A (zh) * 2016-06-17 2016-08-10 京东方科技集团股份有限公司 掩膜板以及掩膜板的组装方法
WO2021092759A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 掩模板
US11613802B2 (en) * 2020-04-17 2023-03-28 Rockwell Collins, Inc. Additively manufactured shadow masks for material deposition control
KR20220056914A (ko) * 2020-10-28 2022-05-09 삼성디스플레이 주식회사 마스크 프레임 및 이를 포함하는 증착 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080257457A1 (en) * 2007-04-19 2008-10-23 Ati Properties, Inc. Nickel-base alloys and articles made therefrom
US20150101536A1 (en) * 2013-10-11 2015-04-16 Samsung Display Co., Ltd. Mask assembly and deposition apparatus using the same for flat panel display
US20170141314A1 (en) * 2015-11-12 2017-05-18 Samsung Display Co., Ltd. Mask assembly and apparatus and method of manufacturing display apparatus using the same
US20170141313A1 (en) * 2015-11-13 2017-05-18 Samsung Display Co., Ltd. Mask frame assembly, display manufacturing apparatus including mask frame assembly, and method of manufacturing display apparatus using mask frame assembly
CN108779550A (zh) * 2016-03-29 2018-11-09 株式会社V技术 成膜掩模、其制造方法及成膜掩模的修复方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080257457A1 (en) * 2007-04-19 2008-10-23 Ati Properties, Inc. Nickel-base alloys and articles made therefrom
US20150101536A1 (en) * 2013-10-11 2015-04-16 Samsung Display Co., Ltd. Mask assembly and deposition apparatus using the same for flat panel display
US20170141314A1 (en) * 2015-11-12 2017-05-18 Samsung Display Co., Ltd. Mask assembly and apparatus and method of manufacturing display apparatus using the same
US20170141313A1 (en) * 2015-11-13 2017-05-18 Samsung Display Co., Ltd. Mask frame assembly, display manufacturing apparatus including mask frame assembly, and method of manufacturing display apparatus using mask frame assembly
CN108779550A (zh) * 2016-03-29 2018-11-09 株式会社V技术 成膜掩模、其制造方法及成膜掩模的修复方法

Also Published As

Publication number Publication date
KR20200085980A (ko) 2020-07-16
US20200216944A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
CN111500978A (zh) 掩模组件
US8852346B2 (en) Mask frame assembly for thin layer deposition and organic light emitting display device
CN105514140B (zh) 像素阵列、电气光学装置、电气设备及像素渲染方法
US9806279B2 (en) Organic light emitting display device comprising auxiliary electrode having void therein and manufacturing method thereof
US10658591B2 (en) Method for producing deposition mask
US7586131B2 (en) Transistor array and active-matrix substrate
KR20220029397A (ko) 디스플레이 패널 및 디스플레이 디바이스
US9004002B2 (en) Mask assembly having a plurality of projections at a boundary of adjacent two deposition masks
TW201946270A (zh) 發光裝置
US8604489B2 (en) Mask frame assembly for thin layer deposition and method of manufacturing organic light emitting display device by using the mask frame assembly
US7573192B2 (en) Organic EL panel manufacturing method
KR20020040613A (ko) 액티브 매트릭스형 디스플레이 장치
US7683538B2 (en) Dual panel-type organic electroluminescent display device
CN103852968A (zh) 掩模条和使用掩模条制造有机发光二极管显示器的方法
US10727439B2 (en) Display panel for maintaining parallel substrates with constant space and display device including the same
US20150102329A1 (en) Mask for depositing thin film, method of manufacturing organic light emitting diode display using the same, and organic light emitting diode display using the same
US20110185966A1 (en) Mask assembly
JP4616667B2 (ja) マスク構造体およびそれを用いた蒸着方法、並びに有機発光素子の製造方法
CN109390351B (zh) 布线结构及其制备方法、oled阵列基板、显示装置
JP2023527598A (ja) 表示パネル及び表示装置
US11193203B2 (en) Mask for display
US20220052127A1 (en) Metal mask and display apparatus manufactured by using the same
KR100462514B1 (ko) 반도체 장치 및 반도체 장치 제조용 마스크
US8906445B2 (en) Shadow mask and method of fabricating organic light-emitting device using the same
JP2005276480A (ja) マスク、マスクの製造方法、薄膜パターンの形成方法、電気光学装置の製造方法および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination