CN111477562A - 用于半导体制造的晶片质量监控方法 - Google Patents
用于半导体制造的晶片质量监控方法 Download PDFInfo
- Publication number
- CN111477562A CN111477562A CN201910068347.2A CN201910068347A CN111477562A CN 111477562 A CN111477562 A CN 111477562A CN 201910068347 A CN201910068347 A CN 201910068347A CN 111477562 A CN111477562 A CN 111477562A
- Authority
- CN
- China
- Prior art keywords
- wafer
- pixel
- topographic map
- pixels
- estimated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000012544 monitoring process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 61
- 238000005070 sampling Methods 0.000 claims abstract description 39
- 235000012431 wafers Nutrition 0.000 claims description 206
- 238000012876 topography Methods 0.000 claims description 35
- 238000009826 distribution Methods 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 6
- 238000004040 coloring Methods 0.000 claims description 3
- 239000003086 colorant Substances 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 23
- 238000003070 Statistical process control Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 8
- 238000010801 machine learning Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004452 microanalysis Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000005211 surface analysis Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种用于半导体制造的晶片质量监控方法，包含有：测量晶片表面的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图，其包含有多个第一像素，所述第一像素分别包含有第一像素值；提供最佳晶片地形图，其包含有多个第二像素，所述第二像素分别包含有第二像素值；比对所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
Description
技术领域
本发明实施例涉及半导体工艺的晶片质量监控方法，尤指一种利用统计工艺管制(statistical process control，SPC)图片的半导体工艺的晶片质量监控方法。
背景技术
在半导体制造业中，一到多个晶片常被合并为一个批次(lot)，并在一连串制造机台中经历复杂的工艺后，完成集成电路的制作。每一制造机台会针对指定批次的晶片进行单一一道晶片制造作业或处理，例如成膜(layering)、图案化(patterning)、掺杂(doping)等制造作业、或热处理(thermal treatment)等。一般来说，每一机台会根据已定义的过程(例如已预先决定的步骤以及工艺配方等)执行晶片制造作业。而在机台运作中，各样的晶片参数，例如压力、温度、工艺时间等，皆被持续地监控着。
在一般的制造系统中，可利用制造执行系统(manufacturing execution system，MES)接受上述的晶片参数及工艺数据、分析并据以控管机台的运作。另一方面，统计工艺管理(SPC)则是所有制造过程必须的管理与监控技术，其用以跟踪与分析工艺变异。一般来说，SPC将每一晶片批次的测量参数作为管制表(SPC chart)，并以前一站的工艺机台为监控对象，持续地记录所述制造机台的工艺结果。透过此记录历史工艺的管制表，可判断一段时间内所述工艺机台与所述工艺作业的稳定性。当经历特定制造机台的一或多个晶片的SPC数据指出所述制造机台的参数特性已超出所述特性可接受的范围时，即可产生警告，并使工艺停止。此时，问题排除过程将会被启动，以找出警告的源，尽快恢复制造机台的服务。
如前所述，SPC管制表的获得，是通过测量机台针对前一站制造机台执行工艺后的晶片进行测量，取得测量参数。一般来说，测量机台是针对晶片进行取点以及测量。因此，取点的数量对于测量结果与SPC管控表的准确度至为重要。取点量过少，将无法确实反映工艺机台与工艺作业的稳定性；而取点量过多，则造成测量与分析时间过长，影响产能。此外，根据上述方法获得的SPC管制表仅能反映单一采样点的状况，各采样点之间则被忽视。
基于上述限制，目前仍需要一种半导体制造的晶片质量控制方法，用以达成完整工艺监督的目标。
发明内容
根据本发明的实施例，提供一种用于半导体制造的晶片质量监控方法。所述方法包含有：测量经历工艺事件的晶片表面上的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图(contour map)，所述预估晶片地形图包含有多个第一像素(pixel)，且所述第一像素分别包含有第一像素值；提供最佳晶片(golden wafer)地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；比较所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素的所述第一像素值与所述第二像素的所述第二像素值的差异超过一范围时，将所述第一像素定义为超出管制(out ofcontrol，OOC)单元；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
附图说明
从结合附图阅读的以下详细描述最佳理解本公开的方面。应注意，根据业界常规做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
图1是根据本公开的实施例所提供的用于半导体制造的晶片质量监控方法的流程图。
图2A到图2C是根据本公开的一或多个实施例的示意图。
图3是可用以实现上述方法的系统的框图。
具体实施方式
以下公开内容提供用于实施所提供标的的不同特征的诸多不同实施例或实例。下文将描述元件及布置的具体实例以简化本公开。当然，此些仅为实例且不意在限制。例如，在以下描述中，“使一第一构件形成于第二构件上方或第二构件上”可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复元件符号及/或字母。此重复旨在简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为了方便描述，可在本文中使用空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”、“上面”及其类似者)来描述一元件或构件与另一(些)元件或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)，且还可据此解译本文中所使用的空间相对描述词。
如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，此些元件、组件、区域、层及/或区段不应受限于此些术语。此些术语可仅用于使元件、组件、区域、层或区段彼此区分。除非内文清楚指示，否则本文中所使用的例如“第一”、“第二”及“第三”的术语不隐含一序列或顺序。
如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用于描述及解释小变动。当结合事件或状况使用时，术语可涉及其中精确发生所述事件或状况的例项以及其中非常近似发生所述事件或状况的例项。例如，当结合一数值使用时，术语可涉及小于或等于所述数值的±10％的变动范围，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％)，那么所述值可被视为“大体上”相同或相等。例如，“大体上”平行可涉及小于或等于±10°的相对于0°的角变动范围，例如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或小于或等于±0.05°。例如，“大体上”垂直可涉及小于或等于±10°的相对于90°的角变动范围，例如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°，或小于或等于±0.05°。
本公开提供一种用于半导体制造的晶片质量监控方法，所述方法可在测量晶片表面上的多个采样点，并获得多个测量值后，根据所述测量值自动绘制出预估晶片地形图。在将所述预估晶片地形图与最佳晶片地形图进行比对之后，可将所述预估晶片地形图中与最佳晶片地形图中具有较大差异的像素定义为超出管制单元，且予以计数。当超出管制单元的数量超过一值时，即确定所述晶片失效。由于各采样点之间可能具有线性或非线性的关系，因此本方法可在不增加测量采样点的前提下，根据测量值的关系构建出预估晶片地形图，并将其与最佳晶片地形图比对。所述比对可以由计算机进行判读，也可利用人眼进行判读。此外，所述预估晶片地形图可被存储与分析，用以修正所述最佳晶片地形图。由此可知，本方法可在不增加测量时间的前提下，建立有效的预估晶片地形图。更可通过地形图的比对，轻易地确定晶片是否不合规范。此外，本方法更可通过机器学习(machine learning)技术，直接修正最佳晶片地形图，而更有助于反映工艺设备的实际状况。此外，根据本方法所获得的预估晶片地形图可作为SPC图片。也就是说，本方法提供可反映晶片整体状态的SPC图(map)，取代传统中仅能反映晶片上点状状态的SPC表(chart)。
请参阅图1与图3，图1是本公开所提供的用于半导体制造的晶片质量监控方法100的流程图，图3则是可用以实现方法100的系统300的实施例的框图。如图1所示，用于半导体制造的晶片质量监控方法100包含有步骤102到步骤110。在步骤102中，测量经历工艺事件的晶片表面上的多个采样点，以获得多个测量值。在步骤104a中，根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值。在步骤104b中，提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值。在步骤106中，比对所述预估晶片地形图与所述最佳晶片地形图。在步骤108中，当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元。而在步骤110中，当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。用于半导体制造的晶片质量监控方法100可包含以下实施例，但不限于此。值得注意的是，本公开所提供的用于半导体制造的晶片质量监控方法100可在各种方面的范围内重新布置或以其它方式修改其操作或执行步骤。此外，本公开所提供的用于半导体制造的晶片质量监控方法100之前、其间及其之后可包含其它操作步骤供额外操作，且本文中仅简略描述一些其它操作，但不限于此。
根据图3，系统300可包含数据存储模块302、比对模块304、学习模块306以及通讯接口308。首先须知的是，系统300中所包含的各模块302到308可分别包括软件以及硬件，以实现其功能。举例来说，数据存储模块302可包括如计算机的硬件以及存储器，用以存储数据。比对模块304可包含用以进行比对的软件。学习模块306可包含软件，用以根据比对模块304产生的比对结果进行机器学习(machine-learning)，并将结果反馈予比对模块304，以持续修正比对模块304的软件。通讯接口308则可包含硬件如计算机屏幕与输入设备，用以向相关人员呈现上述的预估晶片地形图与最佳晶片地形图，或者向相关人员报告上述预估晶片地形图与最佳晶片地形图的比对结果。
图2A到图2C是根据本公开的一或多个实施例的示意图。如图2A与图3所示，在本公开的一些实施例中，可接收晶片，且所述晶片经历工艺事件。工艺事件可于工艺设备312中实行，而此工艺设备可312包含化学气相沉积(chemical vapor deposition，CVD)系统、物理气相沉积系统(physical vapor deposition，PVD)系统、蚀刻系统、热氧化(thermaloxidation)系统、离子植入(ion implantation)系统、化学机械研磨(chemicalmechanical polishing，CMP)系统、快速热退火(rapid thermal annealing，RTA)系统、光刻(photolithography)系统、或其它半导体工艺设备。
在这些工艺设备312中经历工艺事件后，晶片上可形成多个表面结构。所谓表面结构，是指晶片上所有可通过测量工具314取得测量结果的结构。而测量工具314则可包括运用电、光学、或其它种类的分析工具。举例来说，在本公开的一些实施例中，测量工具314可包含显微镜、微分析工具(micro-analytical tool)、线宽测量工具(line widthmeasurement tool)、光罩缺陷检测工具(mask and reticle defects tool)、粒子分布工具(particle distribution tool)、表面分析工具(surface analysis tool)、应力分析工具(stress analysis tool)、接触点电阻测量工具(contact resistance measurementtool)、迁移率与载子浓度测量工具(mobility and carrier concentrationmeasurements tool)、接面深度测量工具(junction depth measurement tool)、膜厚测量工具(film thickness measurement tool)、栅极氧化层完整性测试工具(gate oxideintegrity test tool)、电容-电阻测量工具(capacitance-resistance(C-V)measurementtool)、聚焦离子束(focused ion beam)、以及其它测试与测量工具。
根据步骤102，可通过上述测量工具314，由晶片表面选取多个采样点，并针对采样点进行物理测量，而获得多个对应于所述采样点的测量值。在本公开的一些实施例中，测量值可包含，例如各类膜层如光阻层、绝缘层、导体层或半导体层的膜厚、片电阻(sheetresistance)、反射性(reflectivity)、应力(stress)、粒子浓度(particle density)、以及各种图案如光阻层图案、绝缘层图案、导体层图案或半导体层图案的临界尺寸(criticaldimension)，但不限于此。这些测量值可传送并存储于系统300的数据存储模块302。换句话说，数据存储模块302从测量工具314收集上述的测量值，并可将这些测量值送到比对模块304进行预估与分析。
值得注意的是，测量工具314的成本很高，且需要额外的人力来操作机台。再者，采样点的数量也影响测量结果：采样点量过少可能无法确实反映工艺设备312与工艺作业的稳定性；采样点量过多则造成测量与分析时间过长，反而增加产品的周期时间。更甚者，上述测量值仅能反映单一采样点的状况，各采样点之间的状况则被忽视。
因此，根据步骤104a，本公开的一些实施例根据所述测量值绘制预估晶片地形图200。根据本公开的一些实施例，比对模块304可于通讯接口308中产生空白的预估晶片地形图，随后将测量晶片上的采样点相对应地填入所述空白的预估晶片地形图内。接下来，于地形图上绘制多个封闭轮廓线202-1到202-n以及多个开放轮廓线204-1到204-n，封闭轮廓线202-1到202-n与开放轮廓线204-1到204-n分别用以连接包含有相同的测量值的采样点。举例来说，当此测量晶片的测量值为膜厚时，即可在预估晶片地形图200A中，通过封闭轮廓线202-1、202-2、202-3、202-4与开放连接线204-1与204-2分别连接具有相同的膜厚的采样点。这些封闭轮廓线与开放轮廓线的形式类似用于地形图的海拔等高线图。需注意的是，虽然由采样点获得的测量值只能反映出所述点的状态，然而实际上每一采样点之间仍存有线性或非线性关系。因此本公开的一些实施例中，即利用封闭轮廓线202-1到202-n与开放轮廓线204-1到204-n将包含有相同测量值的采样点连接起来，以预估或模拟出采样点之间的线性或非线性关系，而获得前述的类似海拔等高线图的预估晶片地形图200。在其中，间距密集的轮廓线可以指较为陡峭或膜厚差较大的表面轮廓；而间距宽阔的轮廓线则可指较为平坦或膜厚差较小的表面轮廓。
此外，在本公开的一些实施例中，还可在封闭轮廓线202-1、202-2、202-3、202-4之间与开放连接线204-1与204-2之间分别填入色块区域，如第2A图所示的色块区域210-1到210-9。这些色块区域210-1到210-9可用来描述前述的轮廓线之间的表面轮廓。在某些实施例中，色块区域210-1到210-9可包含颜色相同亮度不同的色块区域。在另外的实施例中，色块区域210-1到210-9则可包含颜色不同的色块区域。通过封闭轮廓线202-1、202-2、202-3、202-4与开放连接线204-1与204-2的绘制，以及色块区域210-1到210-9的填设，原本仅能反映各单一采样点的测量值，变成具有方向性，且可有效地预估晶片的整体工艺结果。此外，预估晶片地形图200可作为SPC图。
另外需注意的是，各色块区域210-1到210-9分别包含多个第一像素(pixel)，各第一像素分别包含第一像素值，且各第一色块区域210-1到210-9内的第一像素包含有相同的第一像素值，如图2A所示。根据本公开的一些实施例，在步骤104a所获得的预估晶片地形图200中，比对模块304可根据测量值之间的线性或非线性关系推测出预估值，并且以各第一像素的第一像素值来代表这些预估值。举例来说，在本公开的某些实施例中，测量采样点的数量可以是5个以上的采样点，而最终得到的预估晶片地形图200上，第一像素的数量可大于700，且不限于此。
请参阅图2B，根据操作104b，比对模块304可提供最佳晶片地形图300，最佳晶片地形图300可以包含多个由工艺设备312得到的工艺结果的目标值或理想值。在本公开的一些实施例中，目标值可以是相同的。然而在其它实施例中，工艺结果的目标值可以因为制作设备312的变异而不同。举例来说，当利用制作设备312于晶片表面形成膜层时，即使在相同的配方下，膜层的厚度仍然可能会不同。因此在最佳晶片地形图210中，可将相同的目标值以开放或封闭轮廓线302-1到302-n连接。如图2B所示，封闭轮廓线302-1到302-2可分别用以连接包含有相同目标值的采样点。此外，在本公开的一些实施例中，还可在封闭轮廓线302-1与302-2之间以及轮廓线与晶片边缘之间分别填入色块区域，如第2B图所示的色块区域310-1到310-3。这些色块区域310-1与310-2可用来描述轮廓线之间的表面轮廓。在某些实施例中，色块区域310-1到310-2可包含颜色相同亮度不同的色块区域。在另外的实施例中，色块区域310-1到310-2则可包含颜色不同的色块区域。此外，各色块区域310-1到310-2分别包含多个第二像素，各第二像素分别包含第二像素值，且各第二色块区域310-1到310-2内的第二像素包含有相同第二像素值。在一些实施例中，最佳晶片地形图300中各第二像素的第二像素值可以是工艺设备312产生的工艺结果的默认目标值，也可以是所述工艺设备312的常态目标值，但本公开不限于此。
请参阅图2C，接下来，即根据操作106，比对预估晶片地形图200与最佳晶片地形图300。在某些实施例中，操作106可由比对模块304进行。举例来说，比对模块304可比对预估晶片地形图200中各第一像素的第一像素值与最佳晶片地形图300中处于相对应位置的第二像素的第二像素值。根据操作108，当任第一像素的第一像素值与相对应的第二像素的第二像素值不同时，或当任第一像素的第一像素值与相对应的第二像素的第二像素值的差异超过容忍范围时，即可将所述第一像素标示出来，并将所述第一像素定义为超出管制单元。此外，与第二像素具有相同差异的第一像素可用相同的警告色标示出来，从而可得到超出管制单元区域410与412，如图2C所示。而当某第一像素的第一像素值与相对应的第二像素的第二像素值相同时，或其差异在容忍范围内时，比对模块304则予以忽略。因此，在比对模块304进行比对之后，可将比对结果图400展示于通讯接口308中，以向相关人员报告。在某些实施例中，所述容忍范围是最佳晶片地形图300中第二像素值的两个标准差的内的范围，但本公开并不限于此。
另外，在一些实施例中，当预估晶片地形图200中第一像素的第一像素值大于最佳晶片地形图300中相对应处的第二像素的第二像素值，或当某第一像素的第一像素值与相对应的第二像素的第二像素值的差异高于容忍范围时，可将所述第一像素以第一警告色标示，如图2C中的区域410所示。而当预估晶片地形图200中第一像素的第一像素值小于最佳晶片地形图300中相对应处的第二像素的第二像素值，或当某第一像素的第一像素值与相对应的第二像素的第二像素值的差异低于容忍范围时，可将所述第一像素以第二警告色标示，如图2C中的区域412所示，且第二警告色不同于第一警告色。如此一来，相关人员在透过通讯接口306观察比对结果图400时，不仅可了解哪些区域超过容忍范围，更可一目了然地知道这些区域是高于或低于容忍范围，以节省更多时间。另外需注意的是，在某些实施例中，上述比对还可由相关人员操作。举例来说，比对模块304可于通讯接口308中同时展现预估晶片地形图200与最佳晶片地形图300，而由相关人员自行比对。
在一些实施例中，根据操作108，比对模块304更对超出管制单元的数量进行计数。而根据操作110，当超出管制单元的数量高于一值时，确定所述晶片不合规范，并于通讯接口308报告予相关人员。在一些实施例中“不合规范”可能以“fail”表示。在一些实施例中，被确定为不合规范或fail的晶片，是指所述晶片的表面结构的工艺结果可能不符预期或超出接受度范围。因此，相关人员在得到此报告结果后，可将所述晶片视为待确定，并执行进一步的检测。
如前所述，由于实际采样点之间存有线性或非线性关系，因此可根据上述绘制地形图的方法，利用此线性或非线性关系推估出实际采样点之间的预估值，预估晶片地形图200中各第一像素的第一像素值及用以代表这些预估值。此外，本公开利用最佳晶片地形图中各第二像素的第二像素值代表工艺结果的目标值。因此，可通过预估晶片地形图中像素的像素值与最佳晶片地形图中相对应处像素的像素值的差异，来推测出工艺结果与工艺目标的差异，并可节省大量时间。简单地说，工艺结果可通过系统300以方法100进行预测，并予以比对。在结合了来自测量工具314的测量结果以及由操作106与108获得的预估值后，可以有限的测量工具、采样点、以及测量成本，有效地进行晶片生产的监控。
此外，经过此工艺设备312进行工艺事件的不同批次晶片，其通过测量工具314所获得的测量值，皆可存储于数据存储模块302中。根据这些测量值，比对模块304针对经过所述工艺设备312的不同批次晶片产生出多个预估晶片地形图200。也就是说，比对模块304可产生大量有关所述工艺设备312的预估晶片地形图200，且此大量的预估晶片地形图200传送到学习模块306，并存储于学习模块306内。
在一些实施例中，学习模块306可根据这些预估晶片地形图200建立常态分布模型，此常态分布模块可代表在相同工艺配方下，经历所述工艺设备312所得的工艺结果。随着工艺设备312的使用次数增加，预估晶片地形图的数量随之增加，而在学习模块306中建立的此常态分布模块即可随着工艺设备312的使用次数更能忠实地反映出经历此工艺设备312所得的工艺结果。
在一些实施例中，学习模块306更辨识出所述常态分布模型中一范围之内的某些预估晶片地形图。举例来说，在某些实施例中，学习模块306可辨识出常态分布模型中平均数左右的三个标准差范围内的某些预估晶片地形图。在另外的实施例中，学习模块306可辨识出常态分布模型中平均数左右的两个标准差范围内的某些预估晶片地形图。而在另外的实施例中，学习模块306可辨识出常态分布模型中平均数左右的一个标准差范围内的某些预估晶片地形图。需注意的是，这些落在常态分布模型中的范围内的预估晶片地形图表示，所述工艺设备312在某一工艺配方下最常出现的工艺结果。此外，落在常态分布模型中的范围外的预估晶片地形图则被视为离群值(outlier)，而学习模块306则予以忽略。
在某些实施例中，学习模块306可根据此范围之内的预估晶片地形图修正最佳晶片地形图300，使最佳晶片地形图300能忠实反映工艺设备312最该产生的工艺结果。此外，学习模块306将此修正结果反馈予比对模块304，使得比对模块304在进行比对时，从而与能忠实反映工艺设备312产生的工艺结果的最佳晶片地形图进行比对。也就是说，通过此机器学习(machine learning)技术，线上所采用的最佳晶片地形图300可不停地被修正，使得每次在进行比对时，预估晶片地形图200都是与最能反映工艺设备312的工艺结果的最佳晶片地形图300比对。
在某些实施例中，更可将所有第一像素值与第二像素值的差皆位于前述的容忍范围内的晶片进行晶片允收测试(wafer acceptance test，WAT)，以验证所述最佳晶片地形图。此验证结果308可由相关人员透过通讯接口输入学习模块306内，或可直接传送到学习模块306。学习模块306可根据此验证过的最佳晶片地形图校正原本的最佳晶片地形图300，使校正后的最佳晶片地形图300能忠实反映出最期待的工艺结果。此外，学习模块306将此修正结果反馈予比对模块304，使得比对模块304在进行比对时，从而与能忠实反映最期待的工艺结果的最佳晶片地形图进行比对。也就是说，通过此机器学习技术，线上所采用的最佳晶片地形图300可不停地进化，使得每次在进行比对时，预估晶片地形图200都是与最期待的工艺结果的最佳晶片地形图300比对。
据此，本公开提供一种用于半导体制造的晶片质量监控方法，所述方法可在测量晶片表面上的多个采样点，并获得多个测量值后，根据所述测量值自动绘制出预估晶片地形图。在将所述预估晶片地形图与最佳晶片地形图进行比对之后，可将所述预估晶片地形图中与最佳晶片地形图中具有较大差异的像素定义为超出管制单元，且予以计数。当超出管制单元的数量超过一值时，即确定所述晶片失效。由于各采样点之间可能具有线性或非线性的关系，因此本方法可在不增加测量采样点的前提下，根据测量值的关系构建出预估晶片地形图，并将其与最佳晶片地形图比对。且所述比对可以由计算机进行判读，也可利用人眼进行判读。在结合了实际测量结果以及由其产生的预估值后，可以有限的测量工具、采样点以及测量成本，有效率地进行晶片生产的监控。此外，所述预估晶片地形图可被存储与分析，用以修正所述最佳晶片地形图。
简单地说，本方法可在不增加测量时间的前提下，建立有效的预估晶片地形图。更可通过地形图的比对，轻易地确定晶片是否不合规范。此外，本方法更可通过机器学习技术，直接修正或校正最佳晶片地形图，而更有助于反映工艺设备的实际状况，或有助于呈现最期待的工艺结果。
在一些实施例中，提供一种用于半导体制造的晶片质量监控方法。所述方法包含有：测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；比对所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
在一些实施例中，提供一种用于半导体制造的晶片质量监控方法。所述方法包含有：测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；比对所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元并以第一警告色着色；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
在一些实施例中，提供一种用于半导体制造的晶片质量监控方法。所述方法包含有：测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；比对所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及将所有第一像素值与所述第二像素值的差异皆位于所述容忍范围之内的晶片进行晶片允收测试(waferacceptance test)，以验证所述最佳晶片地形图。
上文已概述若干实施例的特征，使得所属领域的技术人员可较佳理解本公开的方面。所属领域的技术人员应了解，其可易于将本公开用作用于设计或修改其它过程及结构的基础以实施相同目的及/或达成本文中所引入的实施例的相同优点。所属领域的技术人员还应意识到，此些等效构造不应背离本公开的精神及范围，且其可对本文作出各种改变、置换及变更。
符号说明
100 方法
200 预估晶片地形图
210-1～210-9 色块区域
300 最佳晶片地形图
310-1～310-2 色块区域
400 比对结果图
410、412 超出管制区域
Claims (10)
1.一种用于半导体制造的晶片质量监控方法，包含有：
测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；
根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；
提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；
比对所述预估晶片地形图与所述最佳晶片地形图；
当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
2.根据权利要求1所述的方法，其中所述绘制所述预估晶片地形图的步骤更包含：
于所述预估晶片地形图上绘制多个封闭轮廓线或开放轮廓线，所述封闭轮廓线或开放轮廓线分别连接包含有相同的测量值的采样点；以及
于所述封闭轮廓线或开放轮廓线之间分别填入色块区域。
3.根据权利要求2所述的方法，其中每一色块区域内包含有所述第一像素，且每一色块区域内的所述第一像素包含有相同的所述第一像素值。
4.根据权利要求2所述的方法，其中所述色块区域包含颜色相同亮度不同的色块区域，或包含颜色不同的色块区域。
5.根据权利要求1所述的方法，更包含将经历所述工艺事件的不同批次的所述晶片产生的多个预估晶片地形图存储。
6.根据权利要求5所述的方法，更包含：
根据所述预估晶片地形图建立常态分布模型；
辨识出所述常态分布模型中一范围之内的某些所述预估晶片地形图；以及
根据所述范围之内的所述预估晶片地形图修正所述最佳晶片地形图。
7.一种用于半导体制造的晶片质量监控方法，包含有：
测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；
根据所述测量值绘制预估晶片地形图，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；
提供最佳晶片地形图，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；
比对所述预估晶片地形图与所述最佳晶片地形图；
当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元并以第一警告色着色；以及
当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
8.根据权利要求7所述的方法，更包含当所述第一像素值与所述第二像素值的差异低于所述容忍范围时，将所述第一像素以第二警告色着色，且所述第一警告色与所述第二警告色不同。
9.根据权利要求7所述的方法，其中所述范围是所述第二像素值的两个标准差之内的范围。
10.一种用于半导体制造的晶片质量监控方法，包含有：
测量经历工艺事件的晶片的表面上的多个采样点，以获得多个测量值；
根据所述测量值绘制预估晶片地形图(200)，所述预估晶片地形图包含有多个第一像素，且所述第一像素分别包含有第一像素值；
提供最佳晶片地形图(300)，所述最佳晶片地形图包含有多个第二像素，且所述第二像素分别包含有第二像素值；
比对所述预估晶片地形图与所述最佳晶片地形图；
当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及将所有第一像素值与所述第二像素值的差异皆位于所述容忍范围之内的晶片进行晶片允收测试，以验证所述最佳晶片地形图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910068347.2A CN111477562B (zh) | 2019-01-24 | 2019-01-24 | 用于半导体制造的晶片质量监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910068347.2A CN111477562B (zh) | 2019-01-24 | 2019-01-24 | 用于半导体制造的晶片质量监控方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477562A true CN111477562A (zh) | 2020-07-31 |
| CN111477562B CN111477562B (zh) | 2023-11-21 |
Family
ID=71743609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910068347.2A Active CN111477562B (zh) | 2019-01-24 | 2019-01-24 | 用于半导体制造的晶片质量监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477562B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI266184B (en) * | 2004-06-24 | 2006-11-11 | Taiwan Semiconductor Mfg | A system and method for automatic SPC chart generation |
| US20080286885A1 (en) * | 2007-04-23 | 2008-11-20 | Pavel Izikson | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
| TW201013199A (en) * | 2008-09-24 | 2010-04-01 | Microelectonics Technology Inc | Testing and sorting method for LED backend process |
| US20130089935A1 (en) * | 2011-10-11 | 2013-04-11 | Kla-Tencor Corporation | Overlay and semiconductor process control using a wafer geometry metric |
| CN102637614B (zh) * | 2011-02-11 | 2015-01-21 | 台湾积体电路制造股份有限公司 | 消除错误缺陷检测方法与系统 |
| CN108475649A (zh) * | 2016-01-06 | 2018-08-31 | 科磊股份有限公司 | 通过异常值检测的特征选择及自动化工艺窗监测 |
-
2019
- 2019-01-24 CN CN201910068347.2A patent/CN111477562B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI266184B (en) * | 2004-06-24 | 2006-11-11 | Taiwan Semiconductor Mfg | A system and method for automatic SPC chart generation |
| US20080286885A1 (en) * | 2007-04-23 | 2008-11-20 | Pavel Izikson | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
| TW201013199A (en) * | 2008-09-24 | 2010-04-01 | Microelectonics Technology Inc | Testing and sorting method for LED backend process |
| CN102637614B (zh) * | 2011-02-11 | 2015-01-21 | 台湾积体电路制造股份有限公司 | 消除错误缺陷检测方法与系统 |
| US20130089935A1 (en) * | 2011-10-11 | 2013-04-11 | Kla-Tencor Corporation | Overlay and semiconductor process control using a wafer geometry metric |
| CN108475649A (zh) * | 2016-01-06 | 2018-08-31 | 科磊股份有限公司 | 通过异常值检测的特征选择及自动化工艺窗监测 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477562B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368884B1 (en) | Die-based in-fab process monitoring and analysis system for semiconductor processing | |
| US8682466B2 (en) | Automatic virtual metrology for semiconductor wafer result prediction | |
| KR100727049B1 (ko) | 마이크로전자 디바이스들의 제조시 최적의 공정 목표들을결정하는 방법 | |
| KR101166209B1 (ko) | 모델 예측을 위한 동적인 샘플링 레이트 적응 | |
| US7198964B1 (en) | Method and apparatus for detecting faults using principal component analysis parameter groupings | |
| KR100734534B1 (ko) | 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템 | |
| CN103187329B (zh) | 一种晶圆良率分析方法 | |
| US8145337B2 (en) | Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment | |
| US8396583B2 (en) | Method and system for implementing virtual metrology in semiconductor fabrication | |
| US20060167653A1 (en) | Testing system, a computer implemented testing method and a method for manufacturing electronic devices | |
| US20130144419A1 (en) | Integrated circuit manufacturing tool condition monitoring system and method | |
| US6597447B1 (en) | Method and apparatus for periodic correction of metrology data | |
| US7188049B2 (en) | System and method for controlling manufacturing processes, and method for manufacturing a semiconductor device | |
| US7236848B2 (en) | Data representation relating to a non-sampled workpiece | |
| US7533313B1 (en) | Method and apparatus for identifying outlier data | |
| TWI693395B (zh) | 半導體製程之品質監控方法 | |
| US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
| US7348187B2 (en) | Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects | |
| CN111477562B (zh) | 用于半导体制造的晶片质量监控方法 | |
| US20060058979A1 (en) | Method and system for calibrating integrated metrology systems and stand-alone metrology systems that acquire wafer state data | |
| US7321993B1 (en) | Method and apparatus for fault detection classification of multiple tools based upon external data | |
| US7200459B1 (en) | Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication | |
| US6868353B1 (en) | Method and apparatus for determining wafer quality profiles | |
| US6985825B1 (en) | Method and apparatus for adaptive sampling based on process covariance | |
| CN105895563A (zh) | 一种制造过程中预测半导体装置的电气参数的方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |