CN111476706A - 顶点并行处理方法、装置及计算机存储介质、电子设备 - Google Patents

顶点并行处理方法、装置及计算机存储介质、电子设备 Download PDF

Info

Publication number
CN111476706A
CN111476706A CN202010490347.4A CN202010490347A CN111476706A CN 111476706 A CN111476706 A CN 111476706A CN 202010490347 A CN202010490347 A CN 202010490347A CN 111476706 A CN111476706 A CN 111476706A
Authority
CN
China
Prior art keywords
vertex
drawing command
outputting
operation core
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010490347.4A
Other languages
English (en)
Inventor
焦永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha Jingmei Integrated Circuit Design Co ltd
Changsha Jingjia Microelectronics Co ltd
Original Assignee
Changsha Jingmei Integrated Circuit Design Co ltd
Changsha Jingjia Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha Jingmei Integrated Circuit Design Co ltd, Changsha Jingjia Microelectronics Co ltd filed Critical Changsha Jingmei Integrated Circuit Design Co ltd
Priority to CN202010490347.4A priority Critical patent/CN111476706A/zh
Publication of CN111476706A publication Critical patent/CN111476706A/zh
Priority to PCT/CN2020/118622 priority patent/WO2021243899A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Abstract

顶点并行处理方法、装置及计算机存储介质、电子设备，包括：将顶点处理任务分配至各个运算核；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据；将每个运算核输出的顶点数据按运算核编号顺序输出至固定功能单元。采用本申请中的方案，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。

Description

顶点并行处理方法、装置及计算机存储介质、电子设备
技术领域
本申请涉及GPGPU芯片技术，具体地，涉及一种顶点并行处理方法、装置及计算机存储介质、电子设备。
背景技术
GPGPU(General-Purpose GPU，通用图形处理器)是利用GPU的并行性特点，除了可以完成传统的图形生成功能外，还可以执行科学计算任务，GPU的发展速度(包括集成度、计算密集型问题的处理能力等)已远远超过通用处理器，特别是随着可编程能力、并行处理能力和应用范围方面得到不断提升和扩展，使得GPU已成为当前计算机系统中具备高性能处理能力的部件。
目前GPGPU在处理图形绘制任务时，为了保证绘制的正确，顶点处理需要保证顶点的顺序性，但顶点处理速度较低。
现有技术中存在的问题：
保证顶点顺序性的前提下，顶点处理速度较低。
发明内容
本申请实施例中提供了一种顶点并行处理方法、装置及计算机存储介质、电子设备，以解决上述技术问题。
根据本申请实施例的第一个方面，提供了一种顶点并行处理方法，包括如下步骤：
将顶点处理任务分配至各个运算核；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据；
将每个运算核输出的顶点数据按运算核编号顺序输出至固定功能单元。
根据本申请实施例的第二个方面，提供了一种顶点并行处理装置，包括：任务分派模块、多个顶点处理模块、以及与固定功能单元的交互接口，其中，
所述任务分派模块，用于将顶点处理任务分配至各个顶点处理模块；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
所述多个顶点处理模块，用于各个运算核利用顶点着色器shader程序并行执行顶点处理任务并在执行完成后输出顶点数据；
所述交互接口，用于将所述多个顶点处理模块输出的顶点数据按运算核编号顺序输出至固定功能单元。
根据本申请实施例的第三个方面，提供了一种计算机存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述顶点并行处理方法的步骤。
根据本申请实施例的第四个方面，提供了一种电子设备，包括存储器、以及一个或多个处理器，所述存储器用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器执行时，实现如上所述的顶点并行处理方法。
采用本申请实施例中提供的顶点并行处理方法、装置及计算机存储介质、电子设备，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了本申请实施例一中顶点并行处理方法实施的流程示意图；
图2示出了本申请实施例二中顶点并行处理装置的结构示意图；
图3示出了本申请实施例四中电子设备的结构示意图；
图4示出了本申请实施例五中GPGPU中顶点并行处理的结构示意图。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
图1示出了本申请实施例一中顶点并行处理方法实施的流程示意图。
如图所示，所述顶点并行处理方法包括：
步骤101、将顶点处理任务分配至各个运算核；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
步骤102、各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据；
步骤103、将每个运算核输出的顶点数据按运算核编号顺序输出至固定功能单元。
采用本申请实施例中提供的顶点并行处理方法，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。
在一种实施方式中，所述将顶点处理任务分配至各个计算核，包括：
接收绘图命令；每个绘图命令包括绘图命令ID；
以绘图命令为单位作为顶点处理任务，按照运算核的编号顺序分配至各运算核。
在一种实施方式中，所述方法进一步包括：
在当前处理的绘图命令和顶点都处理完成后，对后续接收到的绘图命令从1开始重新编号。
在一种实施方式中，所述各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据，包括：
各个运算核接收到绘图命令及其对应的ID号之后，解析所述绘图命令，获取图元，执行顶点shader程序；
在执行完顶点shader程序后将处理得到的顶点数据与绘图命令ID输出至预先设置的固定功能单元对应的缓冲区。
在一种实施方式中，所述方法进一步包括：
在每个绘图命令处理完成后对应的运算核输出预设结束标识的顶点；
未获得命令分配的运算核输出所述预设结束标识的顶点。
在一种实施方式中，所述将每个运算核输出的顶点数据按绘图命令ID顺序输出至固定功能单元的图元装配模块，包括：
按照运算核编号顺序将运算核对应的缓冲区中的顶点数据输出至固定功能单元的图元装配模块；
在读取到预设结束标识的顶点时切换下一运算核对应的缓冲区，将所述下一运算核对应的缓冲区中的顶点数据输出至所述固定功能单元的图元装配模块。
在一种实施方式中，所述方法进一步包括：
固定功能单元根据接收到的顶点数据执行图元装配、裁剪、光栅化操作。
实施例二
基于同一发明构思，本申请实施例提供了一种顶点并行处理装置，该装置解决技术问题的原理与一种顶点并行处理方法相似，重复之处不再赘述。
图2示出了本申请实施例二中顶点并行处理装置的结构示意图。
如图所示，所述顶点并行处理装置包括：任务分派模块201、多个顶点处理模块202、以及与固定功能单元204的交互接口203，其中，
所述任务分派模块，用于将顶点处理任务分配至各个顶点处理模块；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
所述多个顶点处理模块，用于各个运算核利用顶点着色器shader程序并行执行顶点处理任务并在执行完成后输出顶点数据；
所述交互接口，用于将所述多个顶点处理模块输出的顶点数据按运算核编号顺序输出至固定功能单元。
采用本申请实施例中提供的顶点并行处理装置，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。
在一种实施方式中，所述任务分派模块，包括：
接收单元，用于接收绘图命令；每个绘图命令包括绘图命令ID；
分配单元，用于以绘图命令为单位作为顶点处理任务，按照运算核的编号顺序分配至各运算核。
在一种实施方式中，所述装置进一步包括：
命令编号模块，用于在当前处理的绘图命令和顶点都处理完成后，对后续接收到的绘图命令从1开始重新编号。
在一种实施方式中，所述顶点处理模块，包括：运算核、以及缓冲区；
运算核，用于接收到绘图命令及其对应的ID号之后，解析所述绘图命令，获取图元，执行顶点shader程序；在执行完顶点shader程序后将处理得到的顶点数据与绘图命令ID输出至预先设置的固定功能单元对应的缓冲区；
缓冲区，用于存储与其对应的运算核输出的顶点数据和绘图命令ID。
在一种实施方式中，所述运算核进一步用于：
在每个绘图命令处理完成后对应的运算核输出预设结束标识的顶点；
未获得命令分配的运算核输出所述预设结束标识的顶点。
在一种实施方式中，所述交互接口用于按照运算核编号顺序将运算核对应的缓冲区中的顶点数据输出至固定功能单元；在读取到预设结束标识的顶点时切换下一运算核对应的缓冲区，将所述下一运算核对应的缓冲区中的顶点数据输出至所述固定功能单元。
在一种实施方式中，所述装置进一步包括：
固定功能单元，用于根据接收到的顶点数据执行图元装配、裁剪、光栅化操作。
实施例三
基于同一发明构思，本申请实施例还提供一种计算机存储介质，下面进行说明。
所述计算机存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如实施例一所述顶点并行处理方法的步骤。
采用本申请实施例中提供的计算机存储介质，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。
实施例四
基于同一发明构思，本申请实施例还提供一种电子设备，下面进行说明。
图3示出了本申请实施例四中电子设备的结构示意图。
如图所示，所述电子设备包括存储器301、以及一个或多个处理器302，所述存储器用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器执行时，实现如实施例一所述的顶点并行处理方法。
采用本申请实施例中提供的电子设备，既可以满足图形生成的顺序性要求，又可以充分发挥运算核的并行性，提高了处理顶点的速度。
实施例五
为了便于本申请的实施，本申请实施例以一具体实例进行说明。
图4示出了本申请实施例五中GPGPU中顶点并行处理的结构示意图。
如图所示，本申请实施例所述的GPGPU中顶点并行处理过程，包括：命令分派、顶点并行处理、缓冲区FIFO和图元装配、裁剪、光栅化等，执行流程为：
命令分派单元以绘制命令为单位为各运算核分配任务，各运算核执行完顶点shader程序输出顶点至各自对应的FIFO；图元装配单元按顺序读取各个FIFO执行图元装配。
具体的，本申请实施例按照以下步骤执行：
步骤1：命令分派单元以绘制命令为单位按照运算核编号1、2、3、……、N-1、N的顺序将绘图命令分配至各运算核。
每个绘制命令包含若干个顶点，同时每个绘制命令维持一个32位ID号，ID号从1开始递增，用于标记当前绘制命令的顺序，当一帧之内ID号递增至32’hFFFF_FFFF时，命令分派单元停止分派，当前在处理的命令和顶点都处理完后，命令编号再重新从ID＝1开始递增；
步骤2：各运算核接收到绘图命令和对应ID号后执行命令解析，图元获取，执行顶点shader程序，运算核在执行时保证其处理顶点的顺序性；
步骤3：每个运算核执行完顶点shader程序后，将处理后的顶点和绘制命令ID号输出到固定功能单元对应编号的缓冲区FIFO。
每个绘制命令处理完成后输出一个ID号为0的顶点，用于标记结束，未获得命令分配的运算核直接输出一个ID号为0的顶点；
步骤4：固定功能单元的图元装配模块按照运算核编号顺序依次读取缓冲区FIFO中的顶点数据，每个FIFO当读取到ID号为0的顶点时，切换到下一个缓冲区FIFO读取数据。
由于在分配命令时是按照运算核的编号顺序分配的，而每个运算核可以保证其处理顶点的顺序性，因此可以保证采用这种方式读取得到的顶点是满足顺序性要求的，；
步骤5：固定功能单元将接收到的顶点继续执行图元装配、裁剪、光栅化等后续操作。
与现有技术相比，本申请实施例的优点包括：
1、结构简单：本申请实施例提出顶点并行处理的实现方法仅增加了命令ID号，实现起来比较简单；
2、易于扩展：增加运算核数量，只需要增加对应的缓冲区FIFO，扩展起来比较容易。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种顶点并行处理方法，其特征在于，包括如下步骤：
将顶点处理任务分配至各个运算核；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据；
将每个运算核输出的顶点数据按运算核编号顺序输出至固定功能单元。
2.根据权利要求1所述的方法，其特征在于，所述将顶点处理任务分配至各个计算核，包括：
接收绘图命令；每个绘图命令包括绘图命令ID；
以绘图命令为单位作为顶点处理任务，按照运算核的编号顺序分配至各运算核。
3.根据权利要求1所述的方法，其特征在于，进一步包括：
在当前处理的绘图命令和顶点都处理完成后，对后续接收到的绘图命令从1开始重新编号。
4.根据权利要求1所述的方法，其特征在于，所述各个运算核利用顶点着色器shader程序并行执行顶点处理任务，并在执行完成后输出顶点数据，包括：
各个运算核接收到绘图命令及其对应的ID号之后，解析所述绘图命令，获取图元，执行顶点shader程序；
在执行完顶点shader程序后将处理得到的顶点数据与绘图命令ID输出至预先设置的固定功能单元对应的缓冲区。
5.根据权利要求4所述的方法，其特征在于，进一步包括：
在每个绘图命令处理完成后对应的运算核输出预设结束标识的顶点；
未获得命令分配的运算核输出所述预设结束标识的顶点。
6.根据权利要求1或5所述的方法，其特征在于，所述将每个运算核输出的顶点数据运算核编号顺序输出至固定功能单元，包括：
按照运算核编号顺序将运算核对应的缓冲区中的顶点数据输出至固定功能单元；
在读取到预设结束标识的顶点时切换下一运算核对应的缓冲区，将所述下一运算核对应的缓冲区中的顶点数据输出至所述固定功能单元。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
固定功能单元根据接收到的顶点数据执行图元装配、裁剪、光栅化操作。
8.一种顶点并行处理装置，其特征在于，包括：任务分派模块、多个顶点处理模块、以及与固定功能单元的交互接口，其中，
所述任务分派模块，用于将顶点处理任务分配至各个顶点处理模块；每个顶点处理任务包括按照运算核编号顺序分配的绘图命令ID；每个绘图命令包括若干个顶点；
所述多个顶点处理模块，用于各个运算核利用顶点着色器shader程序并行执行顶点处理任务并在执行完成后输出顶点数据；
所述交互接口，用于将所述多个顶点处理模块输出的顶点数据按运算核编号顺序输出至固定功能单元。
9.一种计算机存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一所述方法的步骤。
10.一种电子设备，其特征在于，包括存储器、以及一个或多个处理器，所述存储器用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器执行时，实现如权利要求1至7任一所述的方法。
CN202010490347.4A 2020-06-02 2020-06-02 顶点并行处理方法、装置及计算机存储介质、电子设备 Pending CN111476706A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010490347.4A CN111476706A (zh) 2020-06-02 2020-06-02 顶点并行处理方法、装置及计算机存储介质、电子设备
PCT/CN2020/118622 WO2021243899A1 (zh) 2020-06-02 2020-09-29 顶点并行处理方法、装置及计算机存储介质、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010490347.4A CN111476706A (zh) 2020-06-02 2020-06-02 顶点并行处理方法、装置及计算机存储介质、电子设备

Publications (1)

Publication Number Publication Date
CN111476706A true CN111476706A (zh) 2020-07-31

Family

ID=71763927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010490347.4A Pending CN111476706A (zh) 2020-06-02 2020-06-02 顶点并行处理方法、装置及计算机存储介质、电子设备

Country Status (2)

Country Link
CN (1) CN111476706A (zh)
WO (1) WO2021243899A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243899A1 (zh) * 2020-06-02 2021-12-09 长沙景嘉微电子股份有限公司 顶点并行处理方法、装置及计算机存储介质、电子设备
CN115827252A (zh) * 2023-01-10 2023-03-21 南京砺算科技有限公司 顶点数据处理方法、图形处理器、电子设备及存储介质
CN116302103A (zh) * 2023-05-18 2023-06-23 南京砺算科技有限公司 指令编译方法及装置、图形处理单元、存储介质
CN116485629A (zh) * 2023-06-21 2023-07-25 芯动微电子科技(珠海)有限公司 一种多gpu并行几何处理的图形处理方法及系统
CN116894754A (zh) * 2022-03-30 2023-10-17 想象技术有限公司 多核绘制拆分
CN117350915A (zh) * 2023-12-04 2024-01-05 深流微智能科技(深圳)有限公司 一种图元装配调度方法、系统及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138060A (ja) * 1994-11-04 1996-05-31 Hitachi Ltd 並列プロセッサを用いる表示処理装置
US5550962A (en) * 1994-04-13 1996-08-27 Hitachi, Ltd. System for selectively performing parallel or sequential drawing processing
CN102147722A (zh) * 2011-04-08 2011-08-10 深圳中微电科技有限公司 实现中央处理器和图形处理器功能的多线程处理器及方法
US20130176323A1 (en) * 2012-01-05 2013-07-11 Samsung Electronics Co., Ltd. Method and apparatus for graphic processing using multi-threading
CN108734634A (zh) * 2017-04-17 2018-11-02 英特尔公司 用于图形的顺序独立异步计算和流传送
CN110223216A (zh) * 2019-06-11 2019-09-10 西安博图希电子科技有限公司 一种基于并行plb的数据处理方法、装置及计算机存储介质
CN110858410A (zh) * 2018-08-06 2020-03-03 英特尔公司 利用图形处理器上的硬件加速的可编程光线追踪
CN111080505A (zh) * 2019-12-27 2020-04-28 西安芯瞳半导体技术有限公司 一种提高图元装配效率的方法、装置及计算机存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019101720A1 (de) * 2018-01-26 2019-08-01 Nvidia Corporation Techniken zur Darstellung und Verarbeitung von Geometrie innerhalb einer erweiterten Grafikverarbeitungspipeline
CN108520489B (zh) * 2018-04-12 2022-12-06 长沙景美集成电路设计有限公司 Gpu中一种实现命令解析和顶点获取并行的装置和方法
CN111476706A (zh) * 2020-06-02 2020-07-31 长沙景嘉微电子股份有限公司 顶点并行处理方法、装置及计算机存储介质、电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550962A (en) * 1994-04-13 1996-08-27 Hitachi, Ltd. System for selectively performing parallel or sequential drawing processing
JPH08138060A (ja) * 1994-11-04 1996-05-31 Hitachi Ltd 並列プロセッサを用いる表示処理装置
CN102147722A (zh) * 2011-04-08 2011-08-10 深圳中微电科技有限公司 实现中央处理器和图形处理器功能的多线程处理器及方法
US20130176323A1 (en) * 2012-01-05 2013-07-11 Samsung Electronics Co., Ltd. Method and apparatus for graphic processing using multi-threading
CN108734634A (zh) * 2017-04-17 2018-11-02 英特尔公司 用于图形的顺序独立异步计算和流传送
CN110858410A (zh) * 2018-08-06 2020-03-03 英特尔公司 利用图形处理器上的硬件加速的可编程光线追踪
CN110223216A (zh) * 2019-06-11 2019-09-10 西安博图希电子科技有限公司 一种基于并行plb的数据处理方法、装置及计算机存储介质
CN111080505A (zh) * 2019-12-27 2020-04-28 西安芯瞳半导体技术有限公司 一种提高图元装配效率的方法、装置及计算机存储介质

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243899A1 (zh) * 2020-06-02 2021-12-09 长沙景嘉微电子股份有限公司 顶点并行处理方法、装置及计算机存储介质、电子设备
CN116894754A (zh) * 2022-03-30 2023-10-17 想象技术有限公司 多核绘制拆分
CN115827252A (zh) * 2023-01-10 2023-03-21 南京砺算科技有限公司 顶点数据处理方法、图形处理器、电子设备及存储介质
CN115827252B (zh) * 2023-01-10 2023-05-05 南京砺算科技有限公司 顶点数据处理方法、图形处理器、电子设备及存储介质
CN116302103A (zh) * 2023-05-18 2023-06-23 南京砺算科技有限公司 指令编译方法及装置、图形处理单元、存储介质
CN116302103B (zh) * 2023-05-18 2023-08-08 南京砺算科技有限公司 指令编译方法及装置、图形处理单元、存储介质
CN116485629A (zh) * 2023-06-21 2023-07-25 芯动微电子科技(珠海)有限公司 一种多gpu并行几何处理的图形处理方法及系统
CN117350915A (zh) * 2023-12-04 2024-01-05 深流微智能科技(深圳)有限公司 一种图元装配调度方法、系统及设备
CN117350915B (zh) * 2023-12-04 2024-03-26 深流微智能科技(深圳)有限公司 一种图元装配调度方法、系统及设备

Also Published As

Publication number Publication date
WO2021243899A1 (zh) 2021-12-09

Similar Documents

Publication Publication Date Title
CN111476706A (zh) 顶点并行处理方法、装置及计算机存储介质、电子设备
US11200724B2 (en) Texture processor based ray tracing acceleration method and system
US8149242B2 (en) Graphics processing apparatus, graphics library module and graphics processing method
EP2141651B1 (en) Framework to integrate and abstract processing of multiple hardware domains, data types and format
US8269782B2 (en) Graphics processing apparatus
US8607246B2 (en) Multiprocessor circuit using run-time task scheduling
CN111408138B (zh) 基于游戏引擎的渲染方法、装置及电子设备
CN103999128A (zh) 具有命令处理器的图形处理单元
JP2011518398A (ja) 混合精度命令実行を伴うプログラマブルストリーミングプロセッサ
US20180005427A1 (en) Devices and methods for generating elementary geometries
CN116302103B (zh) 指令编译方法及装置、图形处理单元、存储介质
US20210342135A1 (en) Method for generating a binding between a c/c++ library and an interpreted language, and carrying out said method to transform a three-dimensional (3d) model
JP2020024716A (ja) グラフィック処理のためのパーシェーダープリアンブル
CN111803950B (zh) 网页游戏的数据处理方法、装置、电子设备及存储介质
US20200211149A1 (en) Method and apparatus for hardware accelerated graphics rendering in bridge apis
CN111796812A (zh) 图像渲染的方法、装置、电子设备及计算机可读存储介质
CN115202662A (zh) 一种弱内存序架构下的代码检查方法及相应设备
CN112612427A (zh) 一种车辆停靠点数据处理方法、装置、存储介质及终端
Joshi et al. Graphics programming for the web
CN116048531B (zh) 指令编译方法及图形处理装置、存储介质、终端设备
CN114979766B (zh) 音视频的合成方法、装置、设备及存储介质
CN105302577A (zh) 驱动执行单元的机器码产生方法以及装置
CN117369820B (zh) 渲染流程图的生成方法、装置及设备
CN110609682B (zh) 一种基于WebGL的图形绘制方法、装置及系统
CN117523039A (zh) 基于组件化的头顶ui绘制方法、系统、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination