JP2011518398A - 混合精度命令実行を伴うプログラマブルストリーミングプロセッサ - Google Patents
混合精度命令実行を伴うプログラマブルストリーミングプロセッサ Download PDFInfo
- Publication number
- JP2011518398A JP2011518398A JP2011506397A JP2011506397A JP2011518398A JP 2011518398 A JP2011518398 A JP 2011518398A JP 2011506397 A JP2011506397 A JP 2011506397A JP 2011506397 A JP2011506397 A JP 2011506397A JP 2011518398 A JP2011518398 A JP 2011518398A
- Authority
- JP
- Japan
- Prior art keywords
- data
- graphics
- precision
- instructions
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 42
- 230000006870 function Effects 0.000 claims description 32
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000013500 data storage Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 239000000872 buffer Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000009877 rendering Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/47—Retargetable compilers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
Abstract
【選択図】 図2B
Description
Claims (71)
- プログラマブルストリーミングプロセッサ内での実行のためのグラフィックス命令を受け取ること、
前記グラフィックス命令の実行に対するデータ精度の指示を受け取ること、
前記プロセッサによって実行されると、前記グラフィックス命令に関連付けられたグラフィックスデータを、前記示されたデータ精度に変換する、前記グラフィックス命令とは異なる変換命令を受け取ること、
前記示されたデータ精度に基づいて、前記プロセッサ内の複数の実行ユニットの1つを選択すること、
前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行すること、
を備える方法。 - 前記グラフィックス命令に関連付けられた前記グラフィックスデータを受け取ること、
前記選択された実行ユニットによる前記グラフィックス命令の実行中に、前記示されたデータ精度で計算結果を生成すること、
前記計算結果を出力として提供すること、
をさらに備える請求項1の方法。 - 前記複数の実行ユニットの1つを選択することは、
前記示されたデータ精度が第1のデータ精度である場合、前記グラフィックスデータを使用して前記第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1または複数の実行ユニットの第1のセットの1つを選択すること、
前記示されたデータ精度が、前記第1のデータ精度とは異なる第2のデータ精度である場合、前記グラフィックスデータを使用して前記第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットの1つを選択すること、
を備える請求項1の方法。 - 前記第1のデータ精度は、完全データ精度を備え、前記第2のデータ精度は、半データ精度を備える、請求項3の方法。
- 前記実行ユニットは、前記グラフィックスデータを使用して第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第1のセットを含み、前記グラフィックスデータを使用して、前記第1のデータ精度とは異なる第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットをさらに含む、請求項1の方法。
- 前記示されるデータ精度に基づいて、前記プロセッサ内の前記複数の実行ユニットの1つを選択することは、前記第1のセットの中の前記実行ユニットの1つを選択することを備え、
前記選択された実行ユニットを使用して前記グラフィックス命令を実行することは、前記第1のセットの中の前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを使用して、前記示されたデータ精度で前記グラフィックス命令を実行することを備える、
請求項5の方法。 - 前記プロセッサ内での実行のための第2のグラフィックス命令を受け取ること、
前記第2のグラフィックス命令の実行に対する前記第2のデータ精度の指示を受け取ること、
前記プロセッサによって実行されると、前記第2のグラフィックス命令に関連付けられたグラフィックスデータを、前記示された第2のデータ精度に変換する、前記第2のグラフィックス命令とは異なる第2の変換命令を受け取ること、
前記示された第2のデータ精度に基づいて、前記第2のセットの中の前記実行ユニットの1つを選択すること、
前記第2のセットの中の前記選択された実行ユニットを使用して、前記第2のグラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示された第2のデータ精度で前記第2のグラフィックス命令を実行すること、
をさらに備える請求項6の方法。 - 前記グラフィックス命令の実行に対する前記データ精度の前記指示を受け取ることは、前記グラフィックス命令を復号して、前記データ精度を判定することを備える、請求項1の方法。
- 前記選択された実行ユニットを使用して、前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行することは、
前記グラフィックスデータを前記示されたデータ精度に変換すること、および
前記選択された実行ユニットを使用して、前記変換されたグラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行すること、
を備える請求項1の方法。 - 前記グラフィックス命令に関連付けられた前記グラフィックスデータは、頂点グラフィックスデータとピクセルグラフィックスデータとのうちの少なくとも1つを備える、請求項1の方法。
- プログラマブルストリーミングプロセッサに、
前記プロセッサ内での実行のためのグラフィックス命令を受け取ること、
前記グラフィックス命令の実行に対するデータ精度の指示を受け取ること、
前記プロセッサによって実行されると、前記グラフィックス命令に関連付けられたグラフィックスデータを、前記示されたデータ精度に変換する、前記グラフィックス命令とは異なる変換命令を受け取ること、
前記示されたデータ精度に基づいて、前記プロセッサ内の複数の実行ユニットの1つを選択すること、
前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行すること、
を行わせるための命令を備えるコンピュータ可読媒体。 - 前記プロセッサに、
前記グラフィックス命令に関連付けられた前記グラフィックスデータを受け取ること、
前記選択された実行ユニットによる前記グラフィックス命令の実行中に、前記示されたデータ精度で計算結果を生成すること、
前記計算結果を出力として提供すること、
を行わせるための命令をさらに備える、請求項11のコンピュータ可読媒体。 - 前記プロセッサに、前記複数の実行ユニットの1つを選択することを行わせるための前記命令は、
前記プロセッサに、
前記示されたデータ精度が第1のデータ精度である場合、前記グラフィックスデータを使用して前記第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1または複数の実行ユニットの第1のセットの1つを選択すること、
前記示されたデータ精度が、前記第1のデータ精度とは異なる第2のデータ精度である場合、前記グラフィックスデータを使用して前記第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットの1つを選択すること、
を行わせるための命令を備える、請求項11のコンピュータ可読媒体。 - 前記第1のデータ精度は、完全データ精度を備え、前記第2のデータ精度は、半データ精度を備える、請求項13のコンピュータ可読媒体。
- 前記実行ユニットは、前記グラフィックスデータを使用して第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第1のセットを含み、前記グラフィックスデータを使用して、前記第1のデータ精度とは異なる第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットをさらに含む、請求項11のコンピュータ可読媒体。
- 前記プロセッサに、前記示されるデータ精度に基づいて前記プロセッサ内の前記複数の実行ユニットの1つを選択することを行わせるための前記命令は、前記プロセッサに、前記第1のセットの中の前記実行ユニットの1つを選択することを行わせるための命令を備え、
前期プロセッサに、前記選択された実行ユニットを使用して前記グラフィックス命令を実行することを行わせるための前記命令は、前記プロセッサに、前記第1のセットの中の前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを使用して、前記示されたデータ精度で前記グラフィックス命令を実行することを行わせるための命令を備える、
請求項15のコンピュータ可読媒体。 - 前記プロセッサに、
前記プロセッサ内での実行のための第2のグラフィックス命令を受け取ること、
前記第2のグラフィックス命令の実行に対する前記第2のデータ精度の指示を受け取ること、
前記プロセッサによって実行されると、前記第2のグラフィックス命令に関連付けられたグラフィックスデータを、前記示された第2のデータ精度に変換する、前記第2のグラフィックス命令とは異なる第2の変換命令を受け取ること、
前記示された第2のデータ精度に基づいて、前記第2のセットの中の前記実行ユニットの1つを選択すること、
前記第2のセットの中の前記選択された実行ユニットを使用して、前記第2のグラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示された第2のデータ精度で前記第2のグラフィックス命令を実行すること、
を行わせるための命令をさらに備える、請求項16のコンピュータ可読媒体。 - 前記プロセッサに、前記グラフィックス命令の実行に対する前記データ精度の前記指示を受け取ることを行わせるための前記命令は、前記プロセッサに、前記グラフィックス命令を復号して、前記データ精度を判定することを行わせるための命令を備える、請求項11のコンピュータ可読媒体。
- 前記プロセッサに、前記選択された実行ユニットを使用して、前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行することを行わせるための前記命令は、
前記プロセッサに、
前記グラフィックスデータを前記示されたデータ精度に変換すること、
前記選択された実行ユニットを使用して、前記変換されたグラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行すること、
を行わせるための命令を備える、請求項11のコンピュータ可読媒体。 - 前記グラフィックス命令に関連付けられた前記グラフィックスデータは、頂点グラフィックスデータとピクセルグラフィックスデータとのうちの少なくとも1つを備える、請求項11のコンピュータ可読媒体。
- プログラマブルストリーミングプロセッサ内での実行のためのグラフィックス命令を受け取り、前記グラフィックス命令の実行に対するデータ精度の指示を受け取り、前記プロセッサによって実行されると、前記グラフィックス命令に関連付けられたグラフィックスデータを、前記示されたデータ精度に変換する、前記グラフィックス命令とは異なる変換命令を受け取るために構成されるコントローラと、
前記プロセッサ内の複数の実行ユニットと、
を具備し、
前記コントローラは、前記示されたデータ精度に基づいて、前記実行ユニットのうちの1つを選択するために構成されており、前記選択された実行ユニットに、前記グラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行させる、デバイス。 - 前記複数の実行ユニットは、前記示されたデータ精度で命令を実行するために構成された第1の実行ユニットと、前記示されたデータ精度とは異なる第2のデータ精度で命令を実行するために構成された第2の実行ユニットとを含み、前記コントローラは、前記第1の実行ユニットを選択して、前記グラフィックスデータを用いて、前記指示されたデータ精度で前記グラフィックス命令を実行するために構成されている、請求項21のデバイス。
- 前記複数の実行ユニットは、1または複数の完全精度実行ユニットと少なくとも4つの半精度実行ユニットとを含む、請求項21のデバイス。
- 前記グラフィックス命令の実行のための前記示されるデータ精度が、完全精度を具備する場合に、前記コントローラは、前記完全精度実行ユニットのうちの1つを選択して、前記グラフィックデータを用いて、前記グラフィックス命令を実行する、請求項23のデバイス。
- 前記グラフィックス命令の実行のための前記示されるデータ精度が、半精度を具備する場合に、前記コントローラは、前記半精度実行ユニットのうちの1つを選択して、前記グラフィックデータを用いて、前記グラフィックス命令を実行する、請求項23のデバイス。
- 前記少なくとも1つの完全精度実行ユニットが命令を実行する場合に、計算結果を記憶するための少なくとも1つの完全精度レジスタバンクと、
前記少なくとも4つの半精度実行ユニットが命令を実行する場合に、計算結果を記憶するための少なくとも4つの半精度レジスタバンクと、
をさらに具備する、請求項23のデバイス。 - 前記複数の実行ユニットは、少なくとも1つの完全精度実行ユニットと少なくとも1つの半精度実行ユニットとを含み、前記グラフィックス命令の実行に対する前記示されるデータ精度が半精度を具備する場合、前記コントローラは、前記少なくとも1つの完全精度実行ユニットに対する電源をシャットダウンするために構成されており、前記少なくとも1つの半精度実行ユニットに、前記グラフィックスデータを用いて、前記グラフィックス命令を実行させる、請求項21のデバイス。
- 前記プロセッサは、シェーダプロセッサを具備する、請求項21のデバイス。
- 前記デバイスは、無線通信デバイスハンドセットを具備する、請求項21のデバイス。
- 前記デバイスは、1または複数の集積回路デバイスを具備する、請求項21のデバイス。
- プログラマブルストリーミングプロセッサ内での実行のためのグラフィックス命令を受け取るための手段と、
前記グラフィックス命令の実行に対するデータ精度の指示を受け取るための手段と、
前記プロセッサによって実行されると、前記グラフィックス命令に関連付けられたグラフィックスデータを、前記示されたデータ精度に変換する、前記グラフィックス命令とは異なる変換命令を受け取るための手段と、
前記示されたデータ精度に基づいて、前記プロセッサ内の複数の実行ユニットの1つを選択するための手段と、
前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行するための手段と、
を備えるデバイス。 - 前記グラフィックス命令に関連付けられた前記グラフィックスデータを受け取るための手段と、
前記選択された実行ユニットによる前記グラフィックス命令の実行中に、前記示されたデータ精度で計算結果を生成するための手段と、
前記計算結果を出力として提供するための手段と、
をさらに備える、請求項31のデバイス。 - 前記複数の実行ユニットの1つを選択するための手段は、
前記示されたデータ精度が第1のデータ精度である場合、前記グラフィックスデータを使用して前記第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1または複数の実行ユニットの第1のセットの1つを選択するための手段と、
前記示されたデータ精度が、前記第1のデータ精度とは異なる第2のデータ精度である場合、前記グラフィックスデータを使用して前記第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットの1つを選択するための手段と、
を備える、請求項31のデバイス。 - 前記第1のデータ精度は、完全データ精度を備え、前記第2のデータ精度は、半データ精度を備える、請求項33のデバイス。
- 前記実行ユニットは、前記グラフィックスデータを使用して第1のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第1のセットを含み、前記グラフィックスデータを使用して、前記第1のデータ精度とは異なる第2のデータ精度で命令をそれぞれが実行する前記プロセッサ内の1つまたは複数の実行ユニットの第2のセットをさらに含む、請求項31のデバイス。
- 前記示されるデータ精度に基づいて前記プロセッサ内の前記複数の実行ユニットの1つを選択するための手段は、前記第1のセットの中の前記実行ユニットの1つを選択するための手段を備え、
前記選択された実行ユニットを使用して前記グラフィックス命令を実行するための手段は、前記第1のセットの中の前記選択された実行ユニットを使用して、前記グラフィックス命令に関連付けられた前記グラフィックスデータを使用して、前記示されたデータ精度で前記グラフィックス命令を実行するための手段を備える、
請求項35のデバイス。 - 前記プロセッサ内での実行のための第2のグラフィックス命令を受け取るための手段と、
前記第2のグラフィックス命令の実行に対する前記第2のデータ精度の指示を受け取るための手段と、
前記プロセッサによって実行されると、前記第2のグラフィックス命令に関連付けられたグラフィックスデータを、前記示された第2のデータ精度に変換する、前記第2のグラフィックス命令とは異なる第2の変換命令を受け取るための手段と、
前記示された第2のデータ精度に基づいて、前記第2のセットの中の前記実行ユニットの1つを選択するための手段と、
前記第2のセットの中の前記選択された実行ユニットを使用して、前記第2のグラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示された第2のデータ精度で前記第2のグラフィックス命令を実行するための手段、
をさらに備える、請求項36のデバイス。 - 前記グラフィックス命令の実行に対する前記データ精度の前記指示を受け取るための手段は、前記グラフィックス命令を復号して、前記データ精度を判定するための手段を備える、請求項31のデバイス。
- 前記選択された実行ユニットを使用して、前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行するための手段は、
前記グラフィックスデータを前記示されたデータ精度に変換するための手段と、
前記選択された実行ユニットを使用して、前記変換されたグラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行するための手段と、
を備える、請求項31のデバイス。 - 前記グラフィックス命令に関連付けられた前記グラフィックスデータは、頂点グラフィックスデータとピクセルグラフィックスデータとのうちの少なくとも1つを備える、請求項31のデバイス。
- プログラマブルストリーミングプロセッサと、
前記プロセッサと連結されている少なくとも1つのメモリモジュールと
を具備し、
前記プロセッサは、
前記少なくとも1つのメモリモジュールから実行のためのグラフィックス命令を受け取り、前記グラフィックス命令の実行に対するデータ精度の指示を受け取り、前記プロセッサによって実行されると、前記グラフィックス命令に関連付けられたグラフィックスデータを、前記示されたデータ精度に変換する、前記グラフィックス命令とは異なる変換命令を受け取るために構成されるコントローラと、
命令を実行するために構成されている複数の実行ユニットと、
を具備し、
前記コントローラは、前記示されたデータ精度に基づいて、前記実行ユニットのうちの1つを選択するために構成されており、前記選択された実行ユニットに、前記グラフィックス命令に関連付けられた前記グラフィックスデータを用いて、前記示されたデータ精度で前記グラフィックス命令を実行させる、デバイス。 - 前記プロセッサに連結されている少なくとも1つのグラフィックスエンジンをさらに具備する、請求項41のデバイス。
- 前記複数の実行ユニットは、前記示されたデータ精度で命令を実行するために構成された第1の実行ユニットと、前記示されたデータ精度とは異なる第2のデータ精度で命令を実行するために構成された第2の実行ユニットとを含み、前記コントローラは、前記第1の実行ユニットを選択して、前記グラフィックスデータを用いて、前記指示されたデータ精度で前記グラフィックス命令を実行するために構成されている、請求項41のデバイス。
- 前記複数の実行ユニットは、1または複数の完全精度実行ユニットと少なくとも4つの半精度実行ユニットとを含む、請求項41のデバイス。
- 前記グラフィックス命令の実行のための前記示されるデータ精度が、完全精度を具備する場合に、前記コントローラは、前記完全精度実行ユニットのうちの1つを選択して、前記グラフィックデータを用いて、前記グラフィックス命令を実行する、請求項44のデバイス。
- 前記グラフィックス命令の実行のための前記示されるデータ精度が、半精度を具備する場合に、前記コントローラは、前記半精度実行ユニットのうちの1つを選択して、前記グラフィックデータを用いて、前記グラフィックス命令を実行する、請求項44のデバイス。
- 前記プロセッサは、
前記少なくとも1つの完全精度実行ユニットが命令を実行する場合に、計算結果を記憶するための少なくとも1つの完全精度レジスタバンクと、
前記少なくとも4つの半精度実行ユニットが命令を実行する場合に、計算結果を記憶するための少なくとも4つの半精度レジスタバンクと、
をさらに具備する、請求項44のデバイス。 - 前記複数の実行ユニットは、少なくとも1つの完全精度実行ユニットと少なくとも1つの半精度実行ユニットとを含み、前記グラフィックス命令の実行に対する前記示されるデータ精度が半精度を具備する場合、前記コントローラは、前記少なくとも1つの完全精度実行ユニットに対する電源をシャットダウンするために構成されており、前記少なくとも1つの半精度実行ユニットに、前記グラフィックスデータを用いて、前記グラフィックス命令を実行させる、請求項41のデバイス。
- 前記プロセッサは、シェーダプロセッサを具備する、請求項41のデバイス。
- 前記デバイスは、無線通信デバイスハンドセットを具備する、請求項41のデバイス。
- 前記デバイスは、1または複数の集積回路デバイスを具備する、請求項41のデバイス。
- グラフィックスアプリケーションに対する複数のアプリケーション命令を解析すること、
その実行のための第1のデータ精度レベルを指定する各アプリケーション命令に対して、それぞれがその実行のための前記第1のデータ精度レベルを指定する1または複数の対応するコンパイルされた命令を生成すること、
前記1または複数のコンパイルされた命令が実行されると、第2の、異なるデータ精度レベルから前記第1のデータ精度レベルへグラフィックスデータを変換するための1または複数の変換命令を生成すること、
を具備する方法。 - 前記第1のデータ精度レベルは、完全データ精度レベルを具備し、前記第2のデータ精度レベルは、半データ精度レベルを具備する、請求項52の方法。
- 前記1または複数のコンパイルされた命令を生成することは、対応するアプリケーション命令がその実行のための完全データ精度レベルを指定する場合に、それぞれが前記完全データ精度レベルを指定する1または複数のコンパイルされた命令を生成することを具備する、請求項52の方法。
- 前記1または複数のコンパイルされた命令を生成することは、対応するアプリケーション命令がその実行のための半データ精度レベルを指定する場合に、それぞれが前記半データ精度レベルを指定する1または複数のコンパイルされた命令を生成することを具備する、請求項52の方法。
- 前記1または複数のコンパイルされた命令は、前記対応するアプリケーション命令がその実行のための前記第1のデータ精度レベルを指定する場合に、それぞれが前記第1のデータ精度レベルを示す情報を含む予め定義されているフィールドを含む、請求項52の方法。
- 後の実行のために前記1または複数のコンパイルされた命令をメモリに記憶することをさらに具備する、請求項52の方法。
- プロセッサに、
グラフィックスアプリケーションに対する複数のアプリケーション命令を解析すること、
その実行のための第1のデータ精度レベルを指定する各アプリケーション命令に対して、それぞれがその実行のための前記第1のデータ精度レベルを指定する1または複数の対応するコンパイルされた命令を生成すること、
前記1または複数のコンパイルされた命令が実行されると、第2の、異なるデータ精度レベルから前記第1のデータ精度レベルへグラフィックスデータを変換するための1または複数の変換命令を生成すること、
を行わせるための命令を具備するコンピュータ可読媒体。 - 前記第1のデータ精度レベルは、完全データ精度レベルを具備し、前記第2のデータ精度レベルは、半データ精度レベルを具備する、請求項58のコンピュータ可読媒体。
- 前記プロセッサに、前記1または複数のコンパイルされた命令を生成することを行わせるための命令は、前記プロセッサに、対応するアプリケーション命令がその実行のための完全データ精度レベルを指定する場合に、それぞれが前記完全データ精度レベルを指定する前記1または複数のコンパイルされた命令を生成することを行わせるための命令を具備する、請求項58のコンピュータ可読媒体。
- 前記プロセッサに、前記1または複数のコンパイルされた命令を生成することを行わせるための命令は、前記プロセッサに、対応するアプリケーション命令がその実行のための半データ精度レベルを指定する場合に、それぞれが前記半データ精度レベルを指定する前記1または複数のコンパイルされた命令を生成することを行わせるための命令を具備する、請求項58のコンピュータ可読媒体。
- 前記1または複数のコンパイルされた命令は、前記対応するアプリケーション命令がその実行のための前記第1のデータ精度レベルを指定する場合に、それぞれが前記第1のデータ精度レベルを示す情報を含む予め定義されているフィールドを含む、請求項58のコンピュータ可読媒体。
- 前記プロセッサに、後の実行のために前記1または複数のコンパイルされた命令をメモリに記憶することを行わせるための命令をさらに具備する、請求項58のコンピュータ可読媒体。
- 複数のグラフィックスアプリケーション命令を解析するための手段と、
その実行のための第1のデータ精度レベルを指定する各グラフィックスアプリケーション命令に対して、それぞれがその実行のための前記第1のデータ精度レベルを指定する1または複数の対応するコンパイルされた命令を生成するための手段と、
前記1または複数のコンパイルされた命令が実行されると、第2の、異なるデータ精度レベルから前記第1のデータ精度レベルへグラフィックスデータを変換するための1または複数の変換命令を生成するための手段と、
を具備する装置。 - 前記第1のデータ精度レベルは、完全データ精度レベルを具備し、前記第2のデータ精度レベルは、半データ精度レベルを具備する、請求項64の装置。
- 前記1または複数のコンパイルされた命令を生成するための手段は、対応するグラフィックスアプリケーション命令がその実行のための完全データ精度レベルを指定する場合に、それぞれが前記完全データ精度レベルを指定する前記1または複数のコンパイルされた命令を生成するための手段を具備する、請求項64の装置。
- 前記1または複数のコンパイルされた命令を生成するための手段は、対応するグラフィックスアプリケーション命令がその実行のための半データ精度レベルを指定する場合に、それぞれが前記半データ精度レベルを指定する前記1または複数のコンパイルされた命令を生成するための手段を具備する、請求項64の装置。
- 前記1または複数のコンパイルされた命令は、前記対応するアプリケーション命令がその実行のための前記第1のデータ精度レベルを指定する場合に、それぞれが前記第1のデータ精度レベルを示す情報を含む予め定義されているフィールドを含む、請求項64の装置。
- 後の実行のために前記1または複数のコンパイルされた命令をメモリに記憶するための手段をさらに具備する、請求項64の装置。
- プログラマブルストリーミングプロセッサによって実行されると、グラフィックスアプリケーションの1または複数の機能をサポートし、それぞれがその実行のための第1のデータ精度レベルを指定する、1または複数の第1の実行可能命令と、
前記プロセッサによって実行されると、前記グラフィックスアプリケーションの1または複数の機能をサポートし、それぞれがその実行のための第1のデータ精度レベルから異なっている第2のデータ精度レベルを指定する、1または複数の第2の実行可能命令と、
前記プロセッサによって実行されると、前記グラフィックスアプリケーションの1または複数の機能をサポートし、前記1または複数の第1の実行可能命令が実行されると、前記第2のデータ精度レベルから前記第1のデータ精度レベルへグラフィックスデータを変換する、1または複数の第3の実行可能命令と、
を具備するコンピュータ可読データ記憶媒体。 - 前記第1のデータ精度レベルは、完全データ精度レベルを具備し、前記第2のデータ精度レベルは、半データ精度レベルを具備する、請求項70のコンピュータ可読データ記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/106,654 | 2008-04-21 | ||
US12/106,654 US8633936B2 (en) | 2008-04-21 | 2008-04-21 | Programmable streaming processor with mixed precision instruction execution |
PCT/US2009/041268 WO2009132013A1 (en) | 2008-04-21 | 2009-04-21 | Programmable streaming processor with mixed precision instruction execution |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011518398A true JP2011518398A (ja) | 2011-06-23 |
JP5242771B2 JP5242771B2 (ja) | 2013-07-24 |
Family
ID=41001956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011506397A Active JP5242771B2 (ja) | 2008-04-21 | 2009-04-21 | 混合精度命令実行を伴うプログラマブルストリーミングプロセッサ |
Country Status (8)
Country | Link |
---|---|
US (1) | US8633936B2 (ja) |
EP (1) | EP2281277A1 (ja) |
JP (1) | JP5242771B2 (ja) |
KR (1) | KR101321655B1 (ja) |
CN (1) | CN102016926B (ja) |
CA (1) | CA2721396A1 (ja) |
TW (1) | TW201001328A (ja) |
WO (1) | WO2009132013A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016100004A (ja) * | 2014-11-24 | 2016-05-30 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 互いに異なる正確度を有する演算器を利用してデータを処理する方法及びその装置 |
JP2017162487A (ja) * | 2014-02-10 | 2017-09-14 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | 過度の近似計算誤差から回復するプロセッサ |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8487450B2 (en) | 2007-05-01 | 2013-07-16 | Micron Technology, Inc. | Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems |
US8553040B2 (en) * | 2009-06-30 | 2013-10-08 | Apple Inc. | Fingerprinting of fragment shaders and use of same to perform shader concatenation |
US8771064B2 (en) | 2010-05-26 | 2014-07-08 | Aristocrat Technologies Australia Pty Limited | Gaming system and a method of gaming |
US9330430B2 (en) | 2011-03-21 | 2016-05-03 | Apple Inc. | Fast queries in a multithreaded queue of a graphics system |
US9195501B2 (en) | 2011-07-12 | 2015-11-24 | Qualcomm Incorporated | Instruction culling in graphics processing unit |
KR101926570B1 (ko) | 2011-09-14 | 2018-12-10 | 삼성전자주식회사 | 포스트 프레그먼트 쉐이더를 사용하는 그래픽 처리 방법 및 장치 |
US9465620B2 (en) | 2012-12-20 | 2016-10-11 | Intel Corporation | Scalable compute fabric |
US9760966B2 (en) * | 2013-01-08 | 2017-09-12 | Nvidia Corporation | Parallel processor with integrated correlation and convolution engine |
US9280845B2 (en) * | 2013-12-27 | 2016-03-08 | Qualcomm Incorporated | Optimized multi-pass rendering on tiled base architectures |
US9389863B2 (en) * | 2014-02-10 | 2016-07-12 | Via Alliance Semiconductor Co., Ltd. | Processor that performs approximate computing instructions |
US9471305B2 (en) * | 2014-05-09 | 2016-10-18 | Samsung Electronics Co., Ltd. | Micro-coded transcendental instruction execution |
WO2016090641A1 (zh) * | 2014-12-12 | 2016-06-16 | 上海兆芯集成电路有限公司 | 绘图处理系统及其电源门控方法 |
US10489197B2 (en) | 2015-06-01 | 2019-11-26 | Samsung Electronics Co., Ltd. | Highly efficient inexact computing storage device |
KR102444240B1 (ko) | 2015-07-29 | 2022-09-16 | 삼성전자주식회사 | 텍스쳐 처리 방법 및 장치 |
US9652235B1 (en) | 2015-11-24 | 2017-05-16 | International Business Machines Corporation | Method of synchronizing independent functional unit |
US20170315807A1 (en) * | 2016-05-02 | 2017-11-02 | Oracle International Corporation | Hardware support for dynamic data types and operators |
US10460513B2 (en) | 2016-09-22 | 2019-10-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
CN107977227A (zh) * | 2016-10-21 | 2018-05-01 | 超威半导体公司 | 包括不同指令类型的独立硬件数据路径的管线 |
CN108268940B (zh) * | 2017-01-04 | 2022-02-18 | 意法半导体股份有限公司 | 用于创建可重新配置的互连框架的工具 |
US10489877B2 (en) * | 2017-04-24 | 2019-11-26 | Intel Corporation | Compute optimization mechanism |
US10417734B2 (en) | 2017-04-24 | 2019-09-17 | Intel Corporation | Compute optimization mechanism for deep neural networks |
US10417731B2 (en) | 2017-04-24 | 2019-09-17 | Intel Corporation | Compute optimization mechanism for deep neural networks |
US10409614B2 (en) | 2017-04-24 | 2019-09-10 | Intel Corporation | Instructions having support for floating point and integer data types in the same register |
US10474458B2 (en) | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
CN107291420B (zh) | 2017-06-27 | 2020-06-05 | 上海兆芯集成电路有限公司 | 整合算术及逻辑处理的装置 |
CN107315710B (zh) | 2017-06-27 | 2020-09-11 | 上海兆芯集成电路有限公司 | 全精度及部分精度数值的计算方法及装置 |
US11620130B2 (en) * | 2018-02-13 | 2023-04-04 | Shanghai Cambricon Information Technology Co., Ltd | Computing device and method |
US11455766B2 (en) * | 2018-09-18 | 2022-09-27 | Advanced Micro Devices, Inc. | Variable precision computing system |
CN111488176B (zh) * | 2019-01-25 | 2023-04-18 | 阿里巴巴集团控股有限公司 | 一种指令调度方法、装置、设备及存储介质 |
US20220179787A1 (en) | 2019-03-15 | 2022-06-09 | Intel Corporation | Systems and methods for improving cache efficiency and utilization |
US11823052B2 (en) * | 2019-10-11 | 2023-11-21 | Qualcomm Incorporated | Configurable MAC for neural network applications |
US11935175B2 (en) * | 2022-04-07 | 2024-03-19 | Huawei Technologies Co., Ltd. | Apparatus, method, and computer-readable medium for image processing using variable-precision shading |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6297031A (ja) * | 1985-10-23 | 1987-05-06 | Nec Corp | 仮数部のビツト数整合方式 |
JPH04135277A (ja) * | 1990-09-27 | 1992-05-08 | Fujitsu Ltd | コンパイル処理方式 |
JPH05303498A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 符号なし整数と実数の型変換方式 |
JP2005293386A (ja) * | 2004-04-02 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | コンパイラ、コンパイラプログラム、記録媒体、制御方法、及び中央処理装置 |
JP2007079844A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | コンパイル装置 |
JP2007514209A (ja) * | 2003-09-18 | 2007-05-31 | エヌヴィディア コーポレイション | 手持ち式携帯デバイスのための高質・高性能3dグラフィックスアーキテクチャ |
US20070186082A1 (en) * | 2006-02-06 | 2007-08-09 | Boris Prokopenko | Stream Processor with Variable Single Instruction Multiple Data (SIMD) Factor and Common Special Function |
JP2009140491A (ja) * | 2007-12-07 | 2009-06-25 | Nvidia Corp | 融合型積和演算機能ユニット |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06297031A (ja) | 1993-04-12 | 1994-10-25 | Nippon Steel Corp | 伸線方法 |
US5734874A (en) * | 1994-04-29 | 1998-03-31 | Sun Microsystems, Inc. | Central processing unit with integrated graphics functions |
US6044216A (en) * | 1996-06-24 | 2000-03-28 | Oracle Corporation | Method and apparatus for implementing cursor variables for accessing data from database |
US5953237A (en) * | 1996-11-25 | 1999-09-14 | Hewlett-Packard Company | Power balancing to reduce step load |
US5784588A (en) * | 1997-06-20 | 1998-07-21 | Sun Microsystems, Inc. | Dependency checking apparatus employing a scoreboard for a pair of register sets having different precisions |
GB0315844D0 (en) * | 2003-07-04 | 2003-08-13 | Transitive Ltd | Method and apparatus for performing adjustable precision exception handling |
US7079156B1 (en) * | 2004-05-14 | 2006-07-18 | Nvidia Corporation | Method and system for implementing multiple high precision and low precision interpolators for a graphics pipeline |
US8884972B2 (en) | 2006-05-25 | 2014-11-11 | Qualcomm Incorporated | Graphics processor with arithmetic and elementary function units |
US8869147B2 (en) | 2006-05-31 | 2014-10-21 | Qualcomm Incorporated | Multi-threaded processor with deferred thread output control |
US8644643B2 (en) | 2006-06-14 | 2014-02-04 | Qualcomm Incorporated | Convolution filtering in a graphics processor |
US8766996B2 (en) | 2006-06-21 | 2014-07-01 | Qualcomm Incorporated | Unified virtual addressed register file |
US9070213B2 (en) | 2006-07-26 | 2015-06-30 | Nvidia Corporation | Tile based precision rasterization in a graphics pipeline |
US8421794B2 (en) * | 2007-03-23 | 2013-04-16 | Qualcomm Incorporated | Processor with adaptive multi-shader |
-
2008
- 2008-04-21 US US12/106,654 patent/US8633936B2/en active Active
-
2009
- 2009-04-21 KR KR1020107026039A patent/KR101321655B1/ko active IP Right Grant
- 2009-04-21 TW TW098113264A patent/TW201001328A/zh unknown
- 2009-04-21 CN CN200980114125.4A patent/CN102016926B/zh active Active
- 2009-04-21 CA CA2721396A patent/CA2721396A1/en not_active Abandoned
- 2009-04-21 JP JP2011506397A patent/JP5242771B2/ja active Active
- 2009-04-21 EP EP09733780A patent/EP2281277A1/en not_active Ceased
- 2009-04-21 WO PCT/US2009/041268 patent/WO2009132013A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6297031A (ja) * | 1985-10-23 | 1987-05-06 | Nec Corp | 仮数部のビツト数整合方式 |
JPH04135277A (ja) * | 1990-09-27 | 1992-05-08 | Fujitsu Ltd | コンパイル処理方式 |
JPH05303498A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 符号なし整数と実数の型変換方式 |
JP2007514209A (ja) * | 2003-09-18 | 2007-05-31 | エヌヴィディア コーポレイション | 手持ち式携帯デバイスのための高質・高性能3dグラフィックスアーキテクチャ |
JP2005293386A (ja) * | 2004-04-02 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | コンパイラ、コンパイラプログラム、記録媒体、制御方法、及び中央処理装置 |
JP2007079844A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | コンパイル装置 |
US20070186082A1 (en) * | 2006-02-06 | 2007-08-09 | Boris Prokopenko | Stream Processor with Variable Single Instruction Multiple Data (SIMD) Factor and Common Special Function |
JP2009140491A (ja) * | 2007-12-07 | 2009-06-25 | Nvidia Corp | 融合型積和演算機能ユニット |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162487A (ja) * | 2014-02-10 | 2017-09-14 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | 過度の近似計算誤差から回復するプロセッサ |
JP2016100004A (ja) * | 2014-11-24 | 2016-05-30 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 互いに異なる正確度を有する演算器を利用してデータを処理する方法及びその装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201001328A (en) | 2010-01-01 |
WO2009132013A1 (en) | 2009-10-29 |
CN102016926A (zh) | 2011-04-13 |
CA2721396A1 (en) | 2009-10-29 |
JP5242771B2 (ja) | 2013-07-24 |
US8633936B2 (en) | 2014-01-21 |
KR20110002098A (ko) | 2011-01-06 |
KR101321655B1 (ko) | 2013-10-30 |
US20090265528A1 (en) | 2009-10-22 |
EP2281277A1 (en) | 2011-02-09 |
CN102016926B (zh) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5242771B2 (ja) | 混合精度命令実行を伴うプログラマブルストリーミングプロセッサ | |
CN109564700B (zh) | 用于取决于纹理的丢弃操作的分级式Z剔除(HiZ)优化 | |
US10636112B2 (en) | Graphics processor register data re-use mechanism | |
US10191724B2 (en) | Compiler-based instruction scoreboarding | |
US10552934B2 (en) | Reducing memory latency in graphics operations | |
US20170372448A1 (en) | Reducing Memory Access Latencies During Ray Traversal | |
US9477477B2 (en) | System, method, and computer program product for executing casting-arithmetic instructions | |
US20150205589A1 (en) | System, method, and computer program product for improved power efficiency during program code execution | |
US10409571B1 (en) | Apparatus and method for efficiently accessing memory when performing a horizontal data reduction | |
US10699362B2 (en) | Divergent control flow for fused EUs | |
JP2006318404A (ja) | 図形描画装置 | |
US10037625B2 (en) | Load-balanced tessellation distribution for parallel architectures | |
WO2017074377A1 (en) | Boosting local memory performance in processor graphics | |
US20180121202A1 (en) | Simd channel utilization under divergent control flow | |
US20180122037A1 (en) | Offloading fused kernel execution to a graphics processor | |
TW201724010A (zh) | 對於具有較寬單指令多資料(simd)執行寬度之3d管線增加執行緒酬載的技術 | |
US20170032486A1 (en) | Packet Processing on Graphics Processing Units Using Continuous Threads | |
CN108292426B (zh) | 基于部分跨度的光栅化 | |
US10127707B2 (en) | Discard mechanism for tile-based rendering | |
US10121277B2 (en) | Progressively refined volume ray tracing | |
US20190228511A1 (en) | Tone-mapping high dynamic range images | |
US9953395B2 (en) | On-die tessellation distribution | |
US20180032431A1 (en) | Banking Graphics Processor Shared Local Memory | |
US10410399B2 (en) | Determining n-dimensional Euclidian distance in graphics for improved texture sampling and level of detail | |
CN117350911A (zh) | 一种着色器输入数据的处理方法和图形处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5242771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |