CN111465911A - 用于上电和深度掉电退出的低涌流电路 - Google Patents

用于上电和深度掉电退出的低涌流电路 Download PDF

Info

Publication number
CN111465911A
CN111465911A CN201880079243.5A CN201880079243A CN111465911A CN 111465911 A CN111465911 A CN 111465911A CN 201880079243 A CN201880079243 A CN 201880079243A CN 111465911 A CN111465911 A CN 111465911A
Authority
CN
China
Prior art keywords
low energy
circuit
integrated circuit
current
regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880079243.5A
Other languages
English (en)
Other versions
CN111465911B (zh
Inventor
莫汉达斯·斯瓦达森
贾亚特·阿肖克库马尔
I·格莱汀娜里
阿比赛克·戴伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Co ltd
Original Assignee
Spectrum Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spectrum Technology Co ltd filed Critical Spectrum Technology Co ltd
Publication of CN111465911A publication Critical patent/CN111465911A/zh
Application granted granted Critical
Publication of CN111465911B publication Critical patent/CN111465911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148Details of power up or power down circuits, standby circuits or recovery circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2297Power supply circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748Structural details of configuration resources
    • H03K19/17772Structural details of configuration resources for powering on or off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

用于向低能量电路提供功率的系统、方法和设备,包括涌流电路。设备包括调节器,该调节器包括至少一个驱动器器件,该至少一个驱动器器件被配置成生成与包括低能量集成电路的负载相关联的第一电流。设备还包括偏置生成器,该偏置生成器被配置成生成第二电流,用于对与低能量集成电路的电源端子耦合的负载电容器充电。设备还包括启动电路,该启动电路被配置成响应于负载电压低于阈值电压,启动偏置生成器并禁用调节器,并且还被配置成响应于负载电压高于阈值电压,启动调节器来生成第一电流并禁用偏置生成器。

Description

用于上电和深度掉电退出的低涌流电路
相关申请的交叉引用
本申请是于2018年3月28日提交的第15/938,840号美国非临时申请的国际申请,第15/938,452号美国非临时申请要求享有于2017年12月13日提交的第62/598,312号美国临时专利申请的优先权和权益,所有申请通过引用以其整体并入本文。
技术领域
本公开总体上涉及低能量集成电路,并且更具体地,涉及与这种低能量集成电路相关联的功率模式。
背景
电气系统和设备可以包括一个或更多个部件,该部件可以在一个或更多个状态或操作模式之间拨动或切换。例如,电子设备可以从非活动状态切换到活动状态,或者更具体地,从休眠状态切换到活动状态。当这种切换发生时,电子设备可以生成输入浪涌电流,该输入浪涌电流是由电子设备的一个或更多个部件的通电引起的。这种电流(可能是涌入电流(inrush current))可能相对较大,并且可能大于正常负载电流。因此,具有有限电源的电子设备(诸如电池)仍然受限于它们处理这种与模式转换相关联的涌入电流的能力,因为这种涌入电流可能较大,并且可能引起电池上的大的消耗。
附图简述
图1图示了根据一些实施例配置的包括低能量存储器件和涌流电路(inrushcircuit)的系统的示例。
图2图示了根据一些实施例配置的涌流电路的示例。
图3图示了根据一些实施例配置的涌流电路的另一示例。
图4图示了根据一些实施例实现的在上电期间电流的表示。
图5图示了根据一些实施例实现的向低能量集成电路提供功率的方法。
详细描述
在以下的描述中,阐述了许多特定的细节,以便提供对所提出的概念的透彻理解。所提出的概念可以被实践,而无需这些特定细节的一些或全部。在其他实例中,没有详细描述众所周知的过程操作,以免不必要地模糊所描述的概念。虽然一些概念将结合特定示例进行描述,但应理解这些示例不旨在限制。
一些存储器件可能具有大的涌入电流,该涌入电流导致电源(诸如电池)的过度消耗,并且还可能导致操作不规则。更具体地说,这种大的涌入电流(该涌入电流可能是从系统资源(诸如VDDD)或其他电压源汲取的电流)可能会导致这种电池的快速耗尽,并且还可能会妨碍低能量部件的使用。此外,在助听器的环境下,在转换到活动模式期间的大涌入电流可能导致从助听器生成不想要的音调和噪声。此外,一些存储器件可以将PMOS器件实现为串联的驱动器,以生成电流。然而,这种串联配置需要大的器件几何形状,而不适合小的布局区域。
本文公开的各种实施例提供了一种涌流电路,其被配置成在操作模式之间转换期间控制提供给一个或更多个器件的涌入电流。例如,这种涌流电路可以在从深度睡眠或深度掉电模式转换到活动模式期间控制提供给存储器件的涌入电流。如下面将更详细讨论的,这种对提供给设备的涌入电流的控制支持有效的电池使用,并且还促进了低能量系统部件的使用。此外,本文公开的实施例被配置成生成这种具有一致性的涌入电流,以提供这种低能量器件的一致且有效的操作。
图1图示了根据一些实施例配置的包括低能量集成电路和涌流电路的系统的示例。如上所述,系统(诸如系统100)可以包括能够为可能具有低能量操作参数的各种设备(诸如依靠电池操作的助听器)提供计算能力和处理能力的各种部件。如下面将更详细讨论的,系统100的部件被配置成向系统部件提供低涌入电流,以保持电池寿命并增加设备本身的操作效率。此外,系统100的部件可以在一个或更多个管芯(dies)上实现。例如,系统100可以利用作为基本控制器管芯的第一管芯132和作为瓦片管芯的第二管芯134来实现。在一些实施例中,系统100的所有部件可在单一管芯上实现。
在各种实施例中,系统100包括低能量集成电路102。如上面讨论的,低能量集成电路102可以是存储器件,诸如适用于具有低能量操作参数(诸如电源电压和操作电流)的应用的低能量存储器件。在一些实施例中,低能量集成电路102是超低能量铁电随机存取存储器(FRAM)器件。因此,低能量集成电路102可以被配置成具有低功率使用特性。此外,低能量集成电路102被配置成经由VCCD端子(诸如端子130)接收功率。在一些实施例中,当低能量集成电路102被配置为低能量FRAM器件时,端子130是VCCDFRAM端子。在各种实施例中,低能量集成电路102具有对应于系统100的操作模式或状态的各种不同的操作模式。例如,低能量集成电路102可以具有休眠模式、深度掉电模式、深度睡眠模式和活动模式。
在各种实施例中,休眠状态或模式是当系统中的所有调节器都关断,并且系统100的部件基本上未通电且不活动时。深度掉电状态或模式是当低功率逻辑电路器件(其可以被实现为保持逻辑电路)和相关联的调节器通电且可操作,但是系统100的所有其他部件基本上未通电且不活动时。深度睡眠状态或模式是当系统100的部件通电,但是诸如低能量集成电路102的部件不活动并且不实现读和写访问操作时。活动状态或模式是当所有部件通电并且诸如低能量集成电路102的部件能够实现与低能量集成电路102相关联的各种操作(诸如读/写操作和访问操作)时。
如下面将更详细讨论的,低能量集成电路102可以响应于一个或更多个参数或输入,在状态或模式之间转换。例如,低能量集成电路102可以从低能量模式转换到高能量模式。这种转换的示例可以包括从休眠模式到活动模式的转换、从深度掉电模式到活动模式的转换、以及从深度睡眠模式到活动模式的转换。在各种实施例中,可以响应于用户向系统100提供输入来实现从低能量模式到高能量模式的转换,诸如从深度掉电模式到活动模式的转换,该输入可以由处理器108接收,这将在下面更详细地讨论。
在各种实施例中,系统100还包括系统资源118,其包括被配置成向系统100的各种部件提供一个或更多个系统资源(诸如系统信号)的电路。如下面将更详细讨论的,在一些实施例中,系统资源118包括被配置成生成电流并且还生成操作电流和电压(诸如VDDD和VSSD)的电路,该操作电流和电压被提供给系统100的部件并且被系统100的部件利用,诸如电流和电压被提供给涌流电路和低能量集成电路102。
因此,在一些实施例中,系统资源118包括第一涌流电路104,该第一涌流电路104被配置成生成至少部分用于为低能量集成电路102供电的电流。因此,第一涌流电路104被配置成在操作模式之间的转换期间生成并且提供被提供给低能量集成电路102的涌入电流,并且被配置成根据一个或更多个操作参数(诸如电流量以及实现转换的时间量)来提供这种涌入电流。例如,第一涌流电路104可以被配置成生成并向低能量集成电路102提供小于指定幅度的涌入电流,以减少电池消耗,同时向低能量集成电路102提供足够的电流,以在指定的时间量内开始操作。如下面将参考图2更详细讨论的,第一涌流电路104可以包括调节器、偏置生成器和启动电路,它们被配置成为低能量集成电路102生成适当的涌入电流。此外,第一涌流电路104还被配置成:在第二管芯134上实现的部件的活动操作期间,作为第二管芯134的电源来操作。例如,第一调节器120和第一偏置生成器122被配置成向第二管芯134提供功率,这将在下面参考图2更详细地讨论。
系统100还包括第二涌流电路105,其被配置成为第一管芯132生成涌入电流和电源信号。因此,第二涌流电路105包括第二调节器124和第二偏置生成器126,它们被配置成为第一管芯132的部件生成涌入电流和操作电源信号,这将在下面参考图2更详细地讨论。将理解的是,第一涌流电路104和第二涌流电路105的部件可以针对它们相应的下游部件的特定使用特性来配置。例如,第一涌流电路104可以被配置成具有与第二涌流电路105不同的负载电容值和驱动器器件的设计参数。在一个示例中,第一涌流电路104具有比第二涌流电路105更大的负载电容值。
系统100还包括存储器控制器106,该存储器控制器106可以与低能量集成电路102耦合,并且还可以具有一个或更多个通信接口,该通信接口提供与其他系统部件的通信耦合。在各种实施例中,存储器控制器106被配置成管理与系统100内的存储器件(诸如低能量集成电路102)相关联的读和写操作。因此,存储器控制器106可以通信地耦合到低能量集成电路102,并且还可以耦合到一个或更多个其他部件,诸如下面更详细讨论的处理器108。
系统100还包括处理器108,处理器108可以是被配置成实现一个或更多个计算操作的中央处理单元(CPU),并且可以至少部分地实现与存储器件相关联的读操作和写操作。在各种实施例中,处理器108还被配置成生成提供给低能量集成电路102的输入信号,诸如与操作模式之间的转换相关联的输入信号,并且还被配置成控制系统资源118的一个或更多个部件(诸如第一涌流电路104和第二涌流电路105)的操作。
图2图示了根据一些实施例配置的涌流电路的示例。如上面讨论的,涌流电路(诸如第一涌流电路104)可以被配置成生成低涌入电流并向系统部件提供低涌入电流,以保持电池寿命并增加设备本身的操作效率。如下面将更详细讨论的,这种涌流电路的实施方式向存储器件提供电流,以促进上电和在操作模式之间的转换,同时遵守操作参数,诸如不超过指定的电流量,并在指定的时间量内上电/转换。此外,本文公开的涌流电路的实施例还可以为用于生成电流的驱动器器件的设计提供益处,以及增加操作参数(诸如斜坡上升电流和时间)的一致性。此外,在一些实施例中,操作模式之间的转换可以自动实现。
在各种实施例中,第一涌流电路104包括调节器202,该调节器202被配置成生成可被提供以向器件(诸如低能量集成电路102)供电的电流。在各种实施例中,调节器202可以在低能量集成电路102的正常操作期间以及在低能量集成电路102的活动状态期间提供这种电流。因此,第一调节器120可以包括一个或更多个驱动器器件(诸如驱动器器件204和驱动器器件206),其被配置成当被激活时生成电流,该电流被提供给在活动状态期间的低能量集成电路102。如图2所示,驱动器器件的输入端可以耦合到开关,诸如开关208和开关210,它们可以通过下面更详细描述的第一启动信号操作。在各种实施例中,驱动器器件204和驱动器器件206均可以是晶体管器件,其特性(诸如尺寸和几何形状)是基于期望的电流生成特性配置的。这种电流生成特性是例如基于耦合器件(诸如存储器件)的输入电流需求来确定的。将理解的是,尽管图2图示了两个驱动器器件,但是可以使用任何合适数量的驱动器器件。例如,如果期望额外的电流生成,则额外的驱动器器件(诸如第三和第四驱动器器件)可以被实现。
第一调节器120还包括比较器212,该比较器212被配置成将分压与基准电压进行比较,并且经由开关向驱动器器件提供输出,并且还将该输出提供给下面更详细描述的启动电路224。因此,当分压(其取决于负载电容器两端的电压以及可以耦合到输出端子240的低能量集成电路102的VCCDFRAM端子处的输入)超过可以是基准电压的指定阈值时,比较器212可以生成提供给驱动器器件以及启动电路224的输出。在各种实施例中,输出可以是高或低的数字信号。在一个示例中,输出可以是VDDD或0V。在各种实施例中,输出端子240处的电压是负载电压,该负载电压表征耦合到第一涌流电路104的输出端的负载两端的电压。
第一调节器120还可以包括钳位器件和旁路器件,诸如钳位器件214和钳位器件216,以及旁路器件218和旁路器件220。这样的器件可以被实现为限制提供给比较器212以及驱动器器件204和驱动器器件206的电源电压。例如,钳位器件214和钳位器件216可以被配置成当系统100的电源电压VDDD在指定范围内(诸如在2.0V到3.6V之间)时,将比较器212的电源电压和驱动器器件204和驱动器器件206的电源电压限制在指定的钳位电压。当VDDD变成低于指定阈值(诸如2V)时,旁路器件218和旁路器件220旁路了钳位器件214和钳位器件216。以这种方式,低电压器件可以用于第一调节器120的部件(诸如比较器212),并且即使系统100的电源电压VDDD的电压电平(其可以由系统资源118提供)有任何变化,也可以确保一致的性能特性。
在一些实施例中,第一涌流电路104还包括第一偏置生成器122,第一偏置生成器122被配置成生成电流,以对负载电容器(诸如负载电容器230)充电,负载电容器与输出端子(诸如输出端240)耦合,负载电容器也可以耦合到低能量存储器件的电源端子,并且提供初始电流,该初始电流可以被用于在模式之间的转换,并且例如转换到活动状态,这将在下面参考图4更详细地讨论。更具体地,第一偏置生成器122可以包括晶体管器件的分支,其被配置成生成被施加到负载电容器的电流,并且还被配置成提供被施加到这种电流的微调能力。此外,如图2所示,第一偏置生成器122可以被配置成从启动电路224接收第二启动信号,并且这种第二启动电路可以激活第一偏置生成器122内的晶体管器件,以生成对负载电容器充电的电流。
在各种实施例中,第一涌流电路104还包括启动电路224,该启动电路224被配置成接收可识别低能量集成电路102的操作状态的一个或更多个输入,并且还被配置成生成一个或更多个输出,该一个或更多个输出促进生成被提供给低能量集成电路102的电流。更具体地,启动电路224可以接收识别低能量集成电路102正在转换到的操作状态的输入。在一个示例中,并且如图2所示,第一输入可以识别深度睡眠启动信号,第二输入可以识别活动启动信号。将理解的是,第一输入也可以识别其他启动信号,诸如休眠启动信号和深度掉电启动信号。如上面所讨论的,这种输入由处理器108生成。基于这种输入,启动电路224被配置成生成第一启动信号和第二启动信号,这两个信号分别被提供给第一调节器120和第一偏置生成器122,这促进了实现操作状态转换的涌入电流的生成。
在一些实施例中,启动电路224还被配置成接收比较器212的输出,并且被配置成检测和识别比较器212的输出中的转换。例如,启动电路224可以包括由比较器212的输出所锁闭的触发器226,并且触发器226的输出可以生成被提供给第一调节器120的第一启动信号。在一些实施例中,第一启动信号可以被提供给反相器228,以生成第二启动信号,该第二启动信号被提供给第一偏置生成器122。触发器226还可以具有输入端和复位输入端,输入端耦合到外部电源电压VDDD,复位输入端可以耦合到先前描述的可以指示期望的操作模式转换的输入。
因此,当输入信号标识转换时,它们都可以是低电平或0,并将启动电路224设置为复位模式。如上面所讨论的,处理器108被配置成生成这种输入信号。例如,在从低能量模式到高能量模式的转换中,触发器226被复位,并将第一启动信号设置为0,并将第二启动信号设置为1。当第一启动信号为0时,开关208和开关210关断。此外,第二启动信号为1,并且第一偏置生成器122被启动,从而发起对耦合到低能量集成电路102的VCCDFRAM端子的负载电容器230的充电。一旦耦合到低能量集成电路102的VCCDFRAM端子的负载电容器230已经达到足够高的电压,比较器212就改变输出,并且它的输出从低变到高,从而使得触发器226的输出(即第一启动信号)变高或变成1,并且第二启动信号变低或变成0。随着第一启动信号为高并且第二启动信号为低,开关208和开关210被接通,并且驱动器器件204和驱动器器件206被激活。此外,第一偏置生成器122被关断,从而终止低涌入电流模式。
将理解的是,可以如上所述实现模式之间的各种转换。例如,这种转换可以包括从低能量模式到高能量模式的转换,该转换可以是从深度睡眠模式到活动模式的转换。在另一个示例中,该转换可以是从休眠模式到活动模式。以这种方式,在启动电路224处接收的输入信号被配置成识别这种转换的开始,并且启动电路224被配置成生成实现这种转换的启动信号。
此外,虽然图2描述了第一涌流电路104的方面,但是这种部件也可以被配置成实现第二涌流电路105。因此,第二涌流电路105可以利用图2中描述的各种部件来实现。
图3图示了根据一些实施例配置的涌流电路的另一示例。如上面讨论的,涌流电路可以被配置成生成并向系统部件提供低涌入电流,以保持电池寿命并增加设备本身的操作效率。
如图3所示,比较器302可以具有耦合到分压器的正输入端和耦合到基准电压的负输入端。比较器302的输出可用于生成第一启动信号。此外,比较器302的输出可以被提供给反相器304,以生成第二启动信号。第二启动信号可以被提供给晶体管器件306。因此,当负载电容器308两端的电压和分压器处的电压为低时,比较器302的输出将会是低,并且第二启动信号将会是高。因此,可以向耦合到低能量集成电路102的VCCDFRAM端子的充电负载电容器308提供电流。一旦负载电容器308两端的电压和在分压器处的电压达到指定阈值,比较器302的输出就将变高,并且第二启动信号将会是低。因此,电流源被切断,并且外部电源(其可以是瓦片管芯调节器)可以被启动向低能量集成电路102的VCCDFRAM端子提供用于活动操作模式的电流和功率。
图4图示了根据一些实施例实现的在上电期间的电流的表示。因此,图4所示的表示可以表征从非活动模式(诸如深度睡眠模式)转换到活动模式期间生成的电流。如图4所示,波形402图示了在低能量集成电路102从低能量模式转换到高能量模式的上电阶段期间由第一涌流电路104提供的电压的逐渐增加。因此,在第一时间段404期间,第一偏置生成器122逐渐对耦合到低能量集成电路102的VCCDFRAM端子的负载电容器(诸如负载电容器230)充电。一旦已充电,则在第二时间段406期间,活动模式开始,并且使用第一调节器120及其对应的驱动器器件。
此外,波形408图示了每个相应时间段期间的电流幅度。例如,在第一时间段404期间,电流的幅度几乎没有尖峰,并且相对较小。如上面讨论的,这是通过利用上面讨论的第一偏置生成器122来完成的。然而,在使用驱动器器件的活动操作模式期间(如第二时间段406所示),由于驱动器器件的使用,电流尖峰是明显的。以这种方式,减少了与非活动操作模式和模式之间的转换相关联的电流消耗和电池使用,并且以更高的一致性和效率实现了这种转换。
图5图示了根据一些实施例实现的向低能量存储器件提供功率的方法。如以上讨论的,涌流电路可以被实现为在操作模式之间的转换期间生成并且提供由低能量部件和器件所使用的涌入电流。如下面将更详细讨论的,本文公开的各种方法(诸如方法500)可以被实现,以促进这种根据操作约束(诸如电流幅度和时间窗口)的转换。
因此,方法500可以从操作502开始,在操作502期间,输入可以被接收到。在各种实施例中,该输入识别出将要实现的模式转换。例如,可以在涌流电路处接收到来自系统部件(诸如处理器)的输入,并且可以识别出将要转换到的操作模式。在一个示例中,该输入可以指示将要实现从深度睡眠模式到活动模式的转换。
方法500可以前进到操作504,在操作504期间,可以启动偏置生成器。如上面讨论的,启动电路可以生成第一启动信号来禁用调节器,并且还生成第二启动信号来启动偏置生成器。因此,第二启动信号可以被提供给偏置生成器以启动偏置生成器的操作。
方法500可以前进到操作506,在操作506期间,偏置电流可以由偏置生成器生成。因此,偏置生成器可以生成偏置电流,该偏置电流被提供给负载电容器和存储器件的VCCDFRAM端子。以这种方式,当调节器被禁用时,由偏置生成器生成的偏置电流可以用于对负载电容器充电。
方法500可以前进到操作508,在操作508期间,负载电容器可以被充电到指定阈值电压。因此,负载电容器可以继续由偏置生成器充电,直到负载电容器两端的电压达到指定阈值电压为止。
方法500可以前进到操作510,在操作510期间,调节器可以启动。因此,如类似于上面讨论的,调节器的部件(诸如比较器)可以识别负载电压达到阈值电压,并且可以使启动电路修改第一启动信号和第二启动信号。因此,启动电路可以禁用偏置生成器,并且启动调节器,使得调节器中所包括的驱动器器件能够向存储器件的VCCDFRAM端子提供电流。
因此,方法500可以前进到操作512,在操作512期间,调节器可以为存储器件的活动操作提供电流。以这种方式,调节器中所包括的驱动器器件可以在存储器件的活动操作期间被激活并使用,以生成可以被称为操作电流的电流,并且偏置生成器可以在这种活动操作期间被禁用。
虽然前述的概念出于理解清楚的目的已经通过一些细节进行了描述,但应将认识到,某些改变和修改可在所附的权利要求范围内实践。需要注意的是,存在实现过程、系统和设备的许多可替代的方式。因此,本示例视为说明性而非限制性。

Claims (20)

1.一种设备,包括:
调节器,所述调节器包括至少一个驱动器器件,所述至少一个驱动器器件被配置成生成与包括低能量集成电路的负载相关联的第一电流;
偏置生成器,所述偏置生成器被配置成生成第二电流,用于对与所述低能量集成电路的电源端子相耦合的负载电容器充电;以及
启动电路,所述启动电路被配置成响应于负载电压低于阈值电压,启动所述偏置生成器并禁用所述调节器,并且还被配置成响应于所述负载电压高于所述阈值电压,启动所述调节器来生成所述第一电流并禁用所述偏置生成器。
2.根据权利要求1所述的设备,其中,所述启动电路被配置成基于所述低能量集成电路的操作模式生成第一启动信号和第二启动信号。
3.根据权利要求2所述的设备,其中,所述操作模式选自由以下项组成的操作模式的组:休眠、深度掉电、深度睡眠和活动。
4.根据权利要求2所述的设备,其中,所述启动电路包括触发器和反相器。
5.根据权利要求2所述的设备,其中,所述启动电路被配置成生成所述第一启动信号和所述第二启动信号,以实现从低能量模式到高能量模式的转换。
6.根据权利要求1所述的设备,其中,所述阈值电压是基于所述负载电压的表示和基准电压的比较而被识别的。
7.根据权利要求1所述的设备,还包括:
一个或更多个钳位器件,所述一个或更多个钳位器件被配置成对由所述调节器和所述至少一个驱动器器件接收的电压箝位。
8.根据权利要求7所述的设备,还包括:
一个或更多个旁路器件,所述一个或更多个旁路器件被配置成旁路所述一个或更多个钳位器件。
9.根据权利要求1所述的设备,其中,所述低能量集成电路是铁电随机存取存储器件。
10.一种系统,包括:
处理器;
低能量集成电路;
存储器控制器,所述存储器控制器耦合到所述处理器和所述低能量集成电路;以及
涌流电路,所述涌流电路耦合到所述低能量集成电路,所述涌流电路包括:
调节器,所述调节器包括至少一个驱动器器件,所述至少一个驱动器器件被配置成生成与包括所述低能量集成电路的负载相关联的第一电流;
偏置生成器,所述偏置生成器被配置成生成第二电流,用于对与所述低能量集成电路的电源端子耦合的负载电容器充电;以及
启动电路,所述启动电路被配置成响应于负载电压低于阈值电压,启动所述偏置生成器并禁用所述调节器,并且还被配置成响应于所述负载电压高于所述阈值电压,启动所述调节器来生成所述第一电流并禁用所述偏置生成器。
11.根据权利要求10所述的系统,其中,所述启动电路被配置成基于所述低能量集成电路的操作模式,生成第一启动信号和第二启动信号。
12.根据权利要求11所述的系统,其中,所述操作模式选自由以下项组成的操作模式的组:休眠、深度掉电、深度睡眠和活动。
13.根据权利要求11所述的系统,其中,所述启动电路被配置成生成所述第一启动信号和所述第二启动信号,以实现从低能量模式到高能量模式的转换。
14.根据权利要求10所述的系统,其中,所述阈值电压是基于所述负载电压的表示和基准电压的比较而被识别的。
15.根据权利要求10所述的系统,还包括:
一个或更多个钳位器件,所述一个或更多个钳位器件被配置成对由所述调节器和所述至少一个驱动器器件接收的电压箝位。
16.根据权利要求15所述的系统,还包括:
一个或更多个旁路器件,所述一个或更多个旁路器件被配置成旁路所述一个或更多个钳位器件。
17.一种方法,包括:
接收识别低能量集成电路的操作模式从第一操作模式到第二操作模式的转换的输入;
响应于接收到所述输入,启用偏置生成器,所述偏置生成器生成偏置电流,所述偏置电流被提供给在所述低能量集成电路的电源端子处的负载电容器;
基于所述偏置电流,对所述负载电容器充电;以及
响应于所述负载电容器被充电到指定阈值,启用调节器,所述调节器的启用使用至少一个驱动器器件生成被提供给所述低能量集成电路的操作电流。
18.根据权利要求17所述的方法,其中,所述偏置生成器的启用还包括禁用所述调节器,并且其中所述调节器的启用还包括禁用所述偏置生成器。
19.根据权利要求18所述的方法,其中,所述第一操作模式是低能量模式,并且其中所述第二操作模式是高能量模式。
20.根据权利要求17所述的方法,其中,所述操作模式选自由以下项组成的操作模式的组:休眠、深度掉电、深度睡眠和活动。
CN201880079243.5A 2017-12-13 2018-12-03 用于上电和深度掉电退出的低涌流电路 Active CN111465911B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762598312P 2017-12-13 2017-12-13
US62/598,312 2017-12-13
US15/938,840 US10254812B1 (en) 2017-12-13 2018-03-28 Low inrush circuit for power up and deep power down exit
US15/938,840 2018-03-28
PCT/US2018/063571 WO2019118214A1 (en) 2017-12-13 2018-12-03 Low inrush circuit for power up and deep power down exit

Publications (2)

Publication Number Publication Date
CN111465911A true CN111465911A (zh) 2020-07-28
CN111465911B CN111465911B (zh) 2023-08-22

Family

ID=65998167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880079243.5A Active CN111465911B (zh) 2017-12-13 2018-12-03 用于上电和深度掉电退出的低涌流电路

Country Status (4)

Country Link
US (1) US10254812B1 (zh)
CN (1) CN111465911B (zh)
DE (1) DE112018006342T5 (zh)
WO (1) WO2019118214A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11526187B2 (en) * 2020-01-03 2022-12-13 Skyworks Solutions, Inc. Method and system for boosting output current

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060127A (ja) * 1998-08-11 2000-02-25 Fujitsu Denso Ltd 突入電流抑制回路
US20100320935A1 (en) * 2009-06-22 2010-12-23 Polar Semiconductor, Inc. Current-regulated power supply with soft-start protection
US20170271867A1 (en) * 2015-12-01 2017-09-21 Fuji Electric Co., Ltd. Inrush current prevention circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282371A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc ボルテージレギュレータ
US6862201B2 (en) 2000-12-27 2005-03-01 Delta Energy Systems (Switzerland) Ag Method and circuitry for active inrush current limiter and power factor control
US6865063B2 (en) 2002-11-12 2005-03-08 Semiconductor Components Industries, Llc Integrated inrush current limiter circuit and method
US20060145673A1 (en) 2005-01-03 2006-07-06 Fogg John K Method and apparatus for reducing inrush current to a voltage regulating circuit
US20060152954A1 (en) 2005-01-07 2006-07-13 Delta Electronics, Inc. Current control circuit for controlling inrush current through an energy storage capacitor of a power supply
WO2007050275A2 (en) 2005-10-24 2007-05-03 Georgia Tech Research Corporation Reduction of inrush current due to voltage sags
KR101599071B1 (ko) 2007-04-05 2016-03-02 조지아 테크 리서치 코오포레이션 전압 서지 및 과전압 보호
DE102007031053A1 (de) * 2007-07-04 2009-01-15 Texas Instruments Deutschland Gmbh Integriertes elektronisches Gerät, einschließlich einer Schaltung zur Bereitstellung einer Systemversorgungsspannung von einer Hauptspannungsquelle
TWI372955B (en) * 2008-08-04 2012-09-21 Pixart Imaging Inc Low drop-out voltage regulator with efficient frequency compensation
US8319545B2 (en) 2010-02-24 2012-11-27 Linear Technology Corporation Charge pump with reduced current variation
US8558530B2 (en) * 2010-05-26 2013-10-15 Smsc Holdings S.A.R.L. Low power regulator
DE102011013529B4 (de) 2011-03-10 2013-11-21 Texas Instruments Deutschland Gmbh Leistungsversorgungs-Auswahleinrichtung und Verfahren zum Minimieren eines Einschaltstroms in einer Leistungsversorgungs-Auswahleinrichtung und Leistungsversorgungs-Auswahlsystem
US8988054B2 (en) * 2011-12-27 2015-03-24 St-Ericsson Sa Single feedback loop for parallel architecture buck converter—LDO regulator
US9098101B2 (en) 2012-10-16 2015-08-04 Sandisk Technologies Inc. Supply noise current control circuit in bypass mode
US9201435B2 (en) * 2013-03-05 2015-12-01 Infineon Technologies Ag System and method for a power supply
EP2778823B1 (en) 2013-03-15 2018-10-10 Dialog Semiconductor GmbH Method to limit the inrush current in large output capacitance LDOs
EP2846213B1 (en) 2013-09-05 2023-05-03 Renesas Design Germany GmbH Method and apparatus for limiting startup inrush current for low dropout regulator
KR102153907B1 (ko) * 2013-12-11 2020-09-10 삼성전자주식회사 전압 레귤레이터, 메모리 컨트롤러 및 그것의 전압 공급 방법
TWI535166B (zh) * 2014-10-23 2016-05-21 智原科技股份有限公司 具軟啟動電路的電壓調整器
US9891643B2 (en) * 2014-12-05 2018-02-13 Vidatronic, Inc. Circuit to improve load transient behavior of voltage regulators and load switches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060127A (ja) * 1998-08-11 2000-02-25 Fujitsu Denso Ltd 突入電流抑制回路
US20100320935A1 (en) * 2009-06-22 2010-12-23 Polar Semiconductor, Inc. Current-regulated power supply with soft-start protection
US20170271867A1 (en) * 2015-12-01 2017-09-21 Fuji Electric Co., Ltd. Inrush current prevention circuit

Also Published As

Publication number Publication date
WO2019118214A1 (en) 2019-06-20
DE112018006342T5 (de) 2020-08-20
CN111465911B (zh) 2023-08-22
US10254812B1 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
JP6203983B1 (ja) バッテリー電荷に基づく動的スリープモード
US7928715B2 (en) Switching regulator
US10228756B2 (en) Voltage regulator having circuit to control super capacitor
US9152161B2 (en) Maintain power signature (MPS) powered device (PD)
CN202696543U (zh) 自偏置电路
US20140229748A1 (en) Apparatus and method for optimizing use of nvdc chargers
JP2007306648A (ja) 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器
JP5912513B2 (ja) 充電回路およびそれを利用した電子機器
CN112286334B (zh) 用于mcu的低功耗电源切换电路及其实现方法
JP2007244046A (ja) 電源回路
CN111465911B (zh) 用于上电和深度掉电退出的低涌流电路
CN109217407B (zh) 电子装置
JP2019195259A (ja) スイッチキャパシタレギュレータの省電力技術
CN206020961U (zh) 控制电路和电子设备
CN112640247B (zh) 一种供电管理设备以及控制方法
US20100244911A1 (en) Supply circuitry for sleep mode
US9831698B2 (en) Mobile power supply terminal and power supply method thereof
US20110254515A1 (en) Charge control device
CN111301313A (zh) 一种用于车载电子设备的保护装置及车载电子设备
CN106410871B (zh) 电源管理系统及方法
US8878576B2 (en) Low current, high accuracy power-on-reset
CN218514137U (zh) 辅源电路及电子设备
US11092988B2 (en) Start-up speed enhancement circuit and method for lower-power regulators
CN110941319B (zh) 一种设备的自动开机电路及设备
CN114336870A (zh) 一种控制方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220622

Address after: California, USA

Applicant after: Infineon Technology Co.,Ltd.

Address before: California, USA

Applicant before: CYPRESS SEMICONDUCTOR Corp.

GR01 Patent grant
GR01 Patent grant