CN111462798A - 一种用于存储器或存内计算的阵列单元结构及其工作方法 - Google Patents

一种用于存储器或存内计算的阵列单元结构及其工作方法 Download PDF

Info

Publication number
CN111462798A
CN111462798A CN202010247625.3A CN202010247625A CN111462798A CN 111462798 A CN111462798 A CN 111462798A CN 202010247625 A CN202010247625 A CN 202010247625A CN 111462798 A CN111462798 A CN 111462798A
Authority
CN
China
Prior art keywords
transistor
voltage
bit line
source
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010247625.3A
Other languages
English (en)
Other versions
CN111462798B (zh
Inventor
解玉凤
王渝
胡显武
冯佳韵
吴丹青
李东洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010247625.3A priority Critical patent/CN111462798B/zh
Publication of CN111462798A publication Critical patent/CN111462798A/zh
Application granted granted Critical
Publication of CN111462798B publication Critical patent/CN111462798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器或存内计算的阵列单元结构，其特征在于，包括：第一晶体管；第二晶体管；以及电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件。其中，第一晶体管和第二晶体管的源极连接地线、连接电源线或作为计算源线(CSL)连接外界输入。利用晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线(CBL)电流的抽取或注入，从而有效解决了低阻态或高阻态的波动问题，同时克服了存内计算中非线性问题。

Description

一种用于存储器或存内计算的阵列单元结构及其工作方法
技术领域
本发明属于信息技术领域，涉及一种阵列单元结构及其操作方法，具体涉及一种用于存储器或存内计算的阵列单元结构及其操作方法。
背景技术
近年来在存储器内部实现计算功能，简称存内计算，成为研究热点。存内计算被普遍认为能够解决传统冯诺依曼结构计算的存储瓶颈和功耗瓶颈问题。
根据现有研究，多种类型的存储器均具有存内计算的潜力。例如静态随机存储器SRAM具有纯逻辑工艺的优点，成为存内计算的重要介质，但是其单元面积大、具有易失性。而新兴的电阻随机存储器RRAM和磁随机存储器MRAM等具有阻变特性的存储器件，由于非易失性、访问速度快、单元面积小等优势，成为重要的存内计算选项。
现有的相关存内计算技术包括：使用8TSRAM结构进行存内计算，其单元面积大，对于实现大规模计算阵列有困难，且有数据易失性。使用传统1T1R单元阵列结构，无法避免低阻态波动问题，同时也存在计算源线或者计算位线电流饱和的非线性效应，其计算规模受到限制。使用RRAM Crossbar单元结构进行存内计算操作，存在不可避免的读电流串扰问题，可靠性低。使用1T1R或者1TnR阵列单元结构，进行存内计算，存在同0中论文相同的低阻态波动和电流饱和非线性效应。
由此可见，在现有的存内计算架构和实现中，存在两个突出问题。第一，阻变类的存储器存在着一定范围的阻值波动，对存内计算的性能有较大影响；第二，现有RRAM、MRAM存储器中多采用的1T1R、1TnR等单元结构，存在电流或电压饱和的非线性现象，使得存内计算的规模无法扩大。
发明内容
为解决上述问题，提供一种用于存储器或存内计算的阵列单元结构及其工作方法，本发明采用了如下技术方案：
本发明提供了一种用于存储器或存内计算的阵列单元结构，其特征在于，第一晶体管；第二晶体管；以及电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件，其中，第一晶体管和第二晶体管的源极连接地、连接电源或作为计算源线连接外界输入，第一晶体管的栅极连接字线，源极连接源线，漏极与电阻变化特性器件的一端相连接，电阻变化特性器件的另一端连接位线，第二晶体管为NMOS，源极连接地线，栅极连接第一晶体管的漏极，漏极连接计算位线，或第二晶体管为NMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，或第二晶体管为PMOS，源极连接电源线，栅极连接第一晶体管的漏极，漏极连接计算位线，或第二晶体管为PMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，根据第二晶体管的阈值开关特性抑制电阻变化特性器件的高阻态电阻值波动或低阻态电阻值波动，并根据电阻变化特性器件的高阻态和低阻态转换为存内计算所需的电流信号作用于计算位线或计算源线。
本发明提供的一种用于存储器或存内计算的阵列单元结构，还可以具有这样的特征，其中，其中，第一晶体管和第二晶体管为标准阈值晶体管、低阈值晶体管或高阈值晶体管。
本发明提供的一种用于存储器或存内计算的阵列单元结构，还可以具有这样的特征，其中，其中，具有电阻变化特性器件为阻变器件、磁性通道结器件、二维器件或浮栅类器件。
本发明提供了一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，第一晶体管的栅极连接字线，源极连接源线，漏极与电阻变化特性器件的一端相连接，电阻变化特性器件的另一端连接位线，第二晶体管选用NMOS，源极连接地线，栅极连接第一晶体管的漏极，漏极连接计算位线，当源线电压大于位线电压时，若电阻变化特性器件为高阻，则第二晶体管的栅极电压为高电压，此时第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件为低阻，则第二晶体管的栅极电压为低电压，此时第二晶体管无法开启，从而抵抗低阻态波动，当源线电压小于位线电压时，若电阻变化特性器件为低阻，则第二晶体管的栅极电压为高电压，此时第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件为高阻，则第二晶体管的栅极电压为低电压，此时第二晶体管无法开启，从而抵抗高阻态波动。
本发明提供了一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，第一晶体管的栅极连接字线，源极连接源线，漏极与电阻变化特性器件的一端相连接，电阻变化特性器件的另一端连接位线，第二晶体管选用NMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，当源线电压大于位线电压时，若电阻变化特性器件为低阻，则第二晶体管的栅极电压为低电压，此时无论计算源线为高电压还是低电压，第二晶体管无法开启，从而抵抗低阻态波动；若电阻变化特性器件为高阻，则第二晶体管的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算,当源线电压小于位线电压时，若电阻变化特性器件为高阻，则第二晶体管的栅极电压为低电压，此时无论计算源线为高电压还是低电压，第二晶体管无法开启，从而抵抗高阻态波动；若电阻变化特性器件为低阻，则第二晶体管的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，第二晶体管能够开启，将计算位线电流抽取或者注入,从而实现存内计算。
本发明提供了一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，第一晶体管的栅极连接字线，源极连接源线，漏极与电阻变化特性器件的一端相连接，电阻变化特性器件的另一端连接位线，第二晶体管选用PMOS，源极连接电源线，栅极连接第一晶体管的漏极，漏极连接计算位线，当源线电压大于位线电压时，若电阻变化特性器件为低阻，则第二晶体管的栅极电压为低电压，此时第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件为高阻，则第二晶体管的栅极电压为高电压，此时第二晶体管无法开启，从而抵抗高阻态波动，当源线电压小于位线电压时，若电阻变化特性器件为高阻，则第二晶体管的栅极电压为低电压，第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件为低阻，则第二晶体管的栅极电压为高电压，第二晶体管无法开启，从而抵抗低阻态波动。
本发明提供了一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，第一晶体管的栅极连接字线，源极连接源线，漏极与电阻变化特性器件的一端相连接，电阻变化特性器件的另一端连接位线，第二晶体管选用PMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，当源线电压大于位线电压时，若电阻变化特性器件为高阻，则第二晶体管的栅极电压为高电压，无论计算源线为高电压还是低电压，此时第二晶体管无法开启，从而抵抗高阻态波动；若电阻变化特性器件为低阻，则第二晶体管的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算,当源线电压小于位线电压时，若电阻变化特性器件为低阻，则第二晶体管的栅极电压为高电压，无论计算源线为高电压还是低电压，第二晶体管无法开启，从而抵抗低阻态波动；若电阻变化特性器件为高阻，则第二晶体管的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，第二晶体管能够开启，将计算位线电流抽取或者注入,从而实现存内计算。
本发明提供了一种存储器或存内计算的阵列单元结构，用于静态随机存储器的存内计算，其特征在于，包括：静态随机存储器单元，由6个晶体管组成；以及第七晶体管，第七晶体管的栅极与6管静态随机存储器单元的反相器的一端连接，第七晶体管为NMOS，其源极连接地线，漏极连接计算位线，或第七晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或第七晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，根据第七晶体管的阈值开关特性将静态随机存储器中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
本发明提供了一种存储器或存内计算的阵列单元结构，用于静态随机存储器的存内计算，其特征在于，包括：静态随机存储器单元，由6个晶体管组成；第七晶体管；以及第八晶体管，其中，第七晶体管和第八晶体管的栅极与6管静态随机存储器单元的反相器的一端连接，第七晶体管为NMOS，其源极连接地线，漏极连接计算位线，第八晶体管为NMOS，其源极连接地线，漏极连接计算位线，或第七晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，第八晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，第八晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或第七晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，第八晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，第八晶体管为NMOS，其源极连接地线，漏极连接计算位线，根据第七晶体管和第八晶体管的阈值开关特性将静态随机存储器中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
本发明提供了一种用于存储器或存内计算的阵列单元结构，用于动态随机存储器的存内计算，其特征在于，包括：动态随机存储器，由1个晶体管和1个电容组成；第二晶体管，第二晶体管的栅极与动态随机存储器的电容的正电极一端连接，第二晶体管为NMOS，其源极连接地线，漏极连接计算位线，或第二晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或第二晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或第二晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，根据第二晶体管的阈值开关特性抑制电容的低电压波动或者高电压波动，并将电容中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
发明作用与效果
根据本发明的一种用于存储器或存内计算的阵列单元结构及其工作方法，利用晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线电流的抽取或注入，从而有效解决了低阻态和高阻态的波动问题，同时克服了存内计算中非线性问题。
附图说明
图1是本发明实施例的单元结构方框图的多种形态；
图2是本发明实施例的单元结构形成的具体存储计算阵列；
图3是本发明实施例的适用于静态随机存储器的单元结构方框图的多种形态；
图4是本发明实施例的适用于动态随机存储器的单元结构方框图的多种形态。
具体实施方式
以下结合附图以及实施来说明本发明的具体实施方式。
<实施例一>
本实施例提供一种用于存储器或存内计算的阵列单元结构及其工作方法。
图1是本发明实施例的单元结构方框图的多种形态。
本实施例提供的一种用于存储器或存内计算的阵列单元结构100包括：第一晶体管10、第二晶体管20以及电阻变化特性器件30。
第一晶体管10和第二晶体管20可以为标准阈值晶体管、低阈值晶体管或高阈值晶体管。
本实施例中，第一晶体管10为标准阈值晶体管。
第一晶体管10的栅极连接字线(WL)，源极连接源线(SL)，漏极与电阻变化特性器件30的一端相连接，
电阻变化特性器件30为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件，此类特性器件包括阻变器件、磁性通道结器件、二维器件、浮栅类器件或半浮栅类器件。
本实施例中，电阻变化特性器件30为阻变器件。
电阻变化特性器件30的另一端连接位线(BL)。
本实施例中，如图1(a)所示，第二晶体管20选用NMOS，第二晶体管20源极连接地线，栅极连接第一晶体管10的漏极，漏极连接计算位线(CBL)，此时该阵列单元结构100的工作方法为：
当源线电压大于位线电压时，若电阻变化特性器件30为高阻，则第二晶体管20的栅极电压为高电压，此时第二晶体管20能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件30为低阻，则第二晶体管20的栅极电压为低电压，此时第二晶体管20无法开启，从而抵抗低阻态波动。
当源线电压小于位线电压时，若电阻变化特性器件30为低阻，则第二晶体管20的栅极电压为高电压，此时第二晶体管20能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器件30为高阻，则第二晶体管20的栅极电压为低电压，此时第二晶体管20无法开启，从而抵抗高阻态波动。
在其他实施例中，如图1(b)所示，还可以为第二晶体管20选用NMOS，源极连接计算源线(CSL)，栅极连接第一晶体管10的漏极，漏极连接计算位线，此时该阵列单元结构100的工作方法为：
当源线电压大于位线电压时，若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为低电压，此时无论计算源线为高电压还是低电压，第二晶体管20无法开启，从而抵抗低阻态波动；若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，第二晶体管20能够开启，将计算位线电流抽取或者注入,从而实现存内计算，
当源线电压小于位线电压时，若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为低电压，此时无论计算源线为高电压还是低电压，第二晶体管20无法开启，从而抵抗高阻态波动；若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，第二晶体管20能够开启，将计算位线电流抽取或者注入,从而实现存内计算。
在其他实施例中，如图1(c)所示，还可以为第二晶体管20选用PMOS，源极连接电源线，栅极连接第一晶体管10的漏极，漏极连接计算位线，此时该阵列单元结构100的工作方法为：
当源线电压大于位线电压时，若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为低电压，此时第二晶体管20能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为高电压，此时第二晶体管20无法开启，从而抵抗高阻态波动，
当源线电压小于位线电压时，若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为低电压，第二晶体管20能够开启，并将计算位线抽取或者注入一部分电流；若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为高电压，第二晶体管20无法开启，从而抵抗低阻态波动。
在其他实施例中，如图1(d)所示，还可以为第二晶体管20选用PMOS，源极连接计算源线，栅极连接第一晶体管10的漏极，漏极连接计算位线，此时该阵列单元结构100的工作方法为：
当源线电压大于位线电压时，若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为高电压，无论计算源线为高电压还是低电压，此时第二晶体管20无法开启，从而抵抗高阻态波动；若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，第二晶体管20能够开启，将计算位线电流抽取或者注入,从而实现存内计算，
当源线电压小于位线电压时，若电阻变化特性器30件为低阻，则第二晶体管20的栅极电压为高电压，无论计算源线为高电压还是低电压，第二晶体管20无法开启，从而抵抗低阻态波动；若电阻变化特性器30件为高阻，则第二晶体管20的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，第二晶体管20能够开启，将计算位线电流抽取或者注入,从而实现存内计算。
图2是本发明实施例的单元结构形成的具体存储计算阵列。
如图2所示，将本实施例的阵列单元结构100重复排列形成3×3的阵列。每一行的字线并联，每一列的源线、位线、计算位线并联。
当进行存内计算时，源线添加高电压，位线接地，计算位线一端连接朝向地方向有正电流的电流源，另一端连接模数转换器。
开始存内计算时，某些行的字线变为高电压，这些行的阵列单元结构100导通。
若电阻变化特性器件30为低阻，并且存在波动，则第二晶体管20的栅极电压为低电压，此时第二晶体管20无法开启，不会向计算位线抽取电流。
若电阻变化特性器件30为高阻，则第二晶体管20的栅极电压为高电压，此时第二晶体管20开启，向计算位线抽取电流。由于计算位线上有多个开启的第二晶体管20，电流抽取的效应线性叠加，模数转换器通过分辨被抽取的电流的份数，就能识别字线开启的高阻的个数，从而完成存内计算。
<实施例二>
本实施例提供一种用于存储器或存内计算的阵列单元结构及其工作方法。
图3是本发明实施例的适用于SRAM的单元结构方框图的多种形态。
如图3所示，图3(a)、3(c)、3(e)、3(h)的一种用于存储器或存内计算的阵列单元结构包括静态随机存储器单元、第七晶体管。图3(b)、3(d)、3(f)、3(i)、3(g)包括静态随机存储器单元、第七晶体管以及第八晶体管。
静态随机存储器单元由6个晶体管组成。
第七晶体管的栅极与6管静态随机存储器单元的反相器的一端连接，
本实施例中，当进行存内计算时，计算位线一端连接朝向地方向有正电流的电流源，另一端连接模数转换器。
开始存内计算时，某些行的计算源线变为低电压。
若静态随机存储器单元存储低电压，并且存在波动，则第二晶体管的栅极电压为低电压，此时第七晶体管无法开启，不会向计算位线抽取电流。
若静态随机存储器单元存储高电压，此时第七晶体管开启，向计算位线抽取电流。由于计算位线上有多个开启的第七晶体管，电流抽取的效应线性叠加，模数转换器通过分辨被抽取的电流的份数，就能识别计算源线为低且静态随机存储器单元存储高电压的个数，从而完成存内计算。
<实施例三>
本实施例提供一种用于存储器或存内计算的阵列单元结构及其工作方法。
图4是本发明实施例的适用于DRAM的单元结构方框图的多种形态。
如图4所示，一种用于存储器或存内计算的阵列单元结构包括动态随机存储器和第二晶体管。
动态随机存储器由1个晶体管和1个电容组成。
第二晶体管的栅极与动态随机存储器的电容的正电极一端连接，
本实施例中，当进行存内计算时，计算位线一端连接朝向地方向有正电流的电流源，另一端连接模数转换器。
开始存内计算时，某些行的计算源线变为低电压。
若电容单元存储低电压，并且存在波动，则第二晶体管的栅极电压为低电压，此时第二晶体管无法开启，不会向计算位线抽取电流。
若电容器单元存储高电压，此时第二晶体管开启，向计算位线抽取电流。由于计算位线上有多个开启的第二晶体管，电流抽取的效应线性叠加，模数转换器通过分辨被抽取的电流的份数，就能识别计算源线为低且电容单元存储高电压的个数，从而完成存内计算。
实施例作用与效果
本实施例提供的一种用于存储器或存内计算的阵列单元结构及其工作方法，根据晶体管选用NMOS和PMOS的不同以及连接方式的不同，实现特定电压条件下在存储器低阻态或高阻态时开启或关闭，实现计算位线电流的抽取或注入，从而有效解决了低阻态和高阻态的波动问题。
本实施例提供的一种用于存储器或存内计算的阵列单元结构及其工作方法，将阵列单元结构排列为3×3的阵列形成存储计算阵列，其每一行的字线并联，每一列的源线、位线、计算位线并联，由于计算位线上有多个开启的第二晶体管，电流抽取的效应是线性叠加的，因此克服了存内计算中非线性问题。
上述实施例仅用于举例说明本发明的具体实施方式，而本发明不限于上述实施例的描述范围。

Claims (10)

1.一种用于存储器或存内计算的阵列单元结构，其特征在于，包括：
第一晶体管；
第二晶体管；以及
电阻变化特性器件，为在包括电流、电压、磁场的外部作用下其等效阻值可以在高阻和低阻之间变化的特性器件，
其中，所述第一晶体管和所述第二晶体管的源极连接地、连接电源或作为计算源线连接外界输入，
所述第一晶体管的栅极连接字线，源极连接源线，漏极与所述电阻变化特性器件的一端相连接，
所述电阻变化特性器件的另一端连接位线，
所述第二晶体管为NMOS，源极连接地线，栅极连接所述第一晶体管的漏极，漏极连接计算位线，或
所述第二晶体管为NMOS，源极连接计算源线，栅极连接所述第一晶体管的漏极，漏极连接计算位线，或
所述第二晶体管为PMOS，源极连接电源线，栅极连接所述第一晶体管的漏极，漏极连接计算位线，或
所述第二晶体管为PMOS，源极连接计算源线，栅极连接所述第一晶体管的漏极，漏极连接计算位线，
根据所述第二晶体管的阈值开关特性抑制所述电阻变化特性器件的高阻态电阻值波动或低阻态电阻值波动，并根据所述电阻变化特性器件的高阻态和低阻态转换为存内计算所需的电流信号作用于计算位线或计算源线。
2.根据权利要求1所述的用于存储器或存内计算的阵列单元结构，其特征在于：
其中，所述第一晶体管和所述第二晶体管为标准阈值晶体管、低阈值晶体管或高阈值晶体管。
3.根据权利要求1所述的用于存储器或存内计算的阵列单元结构，其特征在于：
其中，所述具有所述电阻变化特性器件为阻变器件、磁性通道结器件、二维器件、浮栅类器件或半浮栅类器件。
4.一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，具体步骤如下：
第一晶体管的栅极连接字线，源极连接源线，漏极与所述电阻变化特性器件的一端相连接，所述电阻变化特性器件的另一端连接位线，所述第二晶体管选用NMOS，源极连接地线，栅极连接第一晶体管的漏极，漏极连接计算位线，
当源线电压大于位线电压时，若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为高电压，此时所述第二晶体管能够开启，并将计算位线抽取或注入一部分电流；若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为低电压，此时所述第二晶体管无法开启，从而抵抗低阻态波动，
当源线电压小于位线电压时，若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为高电压，此时所述第二晶体管能够开启，并将计算位线抽取或注入一部分电流；若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为低电压，此时所述第二晶体管无法开启，从而抵抗高阻态波动。
5.一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，具体步骤如下：
第一晶体管的栅极连接字线，源极连接源线，漏极与所述电阻变化特性器件的一端相连接，所述电阻变化特性器件的另一端连接位线，所述第二晶体管选用NMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，
当源线电压大于位线电压时，若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为低电压，此时无论计算源线为高电压还是低电压，所述第二晶体管无法开启，从而抵抗低阻态波动；若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，所述第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算
当源线电压小于位线电压时，若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为低电压，此时无论计算源线为高电压还是低电压，所述第二晶体管无法开启，从而抵抗高阻态波动；若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为高电压，此时当计算源线或者计算位线为低电压时，所述第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算。
6.一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，具体步骤如下：
第一晶体管的栅极连接字线，源极连接源线，漏极与所述电阻变化特性器件的一端相连接，所述电阻变化特性器件的另一端连接位线，所述第二晶体管选用PMOS，源极连接电源线，栅极连接第一晶体管的漏极，漏极连接计算位线，
当源线电压大于位线电压时，若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为低电压，此时所述第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为高电压，此时所述第二晶体管无法开启，从而抵抗高阻态波动，
当源线电压小于位线电压时，若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为低电压，所述第二晶体管能够开启，并将计算位线抽取或者注入一部分电流；若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为高电压，所述第二晶体管无法开启，从而抵抗低阻态波动。
7.一种用于存储器或存内计算的阵列单元结构工作方法，其特征在于，具体步骤如下：
第一晶体管的栅极连接字线，源极连接源线，漏极与所述电阻变化特性器件的一端相连接，所述电阻变化特性器件的另一端连接位线，所述第二晶体管选用PMOS，源极连接计算源线，栅极连接第一晶体管的漏极，漏极连接计算位线，
当源线电压大于位线电压时，若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为高电压，无论计算源线为高电压还是低电压，此时所述第二晶体管无法开启，从而抵抗高阻态波动；若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，所述第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算，
当源线电压小于位线电压时，若所述电阻变化特性器件为低阻，则所述第二晶体管的栅极电压为高电压，无论计算源线为高电压还是低电压，所述第二晶体管无法开启，从而抵抗低阻态波动；若所述电阻变化特性器件为高阻，则所述第二晶体管的栅极电压为低电压，此时当计算源线或者计算位线为高电压时，所述第二晶体管能够开启，将计算位线电流抽取或者注入，从而实现存内计算。
8.一种用于存储器或存内计算的阵列单元结构，用于静态随机存储器的存内计算，其特征在于，包括：
静态随机存储器单元，由6个晶体管组成；以及
第七晶体管，
所述第七晶体管的栅极与所述6管静态随机存储器单元的反相器的一端连接，
所述第七晶体管为NMOS，其源极连接地线，漏极连接计算位线，或
所述第七晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或
所述第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或
所述第七晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，
根据所述第七晶体管的阈值开关特性将所述静态随机存储器中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
9.一种用于存储器或存内计算的阵列单元结构，用于静态随机存储器的存内计算，其特征在于，包括：
静态随机存储器单元，由6个晶体管组成；
第七晶体管；以及
第八晶体管，
其中，所述第七晶体管和所述第八晶体管的栅极与所述6管静态随机存储器单元的反相器的一端连接，
所述第七晶体管为NMOS，其源极连接地线，漏极连接计算位线，所述第八晶体管为NMOS，其源极连接地线，漏极连接计算位线，或
所述第七晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，所述第八晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或
所述第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，所述第八晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或
所述第七晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，所述第八晶体管为PMOS，其源极连接电计算源线，漏极连接计算位线，或
所述第七晶体管为PMOS，其源极连接电源线，漏极连接计算位线，所述第八晶体管为NMOS，其源极连接地线，漏极连接计算位线，
根据所述第七晶体管和所述第八晶体管的阈值开关特性将所述静态随机存储器中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
10.一种用于存储器或存内计算的阵列单元结构，用于动态随机存储器的存内计算，其特征在于，包括：
动态随机存储器，由1个晶体管和1个电容组成；
第二晶体管，
所述第二晶体管的栅极与所述动态随机存储器的电容的正电极一端连接，
所述第二晶体管为NMOS，其源极连接地线，漏极连接计算位线，或
所述第二晶体管为NMOS，其源极连接计算源线，漏极连接计算位线，或
所述第二晶体管为PMOS，其源极连接电源线，漏极连接计算位线，或
所述第二晶体管为PMOS，其源极连接计算源线，漏极连接计算位线，
根据所述第二晶体管的阈值开关特性抑制所述电容的低电压波动或者高电压波动，并将所述电容中的高低存储电压状态转换为存内计算所需的电流信号作用于计算源线或计算位线。
CN202010247625.3A 2020-03-31 2020-03-31 一种用于存储器或存内计算的阵列单元结构及其工作方法 Active CN111462798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010247625.3A CN111462798B (zh) 2020-03-31 2020-03-31 一种用于存储器或存内计算的阵列单元结构及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010247625.3A CN111462798B (zh) 2020-03-31 2020-03-31 一种用于存储器或存内计算的阵列单元结构及其工作方法

Publications (2)

Publication Number Publication Date
CN111462798A true CN111462798A (zh) 2020-07-28
CN111462798B CN111462798B (zh) 2022-06-14

Family

ID=71684336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010247625.3A Active CN111462798B (zh) 2020-03-31 2020-03-31 一种用于存储器或存内计算的阵列单元结构及其工作方法

Country Status (1)

Country Link
CN (1) CN111462798B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112015673A (zh) * 2020-10-22 2020-12-01 之江实验室 一种基于混合存储的存内计算的方法与装置
WO2021083356A1 (zh) * 2019-11-01 2021-05-06 华为技术有限公司 存算单元和芯片
WO2022061803A1 (zh) * 2020-09-27 2022-03-31 华为技术有限公司 存储库和动态随机存取存储器
CN115995256A (zh) * 2023-03-23 2023-04-21 北京大学 一种自校准电流编程及电流计算型存内计算电路及其应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099266A (en) * 1977-02-25 1978-07-04 Data General Corporation Single-chip bi-polar sense amplifier for a data processing system using MOS memory
US20120087172A1 (en) * 2010-10-12 2012-04-12 Fujitsu Limited Semiconductor memory and system
US8934313B2 (en) * 2011-02-15 2015-01-13 Samsung Electronics Co., Ltd. Negative voltage generator and semiconductor memory device
US20180158518A1 (en) * 2016-12-06 2018-06-07 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构
CN109688597A (zh) * 2018-12-18 2019-04-26 北京邮电大学 一种基于人工智能的雾无线接入网络组网方法及装置
US20190370639A1 (en) * 2018-06-01 2019-12-05 Arizona Board Of Regents On Behalf Of Arizona State University Multi-layer vector-matrix multiplication apparatus for a deep neural network
CN110597555A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 非易失性存内计算芯片及其运算控制方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099266A (en) * 1977-02-25 1978-07-04 Data General Corporation Single-chip bi-polar sense amplifier for a data processing system using MOS memory
US20120087172A1 (en) * 2010-10-12 2012-04-12 Fujitsu Limited Semiconductor memory and system
US8934313B2 (en) * 2011-02-15 2015-01-13 Samsung Electronics Co., Ltd. Negative voltage generator and semiconductor memory device
US20180158518A1 (en) * 2016-12-06 2018-06-07 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构
US20190370639A1 (en) * 2018-06-01 2019-12-05 Arizona Board Of Regents On Behalf Of Arizona State University Multi-layer vector-matrix multiplication apparatus for a deep neural network
CN109688597A (zh) * 2018-12-18 2019-04-26 北京邮电大学 一种基于人工智能的雾无线接入网络组网方法及装置
CN110597555A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 非易失性存内计算芯片及其运算控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021083356A1 (zh) * 2019-11-01 2021-05-06 华为技术有限公司 存算单元和芯片
WO2022061803A1 (zh) * 2020-09-27 2022-03-31 华为技术有限公司 存储库和动态随机存取存储器
CN112015673A (zh) * 2020-10-22 2020-12-01 之江实验室 一种基于混合存储的存内计算的方法与装置
CN112015673B (zh) * 2020-10-22 2021-03-16 之江实验室 一种基于混合存储的存内计算的方法与装置
CN115995256A (zh) * 2023-03-23 2023-04-21 北京大学 一种自校准电流编程及电流计算型存内计算电路及其应用

Also Published As

Publication number Publication date
CN111462798B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN111462798B (zh) 一种用于存储器或存内计算的阵列单元结构及其工作方法
US7221600B2 (en) Arithmetic circuit integrated with a variable resistance memory element
CN101685667A (zh) 静态随机存取存储器单元
Ly et al. In-depth characterization of resistive memory-based ternary content addressable memories
WO2013105460A1 (ja) 半導体記憶回路及び装置
US10026468B2 (en) DRAM with segmented word line switching circuit for causing selection of portion of rows and circuitry for a variable page width control scheme
CN106448725A (zh) 一种基于FinFET器件的读写分离存储单元
Goel et al. Process variations aware area efficient negative bit-line voltage scheme for improving write ability of SRAM in nanometer technologies
CN111863061A (zh) 磁性随机存储器及其数据读/写操作方法
Akashe et al. Analysis of power in 3T DRAM and 4T DRAM cell design for different technology
US3575617A (en) Field effect transistor, content addressed memory cell
Singh Tomar et al. Scaling of access and data transistor for high performance DRAM cell design
CN101178927A (zh) 应用于存储器的多稳态感测放大器
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
CN113096710A (zh) 一种单元电路及其动态三态内容寻址存储器
Liang et al. Size limitation of cross-point memory array and its dependence on data storage pattern and device parameters
US9865331B2 (en) Amplifier
CN109817253B (zh) 一种控制体电位的mram芯片
CN109935260A (zh) 一种利用多次复用策略的平均7t1r单元电路
CN107393581B (zh) 一种基于FinFET器件的单位线非对称存储单元
US7289370B2 (en) Methods and apparatus for accessing memory
CN102842340B (zh) 基于pnpn结构的sram电路及其读写方法
CN115035928A (zh) 基于单个mtj的超紧凑cam阵列及其操作方法
CN105336360B (zh) Sram存储阵列的控制电路和sram存储器
US20210350847A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant