CN111462669A - 源极驱动器 - Google Patents

Abstract

一种源极驱动器被提出。源极驱动器包括N个输出缓冲器、N‑1个开关、第一辅助开关、第二辅助开关以及第三辅助开关。N‑1个开关分别耦接在N个输出缓冲器的N个输出端间。第一辅助开关耦接在N个输出缓冲器的N个输出端中的第一输出端以及第一端点间。第二辅助开关耦接在第一输出端以及第二端点间。第三辅助开关耦接在第一输出端以及第三端点间。其中，第一端点、第二端点以及第三端点接收第一固定电压、第二固定电压、第三固定电压或为浮接的状态。

Description

源极驱动器

技术领域

本发明是有关于一种源极驱动器，且特别是有关于一种通用型的源极驱动器。

[相关申请的交叉引用]

本申请要求于2019年1月19日提交的美国临时申请案序号62/794,557的优先权，以及于2019年7月31日提交的美国申请案序号16/527,030的优先权。上述专利申请的全部内容在此引入作为参考，并成为本说明书的一部分。

背景技术

在开启或关闭显示器的电源时，由于电荷还残留在显示电路的电容内，因此显示器画面常出现残影而影响画质。在现有技术中，通常会在开机、关机时使显示器的源极驱动器的所有输出端短接在一起，或是短接在一起并耦接至一个固定电压，使显示电路的电容的电位稳定并且相同，以消除显示画面的残影问题。

但是，不同类型显示器所采取的消除残影的方法不同。有的类型的显示器需要在关机时使源极驱动器的所有输出端耦接共同电压。有的类型的显示器则需要在开机时使源极驱动器的所有输出端耦接共同电压。并且，有的类型的显示器则需要在开机时使源极驱动器的所有输出端耦接接地电压。因此，本领域的技术人员需要针对不同类型的显示器去设计不同版本的源极驱动器。也就是说，目前没有一种源极驱动器可以通用于所有类型的显示器。

发明内容

本发明提供一种源极驱动器，可有效消除显示器在开机、关机时的残影问题。并且本发明的源极驱动器可以通用于不同类型的显示器。

本发明的源极驱动器包括N个输出缓冲器、N-1个开关、第一辅助开关、第二辅助开关以及第三辅助开关。N-1个开关分别耦接在N个输出缓冲器的N个输出端间。第一辅助开关耦接在N个输出缓冲器的N个输出端中的第一输出端以及第一端点间。第二辅助开关耦接在第一输出端以及第二端点间。第三辅助开关耦接在第一输出端以及第三端点间。其中，第一端点、第二端点以及第三端点接收第一固定电压、第二固定电压、第三固定电压或为浮接的状态。

本发明的源极驱动器包括N个输出缓冲器、N-1个开关、第一辅助开关以及第二辅助开关。N-1个开关分别耦接在N个输出缓冲器的N个输出端间。第一辅助开关耦接在N个输出缓冲器的N个输出端中的第一输出端以及第一端点间。第二辅助开关耦接在第一输出端以及第二端点间。其中，第一端点以及第二端点接收第一固定电压、第二固定电压或为浮接的状态。

基于上述，本发明的源极驱动器至少设置了第一辅助开关、第二辅助开关、第一端点以及第二端点，并使第一端点以及第二端点接收第一固定电压、第二固定电压或为浮接的状态。如此一来，在开机、关机时源极驱动器的所有输出端可以短接在一起，或是短接在一起并耦接第一固定电压或第二固定电压，以避免显示器的画面残影问题。并且，本发明的源极驱动器可以通用于各类型的显示器。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出为本发明一实施例的源极驱动器的示意图。

图2示出为本发明一实施例的源极驱动器在内部电压源开启后的波形示意图。

图3示出为本发明一实施例的源极驱动器在内部电压源关闭后的波形示意图。

图4示出为本发明一实施例的电源开启重置电路的电路示意图。

图5示出为本发明一实施例的电源关闭检测电路的电路示意图。

图6示出为本发明一实施例的内部电压源检测电路的电路示意图。

图7示出为本发明一实施例的共同电压检测电路的电路示意图。

图8A示出为本发明一实施例的源极驱动器的示意图。

图8B示出为本发明一实施例的共同电压检测电路的电路示意图。

具体实施方式

图1示出为本发明一实施例的源极驱动器100的示意图。本发明的源极驱动器100可以集成电路(integrated circuit，IC)的形式应用于显示器(图未示)。请参考图1，源极驱动器100包括N个输出缓冲器Buf、N-1个开关SW、第一辅助开关ASW1、第二辅助开关ASW2以及第三辅助开关ASW3。其中，N为大于1的正整数。

源极驱动器100的N个输出缓冲器Buf的N个输出端Sout向显示器的像素电路(图未示)输出数据电压。N个输出端Sout间具有N-1个开关SW。第一辅助开关ASW1耦接在一个输出缓冲器Buf的输出端(以下记为第一输出端)以及第一端点T1间。举例来说，第一输出端可以是第N个输出缓冲器Buf的输出端。第一端点T1用以接收固定电压(以下记为第一固定电压)或为浮接(floating)的状态。第二辅助开关ASW2耦接在第一输出端以及第二端点T2间，第二端点T2用以接收固定电压(以下记为第二固定电压)或为浮接的状态。第三辅助开关ASW3耦接在第一输出端以及第三端点T3间，第三端点T3用以接收固定电压(以下记为第三固定电压)或为浮接的状态。

第一固定电压、第二固定电压、第三固定电压可依据设计需求选自半工作电压、共同电压以及接地电压。其中，半工作电压的电压值为源极驱动器100的工作电压的电压值的一半，共同电压则是介于半工作电压与接地电压之间。第一固定电压、第二固定电压、第三固定电压可以由源极驱动器100的内部电压源来提供，或是由源极驱动器100的外部电压源(图未示)提供。

在内部电压源开启后的一小段时间内，N-1个开关SW与第一辅助开关ASW1导通，使得N个输出端Sout短接在一起并通过第一端点T1浮接或接收第一固定电压。类似地，在内部电压源关闭后的一小段时间内，N-1个开关SW、第二辅助开关ASW2以及第三辅助开关ASW3导通，使得N个输出端Sout短接在一起并同时接收第二固定电压与第三固定电压。或者，使得N个输出端Sout短接在一起并接收第二固定电压(此时第三端点T3浮接)。又或者，使得N个输出端Sout短接在一起并接收第三固定电压(此时第二端点T2浮接)。如此一来，可以在内部电压源变化的过渡期间使N个输出端Sout的电位彼此相同且稳定，以消除显示电路(图未示)的电容的残留电荷或使显示电路的电容的电荷量一致，藉此避免显示器开机、关机时的残影问题。

在本实施例中，源极驱动器100设置在集成电路上，并且源极驱动器100的第一端点T1、第二端点T2以及第三端点T3分别设置在集成电路上的三个焊垫。这三个焊垫可以经由电路板上的布线接收源极驱动器100的外部电压源。并且，本领域的技术人员可以依据设计需求来设定第一固定电压、第二固定电压以及第三固定电压的电压值，或者使第一端点T1、第二端点T2以及第三端点T3浮接。

在一实施例中，第一端点T1所接收的第一固定电压与第二端点T2所接收的第二固定电压可以是半工作电压，而第三端点T3浮接。

在一实施例中，第一端点T1所接收的第一固定电压可以是半工作电压，第二端点T2所接收的第二固定电压可以是接地电压，而第三端点T3可以浮接或为接收接地电压。

在一实施例中，第一端点T1所接收的第一固定电压与第二端点T2所接收的第二固定电压皆为共同电压，而第三端点T3所接收的第三固定电压为接地电压。

在一实施例中，第一端点T1所接收的第一固定电压可以是接地电压，第二端点T2所接收的第二固定电压可以是共同电压，而第三端点T3所接收的第三固定电压可以是接地电压。

在一实施例中，第一端点T1为浮接，第二端点T2所接收的第二固定电压可以是共同电压，而第三端点T3所接收的第三固定电压可以是接地电压。

在一实施例中，第一端点T1以及第二端点T2皆接收接地电压，而第三端点T3可以浮接或接收接地电压。

在一实施例中，第一端点T1可以浮接，第二端点T2接收接地电压，而第三端点T3可以浮接或接收接地电压。

在一实施例中，第一端点T1、第二端点T2以及第三端点T3皆为浮接。

在上述多个实施例中，当第一固定电压与第二固定电压相同时，第一端点T1可以经由电路板上的线路耦接至第二端点T2。当第二固定电压与第三固定电压相同时，第二端点T2可以经由电路板上的线路耦接至第三端点T3。

请继续参照图1，第一辅助开关ASW1的导通或断开由第一信号S1控制，第二辅助开关ASW2以及第三辅助开关ASW3的导通或断开由第二信号S2控制。电源开启重置电路SC1用以在内部电压源开启时发出第一信号S1(即重置信号)，以将源极驱动器100的多个电子元件的电位重置。电源关闭检测电路SC2用以在内部电压源关闭时发出第二信号S2，以导通第二辅助开关ASW2以及第三辅助开关ASW3。在一实施例中，第一辅助开关ASW1、第二辅助开关ASW2以及第三辅助开关ASW3皆为晶体管建构的开关。另外，电源开启重置电路SC1以及电源关闭检测电路SC2的实施细节将留待后面说明。

图2示出为本发明一实施例的源极驱动器100在内部电压源开启后的波形示意图。请参照图2，为了能够突显时间点t1前后的输出端Sout的波形变化，输出端Sout的波形在时间点t1前被绘制为低电位，但是实际上，在时间点t1之前输出端Sout的电位处于未知状态(unknown)。在时间点t1时，电源开启重置电路SC1检测到内部电压源P开启，电源开启重置电路SC1的输出(第一信号S1)由低电位转为高电位。此时，第一端点T1接收第一固定电压(或浮接)，使得N个输出缓冲器Buf的N个输出端Sout被接在一起并固定在第一固定电压(或是第一端点T1浮接所导致的另一电压)。第一信号S1在时间点t1被发出，并维持至时间点t2，因此在时间点t1至时间点t2之间，输出端Sout与第一端点T1的电位相同。在时间点t2之后，输出端Sout之间的开关SW断开，输出端Sout开始正常地输出数据电压(在图2中以斜线表示)，而第一端点T1的电位仍维持在第一固定电压(或是第一端点T1浮接所导致的另一电压)。

图3示出为本发明一实施例的源极驱动器100在内部电压源关闭后的波形示意图。请参照图3，在时间点t3之前，输出端Sout正常地输出数据电压(在图3中以斜线表示)。在时间点t3时，电源关闭检测电路SC2检测到内部电压源P关闭，电源关闭检测电路SC2的输出(第二信号S2)由高电位转为低电位。在第二信号S2转为低电位时，第三端点T3的接地电压将第二端点T2的共同电压下拉至接地电压，使得N个输出缓冲器Buf的N个输出端Sout由共同电压下拉至接地电压。因此在时间点t3之后，输出端Sout维持在接地电压。

图4示出为本发明一实施例的电源开启重置电路SC1的电路示意图。请参照图4，电源开启重置电路400包括第一电容C1、第二电容C2、二极管串D、第一晶体管M1以及第二晶体管M2。其中，第一电容C1的第一端耦接操作电压VDD，第一电容C1的第二端耦接二极管串D的第一端，二极管串D的第二端耦接第一参考接地电压。在一实施例中，二极管串D可以包括二极管D1与二极管D2。二极管D1与二极管D2皆为顺向偏压并串接在一起。在其他实施例中，二极管串D所包含的二极管的数量可以是一个或大于两个。第一晶体管M1的第一端耦接操作电压VDD，第一晶体管M1的第二端耦接第二晶体管M2的第一端，第二晶体管M2的第二端耦接至第一参考接地电压。第一晶体管M1与第二晶体管M2的控制端接耦接至节点N1。节点N1位于第一电容C1的第二端与二极管串D的第一端之间。比较器T的输入端耦接于节点N2。节点N2位于第一晶体管M1的第二端与第二晶体管M2的第一端之间。比较器T的输出端输出第一信号S1。第二电容C2的第一端耦接比较器T的输入端，第二电容C2的第一端耦接至第一参考接地电压。在本实施例中，第一电容C1与第二电容C2皆为晶体管电容，二极管D1与二极管D2可由多个晶体管建构。

当操作电压VDD开始升高时，第一晶体管M1断开并且第二晶体管M2导通。此时，节点N2为低电位，导致比较器T输出为低电位。当操作电压VDD继续升高时，第一晶体管M1也导通了，使得第二电容器C2开始充电。此时，节点N2为高电位，导致比较器T输出为高电位。如此一来，随着操作电压VDD逐渐升高，电源开启重置电路400的输出(即第一信号S1)会先维持在低电位一段时间后，才逐渐转为高电位，而达成跟随操作电压VDD开启并发出重置信号的目的。在本实施例中，比较器T可以是施密特触发器(Schmitt trigger)。施密特触发器的结构以及应用已为该发明所属领域中具有通常知识者所熟知，故在此不再详述。

图5示出为本发明一实施例的电源关闭检测电路SC2的电路示意图。请参照图5，电源关闭检测电路500包括第一电阻R1、第三晶体管M3、第三电容C3以及第一反向器In1。第一电阻R1的第一端耦接参考电压VDD，第一电阻R1的第二端耦接第三晶体管M3的第一端，第三晶体管M3的第二端耦接第二参考接地电压，第三晶体管M3的控制端耦接内部电压源检测电压S_VCC。内部电压源检测电压S_VCC由内部电压源检测电路提供。第三电容C3的第一端耦接节点N3，第三电容C3的第二端耦接第一参考接地电压。其中，节点N3位于第一电阻R1的第二端与第三晶体管M3的第一端之间。第一反向器In1的输入端耦接节点N3，第一反向器In1的输出端输出第二信号S2。在本实施例中，第一电阻R1为晶体管电阻，第三电容C3为晶体管电容。

当内部电压源检测电压S_VCC为高电位时(检测到内部电压源)，第三晶体管M3导通，使得节点N3的电位被拉至第二参考接地电压。因此第一反向器In1依据节点N3的电位输出高电位。相反地，当内部电压源检测电压S_VCC为低电位时(未检测到内部电压源)，第三晶体管M3不导通，第三电容C3开始储存电能，使得节点N3的电位被拉至高电位。因此第一反向器In1依据节点N3的电位输出低电位。如此一来，电源关闭检测电路SC2可以达成检测内部电压源是否关闭的目的。

图6示出为本发明一实施例的内部电压源检测电路的电路示意图。请参照图6，内部电压源检测电路600用以提供内部电压源检测电压S_VCC。内部电压源检测电路600包括第二电阻R2、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第二反向器In2以及第三反向器In3。第二电阻R2的第一端耦接参考电压，第二电阻R2的第二端耦接第四晶体管M4的漏极端，第四晶体管M4的源极端耦接第二参考接地电压。第五晶体管M5的源极端耦接参考电压，第五晶体管M5的漏极端耦接第六晶体管M6的漏极端，第六晶体管M6的源极端耦接第二参考接地电压。第八晶体管M8的漏极端耦接节点N5，第八晶体管M8的源极端耦接第七晶体管M7的漏极端，第七晶体管M7的源极端耦接第二参考接地电压。其中，节点N5位于第五晶体管M5的漏极端与第六晶体管M6的漏极端之间。第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7的栅极端耦接至节点N4。其中，节点N4耦接至第四晶体管M4的漏极端。第二反向器In2的输入端耦接节点N5，第二反向器In2的输出端耦接节点N6。其中，节点N6耦接第八晶体管M8的控制端。第三反向器In3的输入端耦接节点N6，第三反向器In3的输出端输出内部电压源检测电压S_VCC。

其中，第四晶体管M4与第六晶体管M6构成电流镜(Current Mirror)，使镜电流流经节点N5。第五晶体管M5与第六晶体管M6构成反向器，以使节点N5的电位与节点N4的电位相反。当参考电压VDD为高时，第四晶体管M4导通。此时，节点N4的电平为低，节点N5的电平反向为高，节点N6的电平反向为低，使得内部电压源检测电压S_VCC的电平反向为高。相反地，当参考电压VDD为低时，第四晶体管M4断开。此时，节点N4的电平为高，节点N5的电平反向为低，节点N6的电平反向为高，使得内部电压源检测电压S_VCC的电平反向为低。另外，第八晶体管M8与第七晶体管M7在节点N6的电平为高时发挥钳制的作用。当节点N6的电平为高时，第八晶体管M8与第七晶体管M7皆导通，故而将节点N5钳制在低电位。当节点N6的电平为低时，第八晶体管M8则断开。如此一来，内部电压源检测电路600可以提供内部电压源检测电压S_VCC，达到检测内部电压源的目的。

在前述实施例中，第二辅助开关ASW2以及第三辅助开关ASW3都由指示内部电压源关闭的第二信号S2控制。举例来说，电源关闭检测电路SC2在检测到内部电压源关闭时发出第二信号S2，以同时导通第二辅助开关ASW2以及第三辅助开关ASW3。

在另一实施例中，第二辅助开关ASW2可以由指示内部电压源关闭的第二信号S2控制，而第三辅助开关ASW3可以由指示内部电压源关闭并且N个输出端降至共同电压的第三信号S3来控制。具体来说，第二端点T2连接共同电压并且第三端点T3连接接地电压，当第二辅助开关ASW2经第二信号S2导通而使得输出端Sout的电位降至共同电压时，第三辅助开关ASW3可以经由共同电压检测电路发出的第三信号S3而导通，使得输出端Sout的电位由共同电压再拉低到接地电压。其中，第二信号S2产生的细节已在前面说明过，故在此不再赘述。在此实施例中，源极驱动器可进一步包括共同电压检测电路，用以在显示器关机时检测输出端Sout是否已经降至共同电压。具体来说，共同电压检测电路可由第二信号S2致能。另外，共同电压检测电路可以合并在电源关闭检测电路当中，也可以独立于电源关闭检测电路之外。

图7示出为本发明一实施例的共同电压检测电路的电路示意图。请参照图7，共同电压检测电路700包括第九晶体管M9、第三电阻R3以及第四反向器In4。第九晶体管M9的第一端耦接半工作电压HVDD，第九晶体管M9的第二端耦接第三电阻R3的第一端，并且第九晶体管M9受输出端Sout的电压控制。具体来说，第九晶体管M9的控制端可以接收输入电压，此输入电压可以是N个输出端中的第二输出端的电压。第三电阻R3的第二端耦接第二参考接地电压。第四反向器In4的输入端耦接在第九晶体管M9的第二端(节点N7)，第四反向器In4的输出端输出一输出电压。

当输入电压为高时(例如半工作电压)，第九晶体管M9断开，节点N7为低电平，输出电压Vout反向为高电平。相反地，当输入电压降低时(例如降低至共同电压)，第九晶体管M9导通，节点N7为高电平，输出电压Vout反向为低电平。在输出电压Vout为低电平时，第三辅助开关ASW3会接收第三信号S3并导通，使得输出端Sout的电位由共同电压拉低到接地电压。如此一来，共同电压检测电路700可以达到检测输出端Sout的电位是否降至共同电压，以发出第三信号S3导通第三辅助开关ASW3的目的。

在本实施例中，图4的电容、二极管串以及比较器都可以由晶体管构成。类似地，图5的电阻、电容以及反向器都可以由晶体管构成，图6的电阻以及反向器都可以由晶体管构成，图7的电阻以及反向器都可以由晶体管构成。

图8A示出为本发明一实施例的源极驱动器200的示意图。图8A是图1的变型例。图8A与图1的差异在于以共同电压检测电路SC4以及第四辅助开关ASW4来替代图1的第三端点T3以及第三辅助开关ASW3的功能。简单来说，图8A中的源极驱动器200省略了第三端点T3。

请见图8A，第四辅助开关ASW4耦接在第二辅助开关ASW2以及参考接地电压之间，并且第四辅助开关ASW4由第三信号控制。与图1类似的是，在内部电压源关闭后的一小段时间内，N-1个开关SW以及第二辅助开关ASW2导通，使得N个输出端Sout短接在一起并同时接收第二固定电压。与图1不同的是，共同电压检测电路SC4可以检测到第二端点T2的电压。共同电压检测电路SC4在检测到第二端点T2为共同电压时，通过第四信号S4来导通第四辅助开关ASW4，使得在内部电压源关闭后，输出端Sout的电压可以由共同电压下拉至参考接地电压。

另外，关于图8A中的N个输出缓冲器Buf、开关SW、第一端点T1、第二端点T2、第一辅助开关ASW1、第二辅助开关ASW2、输出端Sout、电源开启重置电路SC1、电源关闭检测电路SC2，可以参考图1至图6中的同名元件的相关说明，此处不再赘述。图8A的共同电压检测电路SC4与图7的共同电压检测电路SC3的名称虽然相同，但在两者的电路结构略有差异，下面将以图8B进行说明。

图8B示出为本发明一实施例的共同电压检测电路的电路示意图。图8B与图7的差异仅在于，图7的第九晶体管M9的控制端是接收输出端Sout的电压，而图8B的第九晶体管M9的控制端是接收第二端点T2的电压。当第二端点T2的电压为共同电压时，第九晶体管M9导通，节点N7为高电平，输出电压Vout反向为低电平。在输出电压Vout为低电平时，第四辅助开关ASW4会接收第四信号S4并导通，使得在内部电压源关闭后，输出端Sout的电压可以由共同电压下拉至参考接地电压。如此一来，共同电压检测电路800可以达到检测第二端点T2的电压是否为共同电压，以发出第四信号S4导通第四辅助开关ASW4的目的。

另外，关于图8B中的半工作电压HVDD、第九晶体管M9、节点N7、第三电阻R3以及第四反向器In4，可以参考图7中的同名元件的相关说明，此处不再赘述。

综上所述，本发明的源极驱动器至少设置了第一辅助开关、第二辅助开关、第一端点以及第二端点，使源极驱动器的多个输出缓冲器的多个输出端可以在开机、关机时依据设计需求短接在一起并浮接，或是短接在一起并连接一个固定电压，以消除显示器的画面残影的问题。并且，本发明的源极驱动器可以通用于各种类型的显示器。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (25)

1.一种源极驱动器，包括：

N个输出缓冲器，其中N为大于1的正整数；

N-1个开关，分别耦接在该N个输出缓冲器的N个输出端间；

第一辅助开关，耦接在所述输出缓冲器的该N个输出端中的第一输出端以及第一端点间；

第二辅助开关，耦接在该第一输出端以及第二端点间；以及

第三辅助开关，耦接在该第一输出端以及第三端点间，

其中，该第一端点、该第二端点以及该第三端点接收第一固定电压、第二固定电压、第三固定电压或为浮接的状态。

2.如权利要求1所述的源极驱动器，其中该源极驱动器设置在集成电路上，该第一端点、该第二端点以及该第三端点分别设置在该集成电路上的多个焊垫。

3.如权利要求1所述的源极驱动器，其中该第一固定电压、该第二固定电压以及该第三固定电压由该源极驱动器的内部电压源提供或由该源极驱动器的外部电压源提供。

4.如权利要求1所述的源极驱动器，其中该第一固定电压、该第二固定电压以及该第三固定电压选自半工作电压、共同电压以及接地电压，其中该半工作电压的电压值为该源极驱动器的工作电压的电压值的一半。

5.如权利要求1所述的源极驱动器，其中该N-1个开关以及该第一辅助开关由第一信号控制，该第一信号指示该源极驱动器的内部电压源开启，该N-1个开关、该第二辅助开关以及该第三辅助开关由第二信号控制，该第二信号指示该内部电压源关闭。

6.如权利要求1所述的源极驱动器，其中该N-1个开关以及该第一辅助开关由第一信号控制，该第一信号指示该源极驱动器的内部电压源开启，该N-1个开关以及该第二辅助开关由第二信号控制，该第二信号指示该内部电压源关闭，该N-1个开关以及该第三辅助开关由第三信号控制，该第三信号指示该内部电压源关闭并且该N个输出端降至该共同电压。

7.如权利要求5或6所述的源极驱动器，还包含：

电源开启重置电路，用以在该内部电压源开启时发出重置信号，其中该重置信号作为该第一信号。

8.如权利要求7所述的源极驱动器，其中该电源开启重置电路包括：

第一电容，其中该第一电容的第一端接收该内部电压源；

二极管串，其中该二极管串的第一端耦接该第一电容的第二端，该二极管串的第二端耦接参考接地电压；

第一晶体管，其中该第一晶体管的第一端接收该内部电压源，该第一晶体管的控制端耦接该第一电容的第二端；

第二晶体管，其中该第二晶体管的第一端耦接该第一晶体管的第二端，该第二晶体管的第二端耦接该参考接地电压，该第二晶体管的控制端耦接该第一电容的第二端；

比较器，其中该比较器的输入端耦接该第一晶体管的该第二端，该比较器的输出端输出该重置信号；以及

第二电容，其中该第二电容的第一端耦接该比较器的输入端，该第二电容的第二端偶接该参考接地电压。

9.如权利要求8所述的源极驱动器，其中该二极管串包括由多个晶体管建构的多个二极管，并且所述二极管相互串联耦接。

10.如权利要求5或6所述的源极驱动器，还包含：

电源关闭检测电路，用以在该内部电压源关闭时发出该第二信号。

11.如权利要求10所述的源极驱动器，其中该电源关闭检测电路包括：

第一电阻，其中该第一电阻的第一端耦接参考电压；

第一晶体管，其中该第一晶体管的第一端耦接该第一电阻的第二端，该第一晶体管的第二端耦接第一参考接地电压，该第一晶体管的控制端耦接该内部电压源检测电压；

电容，其中该电容的第一端耦接该第一电阻的第二端，该电容的第二端耦接该第二参考接地电压；以及

第一反向器，其中该第一反向器的第一端耦接该电容的第一端，该第一反向器的第二端提供该第二信号。

12.如权利要求11所述的源极驱动器，其中该内部电压源检测电压由电源电压检测电路产生，该电源电压检测电路包括：

第二电阻，其中该第二电阻的第一端耦接该参考电压；

第二晶体管，其中该第二晶体管的第一端耦接至该第二电阻的第二端，该第二晶体管的第二端接收该第一参考接地电压，该第二晶体管的控制端耦接至该第二晶体管的第一端；

第三晶体管，其中该第三晶体管的第一端耦接该内部电源电压，该第三晶体管的控制端耦接该第二晶体管的控制端；

第四晶体管，其中该第四晶体管的第一端耦接该第三晶体管的第二端，该第四晶体管的第二端耦接该第一参考接地电压，该第四晶体管的控制端耦接该第二晶体管的控制端；

第五晶体管，其中该第五晶体管的第二端耦接该第一参考接地电压，该第五晶体管的控制端耦接该第二晶体管的控制端；

第六晶体管，其中该第六晶体管的第一端耦接该第三晶体管的第二端，该第六晶体管的第二端耦接该第五晶体管的第一端；

第二反向器，其中该第二反向器的第一端耦接该第六晶体管的第一端，该第二反向器的第二端耦接该第六晶体管的控制端；以及

第三反向器，其中该第三反向器的第一端耦接该第二反向器的第二端，该第三反向器的第二端提供该内部电压源检测电压。

13.如权利要求6所述的源极驱动器，还包括：

共同电压检测电路，用以在该内部电压源关闭并且该N个输出端的电压降至该共同电压时发出该第三信号，其中该共同电压检测电路包括：

晶体管，其中该晶体管的第一端耦接参考电压，该晶体管的控制端接收该N个输出端中的第二输出端的电压；

电阻，其中该电阻的第一端耦接该晶体管的第二端，该电阻的第二端耦接参考接地电压；以及

反向器，其中该反向器的输入端耦接在该晶体管的第二端，该反向器的输出端输出一输出电压。

14.一种源极驱动器，包括：

N个输出缓冲器，其中N为大于1的正整数；

N-1个开关，分别耦接在该N个输出缓冲器的N个输出端间；

第一辅助开关，耦接在所述输出缓冲器的该N个输出端中的第一输出端以及第一端点间；以及

第二辅助开关，耦接在该第一输出端以及第二端点间，其中，该第一端点以及该第二端点接收第一固定电压、第二固定电压或为浮接的状态。

15.如权利要求14所述的源极驱动器，其中该源极驱动器设置在集成电路上，该第一端点以及该第二端点分别设置在该集成电路上的多个焊垫。

16.如权利要求14所述的源极驱动器，其中该第一固定电压以及该第二固定电压由该源极驱动器的内部电压源提供或由该源极驱动器的外部电压源提供。

17.如权利要求14所述的源极驱动器，其中该第一固定电压以及该第二固定电压选自半工作电压、共同电压以及接地电压，其中该半工作电压的电压值为该源极驱动器的工作电压的电压值的一半。

18.如权利要求14所述的源极驱动器，其中该N-1个开关以及该第一辅助开关由第一信号控制，该第一信号指示该源极驱动器的内部电压源开启，该N-1个开关以及该第二辅助开关由第二信号控制，该第二信号指示该内部电压源关闭。

19.如权利要求18所述的源极驱动器，还包含：

电源开启重置电路，用以在该内部电压源开启时发出重置信号，其中该重置信号作为该第一信号。

20.如权利要求19所述的源极驱动器，其中该电源开启重置电路包括：

第一电容，其中该第一电容的第一端接收该内部电压源；

二极管串，其中该二极管串的第一端耦接该第一电容的第二端，该二极管串的第二端耦接参考接地电压；

第一晶体管，其中该第一晶体管的第一端接收该内部电压源，该第一晶体管的控制端耦接该第一电容的第二端；

第二晶体管，其中该第二晶体管的第一端耦接该第一晶体管的第二端，该第二晶体管的第二端耦接该参考接地电压，该第二晶体管的控制端耦接该第一电容的第二端；

比较器，其中该比较器的输入端耦接该第一晶体管的该第二端，该比较器的输出端输出该重置信号；以及

第二电容，其中该第二电容的第一端耦接该比较器的输入端，该第二电容的第二端偶接该参考接地电压。

21.如权利要求20所述的源极驱动器，其中该二极管串包括由多个晶体管建构的多个二极管，并且所述二极管相互串联耦接。

22.如权利要求18所述的源极驱动器，还包含：

电源关闭检测电路，用以在该内部电压源关闭时发出该第二信号。

23.如权利要求22所述的源极驱动器，其中该电源关闭检测电路包括：

第一电阻，其中该第一电阻的第一端耦接参考电压；

第一晶体管，其中该第一晶体管的第一端耦接该第一电阻的第二端，该第一晶体管的第二端耦接第一参考接地电压，该第一晶体管的控制端耦接该内部电压源检测电压；

电容，其中该电容的第一端耦接该第一电阻的第二端，该电容的第二端耦接该第二参考接地电压；以及

第一反向器，其中该第一反向器的第一端耦接该电容的第一端，该第一反向器的第二端提供该第二信号。

24.如权利要求23所述的源极驱动器，其中该内部电压源检测电压由电源电压检测电路产生，该电源电压检测电路包括：

第二电阻，其中该第二电阻的第一端耦接该参考电压；

第二晶体管，其中该第二晶体管的第一端耦接至该第二电阻的第二端，该第二晶体管的第二端接收该第一参考接地电压，该第二晶体管的控制端耦接至该第二晶体管的第一端；

第三晶体管，其中该第三晶体管的第一端耦接该内部电源电压，该第三晶体管的控制端耦接该第二晶体管的控制端；

第四晶体管，其中该第四晶体管的第一端耦接该第三晶体管的第二端，该第四晶体管的第二端耦接该第一参考接地电压，该第六晶体管的控制端耦接该第二晶体管的控制端；

第五晶体管，其中该第五晶体管的第二端耦接该第一参考接地电压，该第五晶体管的控制端耦接该第二晶体管的控制端；

第六晶体管，其中该第六晶体管的第一端耦接该第三晶体管的第二端，该第六晶体管的第二端耦接该第五晶体管的第一端；

第二反向器，其中该第二反向器的第一端耦接该第六晶体管的第一端，该第二反向器的第二端耦接该第六晶体管的控制端；以及

第三反向器，其中该第三反向器的第一端耦接该第二反向器的第二端，该第三反向器的第二端提供该内部电压源检测电压。

25.如权利要求14所述的源极驱动器，还包括：

第三辅助开关，耦接在该第二辅助开关以及参考接地电压之间，其中该第三辅助开关由第三信号控制；以及

共同电压检测电路，用以在检测到该第二端点为共同电压时通过该第三信号来导通该第三辅助开关，其中该共同电压检测电路包括：

晶体管，其中该晶体管的第一端耦接参考电压，该晶体管的控制端接收该第二端点的电压；

电阻，其中该电阻的第一端耦接该晶体管的第二端，该电阻的第二端耦接该参考接地电压；以及

反向器，其中该反向器的输入端耦接在该晶体管的第二端，该反向器的输出端输出一输出电压。

Images