CN111459855B - 存储器系统 - Google Patents

存储器系统 Download PDF

Info

Publication number
CN111459855B
CN111459855B CN201910738964.9A CN201910738964A CN111459855B CN 111459855 B CN111459855 B CN 111459855B CN 201910738964 A CN201910738964 A CN 201910738964A CN 111459855 B CN111459855 B CN 111459855B
Authority
CN
China
Prior art keywords
power consumption
consumption value
memory chip
controller
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910738964.9A
Other languages
English (en)
Other versions
CN111459855A (zh
Inventor
小泉慎哉
渡边幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN111459855A publication Critical patent/CN111459855A/zh
Application granted granted Critical
Publication of CN111459855B publication Critical patent/CN111459855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

实施方式提供一种能够抑制处理能力降低的存储器系统。实施方式的存储器系统具备第1存储器芯片及连接着第1存储器芯片的控制器。控制器包含：第1电路，发行指令；第2电路，基于从第1电路接收的指令对第1存储器芯片进行控制；及第3电路，管理第1差量电力消耗值，该第1差量电力消耗值为第1电力消耗值与第2电力消耗值的差，该第1电力消耗值为与执行第1动作时第1存储器芯片所消耗的第1电力相关，该第2电力消耗值为与于中断第1动作的情况下第1存储器芯片所消耗的第2电力相关，并基于第1差量电力消耗值，判定是否能够使第1存储器芯片中断第1动作而使第1存储器芯片执行第2动作。

Description

存储器系统
[相关申请案]
本申请案享有以日本专利申请案2019-7678号(申请日：2019年1月21日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种存储器系统。
背景技术
作为存储器系统，已知搭载着NAND型闪速存储器等非易失性半导体存储器的SSD(Solid State Drive，固态驱动器)。
发明内容
实施方式提供一种能够抑制处理能力降低的存储器系统。
实施方式的存储器系统具备第1存储器芯片及连接着第1存储器芯片的控制器。控制器包含：第1电路，发行指令；第2电路，基于从第1电路接收的指令对第1存储器芯片进行控制；及第3电路，管理第1差量电力消耗值，该第1差量电力消耗值为第1电力消耗值与第2电力消耗值的差，该第1电力消耗值为与执行第1动作时第1存储器芯片所消耗的第1电力相关，该第2电力消耗值为与在中断第1动作的情况下第1存储器芯片所消耗，并基于第1差量电力消耗值，判定是否能够使第1存储器芯片中断第1动作而使第1存储器芯片执行第2动作。
附图说明
图1是第1实施方式的存储器系统的框图。
图2是第1实施方式的存储器系统所具备的存储器芯片的框图。
图3是第1实施方式的存储器系统所具备的存储器芯片中的存储单元阵列的电路图。
图4是表示第1实施方式的存储器系统中的节流控制器中的电力节流控制的一例的图。
图5是表示在第1实施方式的存储器系统中在暂时中止模式期间中执行其它指令的一例的图。
图6是表示第1实施方式的存储器系统中的整体的动作的流程的流程图。
图7是表示第1实施方式的存储器系统中的整体的动作的流程的流程图。
图8是表示第2实施方式的存储器系统中的电力消耗值的占有率的设定动作的流程的流程图。
图9是变化例的存储器系统的框图。
具体实施方式
以下，参照附图对实施方式进行说明。附图是示意性的图。此外，在以下的说明中，对具有大致相同的功能及构成的构成要素标注相同符号。构成参照符号的文字之后的数字是通过包含相同文字的参照符号而参照，且是为了将具有相同的构成的要素彼此区分而使用。于无须将由包含相同文字的参照符号表示的要素相互区分的情况下，这些要素通过仅包含相同文字的参照符号而参照。
1.第1实施方式
以下，对第1实施方式的存储器系统进行说明。此外，在以下的说明中，以存储器系统为SSD(solid state drive)的情形为例进行说明。
1.1构成
1.1.1存储器系统的整体构成
首先，使用图1，对存储器系统1的整体构成进行说明。
如图1所示，存储器系统1包含存储器控制器10、M(M为2以上的整数)个非易失性存储器芯片11_0～11_(M-1)、及RAM(random access memory，随机存取存储器)12。以下，在不限定存储器芯片11_0～11_(M-1)的各者的情况下，表述为存储器芯片11。
存储器控制器10管理存储器芯片11的存储空间。另外，存储器控制器10响应来自主机装置2的要求，对存储器芯片11命令数据的读出动作、写入动作、及删除动作等。存储器控制器10例如也可为SoC(system on a chip，系统单芯片)。此外，存储器控制器10的各功能可由专用电路实现，也可通过处理器执行固件而实现。在本实施方式中，对在存储器控制器10内设置着专用电路的情况下进行说明。
在存储器系统1，设定着电力消耗值的上限值作为装置规格。为了遵守电力消耗值的上限值，而在存储器控制器10中进行电力节流(throttling)控制。更具体来说，例如，在存储器控制器10，预先设定着用来对存储器系统1整体的电力消耗进行控制的电力消耗值的上限值。而且，在从存储器控制器10发送至存储器芯片11的指令中，写入动作、删除动作、或读出动作等的指令定义为节流对象的指令，被分配与各电力消耗对应的电力消耗值。例如，在电力消耗由大至小依序为读出动作、写入动作、及删除动作的情况下，电力消耗值设定为由大至小依序为读出动作、写入动作、及删除动作的值。如果想要执行的多个指令的电力消耗值的合计超过电力消耗值的上限值，那么存储器控制器10能够同时执行这些多个指令。存储器控制器10以作为存储器系统1整体执行中的多个指令的电力消耗值的合计不超过电力消耗值的上限值的方式进行控制，由此对电力消耗进行控制。
另外，存储器系统1在将与被赋予电力消耗值的指令对应的动作中断的情况下，能够将通过从动作状态转变为中断状态而产生的差量的电力的消耗量(以下，表述为“差量电力消耗值”)作为能够出借的电力的消耗量出借至电力消耗值比能够出借的电力的消耗量小的其它指令，而执行其它指令。
存储器控制器10包含处理器(CPU：central processing unit，中央处理器)20、缓冲控制器21、指令调度器22、节流控制器23、主机接口电路24、M个NAND控制器25_0～25_(M-1)、及与NAND控制器25_0～25_(M-1)分别对应的M个暂时中止控制器26_0～26_(M-1)。以下，在不限定NAND控制器25_0～25_(M-1)的各者的情况下，表述为NAND控制器25。在不限定暂时中止控制器26_0～26_(M-1)的各者的情况下，表述为暂时中止控制器26。
处理器20对存储器控制器10整体的动作进行控制。另外，处理器20执行废料收集、耗损平均等用来管理存储器芯片11的各种处理。废料收集是在进行删除动作时，使处于删除对象的存储器区域内的有效数据保存至其它存储器区域的动作。进而，处理器20执行各种运算。例如，处理器20执行数据的加密处理或随机化处理等。
缓冲控制器21对存储器控制器10与RAM12之间的数据的发送接收进行控制。
指令调度器22如果从主机装置2或处理器20接收写入动作、读出动作、或删除动作等动作要求，那么发行与其对应的指令(包含地址或数据等)。而且，指令调度器22选择执行要求的NAND控制器25，发送已发行的指令。例如，指令调度器22在想要使执行中的写入动作或删除动作中断，执行基于处理器20的判断或主机装置2的指定等的优先度相对较高的动作要求(例如，读出动作)的情况下，将与该动作要求对应的指令作为优先指令发行。例如，优先指令也可为被赋予暂时中止指令或其它前缀指令的动作要求的指令。
节流控制器23管理存储器系统1整体执行的多个指令的电力消耗值，进行节流控制。例如，节流控制器23如果从NAND控制器25接受能否执行节流管理对象的指令的询问，那么根据接受询问的指令的电力消耗值与电力可消耗的量(例如，从电力消耗值的上限值减去执行中的指令的电力消耗值的合计所得的值)判定能否执行指令，将其结果发送至NAND控制器25。另外，节流控制器23如果从NAND控制器25接收指令结束的报告，那么将已结束的指令的电力消耗值加上电力可消耗的量。
另外，节流控制器23于为了废料收集或耗损平均等而想要对任意的存储器芯片11集中存取的情况下，如果从处理器20接收该意旨的指示，那么将电力可消耗的量优先地赋予至所对应的NAND控制器25，并限制电力可消耗的量向其它NAND控制器25的赋予。即，节流控制器23可针对每个NAND控制器25设定相对于电力消耗值的上限值能够使用的电力消耗值的比率(以下，表述为“电力消耗值的占有率”)。
主机接口电路24经由控制器总线而与主机装置2连接，掌管与主机装置2的通信。主机接口电路24对处理器20、缓冲控制器21、及指令调度器22等，传送从主机装置2接收的要求(命令、地址、及数据等)。另外，主机接口电路25响应处理器20的命令，将从存储器芯片11读出的数据等发送至主机装置2。
NAND控制器25对所对应的存储器芯片11进行控制。此外，于图1的例中，表示了1个NAND控制器25对1个存储器芯片11进行控制的情况下，但1个NAND控制器25也可对多个存储器芯片11进行控制。
NAND控制器25如果从指令调度器22接收指令，那么一面调整多个指令的执行顺序，一面决定由存储器芯片11执行的1个指令。进而，NAND控制器25于已决定的指令为节流管理对象的情况下，对节流控制器23询问能否执行指令。
另外，NAND控制器25于在所对应的存储器芯片11为指令执行中接收优先指令的情况下，对暂时中止控制器26询问能否执行指令。
暂时中止控制器26管理所对应的NAND控制器25中的差量电力消耗值。更具体来说，例如，在连接于所对应的NAND控制器25的存储器芯片11中执行中的写入动作中断的情况下，分配至该存储器芯片11的电力消耗值仍维持至该写入动作结束为止，而不赋予至其它存储器芯片11。因此，暂时中止控制器26在连接于所对应的NAND控制器25的存储器芯片11中动作中断的期间，管理该存储器芯片中的电力消耗值(进行电力节流控制)。而且，暂时中止控制器26于在所对应的NAND控制器25(连接于NAND控制器25的存储器芯片11)中执行优先指令时，对优先指令分配差量电力消耗值。
由此，针对每个NAND控制器25(连接于NAND控制器25的存储器芯片11)管理差量电力消耗值。
更具体来说，例如，暂时中止控制器26如果从所对应的NAND控制器25接收能否执行优先指令的询问，那么将中断执行中的指令所产生的差量电力消耗值与优先指令的电力消耗值进行比较，判定能否执行优先指令。然后，暂时中止控制器26将判定结果发送至NAND控制器25。例如，暂时中止控制器26保存所对应的NAND控制器25的差量电力消耗值。或者，暂时中止控制器26于在暂时中止模式期间中执行优先指令的情况下，基于该指令信息，保存与优先指令对应的电力消耗值。此时，暂时中止控制器26例如也可与存储器芯片11的地址建立关联地保存电力消耗值。另外，暂时中止控制器26如果从所对应的NAND控制器25接收优先指令结束的报告，那么将已结束的优先指令的电力消耗值加上电力消耗值的能够出借的量(从差量电力消耗值减去执行中的指令的电力消耗值所得的值)。此外，关于利用暂时中止控制器26的差量电力消耗值的管理将在下文叙述。
存储器芯片11以包括多个存储单元的特定的写入单位进行数据的写入动作及读出动作。进而，存储器芯片11以包括多个写入单位的删除单位将数据删除。例如，于存储器芯片11为NAND型闪速存储器的情况下，存储器芯片11以页单位进行写入动作及读出动作。以下，对存储器芯片11为将存储单元晶体管在半导体衬底上三维地积层而成的三维积层型NAND型闪速存储器的情形进行说明。此外，存储器芯片11并不限定于三维积层型NAND型闪速存储器，也可为在半导体衬底上将存储单元晶体管二维地配置而成的平面型NAND型闪速存储器，也可为其它非易失性的存储器。关于存储器芯片11的构成的详细情况将在下文叙述。
RAM12例如为DRAM(dynamic random access memory，动态随机存取存储器)等半导体存储器，且用作处理器20的作业区域。例如，RAM12存储与指令对应的电力消耗值等。此外，RAM12也可设置于存储器控制器10内。
1.1.2存储器芯片的构成
接下来，使用图2，对存储器芯片11的构成进行说明。此外，于图2中由箭头线表示各方块间的连接的一部分，但方块间的连接并不限定于此。
如图2所示，存储器芯片11包含输入输出电路100、逻辑控制电路101、状态寄存器102、地址寄存器103、指令寄存器104、定序器105、就绪/忙碌电路106、电压产生电路107、存储单元阵列108、行解码器109、感测放大器110、数据寄存器111、及列解码器112。
输入输出电路100对与NAND控制器25的信号DQ的输入输出进行控制。更具体来说，输入输出电路100将从NAND控制器25经由信号DQ接收的数据DAT发送至数据寄存器111，将地址ADD发送至地址寄存器103，将指令CMD发送至指令寄存器104。另外，输入输出电路100将从状态寄存器102接收的状态信息STS、从数据寄存器111接收的数据DAT及从地址寄存器103接收的地址ADD等经由信号DQ发送至NAND控制器25。
逻辑控制电路101从NAND控制器25接收各种控制信号。而且，逻辑控制电路101根据已接收的控制信号，对输入输出电路100及定序器105进行控制。
状态寄存器102例如暂时保存写入动作、读出动作、及删除动作中的状态信息STS，并对NAND控制器25通知动作是否正常地结束。另外，状态寄存器102暂时保存写入动作时所取得的程序参数信息。
地址寄存器103暂时保存经由输入输出电路100从NAND控制器25接收的地址ADD。而且，地址寄存器103将行地址RA向行解码器109传送，将列地址CA传送至列解码器112。
指令寄存器104暂时保存经由输入输出电路100从NAND控制器25接收的指令CMD，并传送至定序器105。
定序器105对存储器芯片11整体的动作进行控制。更具体来说，定序器105根据指令寄存器104所保存的指令CMD，例如对状态寄存器102、就绪/忙碌电路106、电压产生电路107、行解码器109、感测放大器110、数据寄存器111、及列解码器112等进行控制，执行写入动作、读出动作、及删除动作等。
就绪/忙碌电路106根据定序器105的动作状态，将就绪/忙碌信号RBn发送至NAND控制器25。更具体来说，在存储器芯片11处于就绪状态的情况下，将信号RBn设为High(高)(“H”)电平，在存储器芯片11处于忙碌状态的情况下，将信号RBn设为Low(低)(“L”)电平。
电压产生电路107根据定序器105的控制，产生写入动作、读出动作、及删除动作所需要的电压，并将该已产生的电压供给至例如存储单元阵列108、行解码器109、及感测放大器110等。行解码器109及感测放大器110将从电压产生电路107供给的电压施加至存储单元阵列108内的存储单元晶体管。
存储单元阵列108具备包含与行及列建立对应的多个非易失性的存储单元晶体管(以下，也表述为“存储单元”)的多个区块BLK(BLK0、BLK1、…、BLK(L-1))(L为2以上的整数)。
行解码器109将行地址RA解码。行解码器109基于解码结果，对存储单元阵列108施加需要的电压。
感测放大器110在读出动作时感测从存储单元阵列108读出的数据。然后，感测放大器110将读出数据发送至数据寄存器111。另外，感测放大器110在写入动作时将写入数据发送至存储单元阵列108。
数据寄存器111具备多个锁存电路。锁存电路暂时保存写入数据或读出数据。
列解码器112例如在写入动作、读出动作、及删除动作时，将列地址CA解码，根据解码结果选择数据寄存器111内的锁存电路。
1.1.3存储单元阵列的构成
接下来，使用图3，对存储单元阵列108的构成进行说明。图3的例表示了区块BLK0，但其它区块BLK的构成也相同。
如图3所示，区块BLK0例如包含4个串单元SU(SU0～SU3)。而且，各串单元SU包含多个NAND串NS。NAND串NS的各者例如包含8个存储单元晶体管MT0～MT7、以及选择晶体管ST1及ST2。以下，在不限定存储单元晶体管MT0～MT7的各者的情况下表述为存储单元晶体管MT。存储单元晶体管MT具备控制栅极及电荷储存层，且非挥发地保存数据。
此外，存储单元晶体管MT可为电荷储存层使用绝缘膜的MONOS型，也可为电荷储存层使用导电层的FG型。另外，每个NAND串NS的存储单元晶体管MT的个数并不限定于8个，也可为16个或32个、64个、96个、128个等，其数量并不限定。进而，选择晶体管ST1及ST2的个数为任意，只要分别有1个以上即可。
存储单元晶体管MT串联连接于选择晶体管ST1的源极与选择晶体管ST2的漏极之间。更具体来说，存储单元晶体管MT0～MT7是其电流路径串联地连接。而且，存储单元晶体管MT7的漏极连接于选择晶体管ST1的源极，存储单元晶体管MT0的源极连接于选择晶体管ST2的漏极。
串单元SU0～SU3的各者中的选择晶体管ST1的栅极分别经由选择栅极线SGD0～SGD3连接于行解码器109。同样地，串单元SU0～SU3的各者中的选择晶体管ST2的栅极分别经由选择栅极线SGS0～SGS3连接于行解码器109。以下，在不限定选择栅极线SGD0～SGD3的各者的情况下，表述为选择栅极线SGD。在不限定选择栅极线SGS0～SGS3的各者的情况下，表述为选择栅极线SGS。此外，各串单元SU的选择栅极线SGS0～SGS3也可共通地连接。
处于区块BLK内的存储单元晶体管MT0～MT7的控制栅极分别共通连接于字线WL0～WL7。字线WL0～WL7连接于行解码器109。以下，在不限定字线WL0～WL7的各者的情况下，表述为字线WL。
处于串单元SU内的各NAND串NS的选择晶体管ST1的漏极连接于各不相同的位线BL0～BL(N-1)(N为2以上的整数)。以下，在不限定位线BL0～BL(N-1)的各者的情况下，表述为位线BL。各位线BL连接于感测放大器110。各位线BL于多个区块BLK间将处于各串单元SU内的1个NAND串NS共通地连接。进而，多个选择晶体管ST2的源极共通地连接于源极线SL。即，串单元SU是连接于不同的位线BL，且连接于同一选择栅极线SGD及SGS的NAND串NS的集合体。另外，区块BLK是使字线WL共通的多个串单元SU的集合体。而且，存储单元阵列108是使位线BL共通的多个区块BLK的集合体。
数据的写入及读出是对连接于任一个串单元SU中的任一个字线WL(以下，表述为选择字线WL)的存储单元晶体管MT一起进行。以下，在数据的写入及读出时，将对所选择的存储单元晶体管MT的各者一起写入或从各者读出的1位元的数据的集合称为“页”。
1.2节流控制器中的电力节流控制的例
接下来，使用图4，对节流控制器23中的电力节流控制的例进行说明。以下，对电力消耗值的上限值为“10”的情形进行说明。此外，电力消耗值的上限值能够任意地设定。
如图4所示，例如，节流控制器23于在任一个NAND控制器25中均不执行成为节流控制对象的指令的情况下，将电力消耗值的上限值“10”作为电力可消耗的量保存。在该状态下，例如，节流控制器23如果接收关于第1指令(例如，电力消耗值“3”)的询问，那么由于与询问的第1指令对应的电力消耗值“3”为电力可消耗的量“10”以下，所以判定为能够执行第1指令，将判定结果发送至所对应的NAND控制器25。而且，节流控制器23将电力可消耗的量变更为“7”。
接下来，例如，节流控制器23如果接收关于第2指令(例如，电力消耗值“3”)的询问，那么由于与询问的第2指令对应的电力消耗值“3”为电力可消耗的量“7”以下，所以判定为能够执行第2指令，将判定结果发送至所对应的NAND控制器25。而且，节流控制器23将电力可消耗的量变更为“4”。
接下来，例如，节流控制器23如果接收关于第3指令(例如，电力消耗值“3”)的询问，那么由于与询问的第3指令对应的电力消耗值“3”为电力可消耗的量“4”以下，所以判定为能够执行第3指令，将判定结果发送至所对应的NAND控制器25。而且，节流控制器23将电力可消耗的量变更为“1”。
接下来，例如，节流控制器23如果接收关于第4指令(例如，电力消耗值“3”)的询问，那么由于与询问的第4指令对应的电力消耗值“3”大于电力可消耗的量“1”，所以判定为无法执行第4指令，将判定结果发送至所对应的NAND控制器25。而且，节流控制器23维持电力可消耗的量“1”。
接下来，例如，节流控制器23如果从NAND控制器25接收第1指令的结束报告，那么将电力可消耗的量“1”加上与第1指令对应的电力消耗值“3”，将电力可消耗的量变更为“4”。
1.3暂时中止控制器中的电力节流控制的例
接下来，对暂时中止控制器26中的电力节流控制的例进行说明。
1.3.1写入动作及删除动作的动作模式
首先，对写入动作及删除动作的动作模式简单地进行说明。
写入动作及删除动作分别包含正常模式、暂时中止模式、及恢复执行模式的3个动作模式。正常模式是在开始写入动作或删除动作时选择的模式。暂时中止模式是在中断执行中的写入动作或删除动作时选择的模式。恢复执行模式是在重新开始被中断的写入动作或删除动作时选择的模式。
在本实施方式中，写入动作及删除动作中的电力消耗值根据动作模式而不同。更具体来说，例如，正常模式的电力消耗值与恢复执行模式的电力消耗值设定为相同的值。另外，暂时中止模式的电力消耗值设定为小于正常模式的电力消耗值及恢复执行模式的电力消耗值的电力消耗值，例如“0”。以下，在写入动作中，将正常模式及恢复执行模式的电力消耗值设为“3”，将暂时中止模式的电力消耗值设为“0”。
1.3.2在暂时中止模式期间中执行其它指令的例
接下来，使用图5，对在暂时中止模式期间中(从转变为暂时中止模式起至转变为恢复执行模式为止的期间)执行其它指令的情况下的一例进行说明。
如图5所示，例如，通过利用节流控制器23的节流控制，NAND控制器25_0执行第1指令，NAND控制器25_1执行第2指令，NAND控制器25_2执行第3指令。例如，在第1～第3指令与正常模式的写入动作分别对应的情况下，3个指令的电力消耗值的合计为“9”，少于电力消耗值的上限值“10”。
在该状态下，例如，如果曾执行第3指令的NAND控制器25_2将写入动作从正常模式转变为暂时中止模式，那么与该NAND控制器25_2对应的暂时中止控制器26_2将正常模式的电力消耗值“3”与已转变的暂时中止模式的电力消耗值“0”的差量即差量电力消耗值“3”作为能够出借的电力的消耗量管理。
然后，该暂时中止控制器26_2根据来自NAND控制器25_2的询问，例如，对第4指令(例如，电力消耗值“2”的读出动作)分配能够出借的电力的消耗量“2”，将能够出借的电力的消耗量变更为“1”。结果，在中断第3指令的存储器芯片11中，执行与第4指令对应的读出动作。即，存储器系统1可同时执行4个指令。
例如，暂时中止控制器26_2如果从所对应的NAND控制器25_2接收第4指令的结束报告，那么将残存的能够出借的电力的消耗量“1”加上与第4指令对应的电力消耗值“2”，将能够出借的电力的消耗量变更为“3”。
NAND控制器25_2在无另外执行的优先指令的情况下，从暂时中止控制器26_2返还能够出借的电力的消耗量“3”。然后，NAND控制器25_2将与第3指令对应的写入动作从暂时中止模式转变为恢复执行模式，重新开始写入动作。
此外，暂时中止控制器26在暂时中止模式期间中，每当分配差量电力消耗值后执行的指令完成时，可将差量电力消耗值分配至下一指令的执行。因此，可同时执行的动作为4个，但只要为想要在暂时中止模式的期间中执行的优先指令的电力消耗值小于差量电力消耗值的指令，那么能够优先地执行多次。
1.4存储器系统中的动作的整体的流程
接下来，使用图6及图7，对存储器系统1中的动作的整体的流程进行说明。
如图6所示，指令调度器22如果从主机装置2或处理器20接收动作要求(写入要求、读出要求、或删除要求等)(步骤S10)，那么发行指令(步骤S11)，将指令发送至所选择的NAND控制器25。此时，指令调度器22在从主机装置2接收到优先度较高的动作要求的情况下，将该指令作为优先指令发送至NAND控制器25。
NAND控制器25如果接收指令，那么在调整指令的执行顺序之后，选择所要执行的指令(步骤S12)。
在所选择的指令并非电力节流对象的情况下(步骤S13_否)，NAND控制器25将指令发送至所对应的存储器芯片11(步骤S20)。
在所选择的指令为电力节流对象的情况下(步骤S13_是)，NAND控制器25确认是否需要暂时中止，即，是否为优先指令(步骤S14)。
在需要暂时中止的情况下(步骤S14_是)，NAND控制器25向所对应的暂时中止控制器26询问是否能够执行指令(步骤S15)。更具体来说，在所对应的存储器芯片11为动作状态且从指令调度器22接收到优先指令的情况下，NAND控制器25对暂时中止控制器26发送所对应的存储器芯片11执行中的指令的信息(消耗电力的信息(例如，电力消耗值))与优先指令的信息，询问是否能够执行优先指令。
暂时中止控制器26将中断执行中的指令所产生的差量电力消耗值与优先指令的电力消耗值进行比较(步骤S16)。在差量电力消耗值为优先指令的电力消耗值以上的情况下，暂时中止控制器26判定为能够执行优先指令。然后，暂时中止控制器26将判定结果发送至NAND控制器25，并且将差量电力消耗值及优先指令的电力消耗值例如保存于暂时中止控制器26内。另外，在差量电力消耗值小于优先指令的电力消耗值的情况下，暂时中止控制器26判定为无法执行优先指令。然后，暂时中止控制器26将判定结果发送至NAND控制器25。
在无需暂时中止的情况下(步骤S14_否)，NAND控制器25对节流控制器23询问是否能够执行指令(步骤S17)。更具体来说，在所对应的存储器芯片11并非动作状态的情况下，或并非优先指令的情况下，NAND控制器25对节流控制器23询问是否能够执行指令。
节流控制器23将电力可消耗的量与指令的电力消耗值进行比较(步骤S18)。在电力可消耗的量为指令的电力消耗值以上的情况下，节流控制器23判定为能够执行指令，将判定结果发送至NAND控制器25。在电力可消耗的量小于指令的电力消耗值的情况下，节流控制器23判定为无法执行指令，将判定结果发送至NAND控制器25。
在步骤S15或步骤S17中的询问的结果，判定为电力消耗值正常(OK)的情况下(步骤S19_是)，即，于在暂时中止控制器26或节流控制器23中，判定为能够执行指令的情况下，NAND控制器25将指令发送至所对应的存储器芯片11(步骤S20)。
更具体来说，例如，需要暂时中止的情况下，NAND控制器25首先将暂时中止指令发送至所对应的存储器芯片11。接下来，NAND控制器25将动作要求的指令发送至所对应的存储器芯片11。此外，在所对应的存储器芯片11已经处于暂时中止模式的情况下，NAND控制器25将暂时中止指令的发送省略，而发送动作要求的指令。
另一方面，在步骤S15或步骤S17中的询问的结果，未判定为电力消耗值正常的情况下(步骤S19_否)，即，于在暂时中止控制器26或节流控制器23中，判定为无法执行指令的情况下，NAND控制器25返回至步骤S12，再次选择要执行的指令。
如图7所示，从NAND控制器25接收指令的存储器芯片11的定序器105执行基于指令的要求动作(步骤S21)。
在需要暂时中止的情况下，更具体来说，例如，于在写入动作中接收到暂时中止指令的情况下，定序器105中断写入动作，使写入动作从正常模式转变为暂时中止模式。接下来，定序器105执行基于优先指令的动作(例如，读出动作)。定序器105于基于优先指令的动作结束之后，仍维持暂时中止模式状态。
另外，无需暂时中止的情况下，定序器105执行基于已接收的指令的动作。
在步骤S21中执行的指令为电力节流控制对象(步骤S22_是)且存储器芯片11处于暂时中止模式状态(步骤S23_是)的情况下，NAND控制器25将动作结束的意旨报告给所对应的暂时中止控制器26(步骤S24)。例如，暂时中止控制器26如果从NAND控制器25接收结束报告，那么将与接收结束报告的动作对应的电力消耗值加上能够出借的电力的消耗量，修正能够出借的电力的消耗量。另外，如果存储器芯片11中的动作结束，那么NAND控制器25对主机装置2或处理器20进行关于动作要求的响应。
NAND控制器25在具有其它优先指令的情况下，即，在存在使暂时中止模式中的存储器芯片11执行的其它指令的情况下(步骤S25_是)，返回至步骤S15。
NAND控制器25在不存在使暂时中止模式中的存储器芯片11执行的其它指令的情况下(步骤S25_否)，将恢复执行指令发送至存储器芯片11(步骤S26)。定序器105如果接收恢复执行指令，那么从暂时中止模式转变为恢复执行模式，重新开始中断的动作(例如，写入动作)(步骤S27)。
如果中断的动作结束，那么NAND控制器25将动作结束的意旨报告给节流控制器23(步骤S28)。节流控制器23如果从NAND控制器25接收结束报告，那么将与接收结束报告的动作对应的电力消耗值加上电力可消耗的量，修正电力可消耗的量。
于在步骤S21中已执行的指令并非电力节流控制对象的情况下(步骤S22_否)，如果存储器芯片11中的动作结束，那么NAND控制器25对主机装置2或处理器20进行关于动作要求的响应。
另外，于在步骤S21中已执行的指令为电力节流控制对象(步骤S22_是)且存储器芯片11不处于暂时中止模式状态(步骤S23_否)的情况下，NAND控制器25将动作结束的意旨报告给节流控制器23(步骤S28)。
例如，节流控制器23如果从NAND控制器25接收报告，那么将与接收结束报告的动作对应的电力消耗值加上电力可消耗的量，修正电力可消耗的量。另外，如果存储器芯片11中的动作结束，那么NAND控制器25对主机装置2或处理器20进行关于动作要求的响应。
1.5本实施方式的效果
如果为本实施方式的构成，那么可提供能够抑制处理能力降低的存储器系统。对本效果进行详述。
在通过电力节流控制而对电力消耗进行控制的存储器系统中，在中断执行中的动作而执行优先指令(优先度相对较高的指令)的情况下，有时中断的动作的电力消耗值不会返还至节流控制器。即，从动作开始至动作结束为止维持电力消耗值，所以即便中断动作，电力可消耗的量也不增加。因此，可同时执行的指令数不增加。因此，有时即便中断动作，用来执行优先指令的电力消耗值也不足，而无法执行优先指令。另外，存在如下情形：如果将中断的电力消耗值返还至节流控制器，那么节流控制器会对其它指令分配电力可消耗的量，而无法重新开始中断的动作。
相对于此，如果为本实施方式的构成，那么存储器系统1具有与多个NAND控制器25分别对应的多个暂时中止控制器26。另外，存储器系统1例如在写入动作及删除动作中，可对正常模式、暂时中止模式、及恢复执行模式的3个动作模式设定各不相同的电力消耗值。由此，暂时中止控制器26可将在所对应的NAND控制器25中例如使写入动作从正常模式转变为暂时中止模式时产生的电力消耗值的差量(差量电力消耗值)出借至该NAND控制器25中的其它指令(优先指令)。由此，存储器系统1可使在暂时中止中能够执行的指令数增加。因此，存储器系统1能够抑制处理能力降低。
或者，如果为本实施方式的构成，那么存储器系统1可针对每个NAND控制器25控制差量电力消耗值。由此，可防止将差量电力消耗值分配至其它NAND控制器25。因此，在与1个NAND控制器25对应的存储器芯片11中，在与优先指令对应的动作结束，使写入动作从暂时中止模式转变为恢复执行模式时，可确保需要的电力消耗值。
2.第2实施方式
接下来，对第2实施方式进行说明。在第2实施方式中，就节流控制器23对特定的NAND控制器25优先地赋予电力消耗值的例进行说明。以下，以与第1实施方式不同的方面为中心进行说明。此外，在本实施方式中，暂时中止控制器26也可省略。
2.1电力消耗值的占有率的设定动作
使用图8，对电力消耗值的占有率的设定动作进行说明。
如图8所示，例如处理器20在特定的NAND控制器25中优先地执行动作的情况下，对节流控制器23要求该NAND控制器25的动作所需要的电力消耗值的确保(步骤S30)。
节流控制器23如果接收来自处理器20的要求，那么确认是否必须更新针对每个NAND控制器25而设定的电力消耗值的占有率(步骤S31)。
在需要更新电力消耗值的占有率的情况下(步骤S31_是)，节流控制器23基于处理器20的要求，变更电力消耗值的占有率(步骤S32)。更具体来说，例如，在任意的存储器芯片11中，执行废料收集的情况下，必须确保数据的删除动作及有效数据的转移动作(向非删除对象区块BLK的写入动作)所需要的电力消耗值。在此种情况下，处理器20使所对应的NAND控制器25中的电力消耗值的占有率变高，使其它NAND控制器25中的电力消耗值的占有率变低。
在不需要更新电力消耗值的占有率的情况下(步骤S31_否)，节流控制器23维持所设定的电力消耗值的占有率。
存储器系统1基于所设定的电力消耗值的占有率，例如，执行如第1实施方式的图6及图7所示的动作。
2.2本实施方式的效果
可将本实施方式的构成应用于第1实施方式。
进而，如果为本实施方式的构成，那么节流控制器23能够针对每个NAND控制器25变更电力消耗值的占有率。由此，于在任意的存储器芯片11中动作集中的情况下，可预先将对应的NAND控制器25中的电力可消耗的量设定为适当的值。由此，在节流控制器23中，能够减少判定为无法执行对象指令的可能性。
3.变化例等
所述实施方式的存储器系统包含第1存储器芯片(11)、第2存储器芯片(11)、以及连接着第1及第2存储器芯片的控制器(10)。控制器包含：第1电路(22)，发行指令；第2电路(23)，进行电力节流控制；第3电路(25)，基于从第1电路接收的指令对第1存储器芯片进行控制；第4电路(26)，管理与执行第1动作时第1存储器芯片所消耗的第1电力相关的第1电力消耗值、及与中断第1动作时第1存储器芯片所消耗的第2电力相关的第2电力消耗值的差即第1差量电力消耗值(差量电力消耗值)，基于第1差量电力消耗值，判定是否能够于在第1存储器芯片中中断第1动作的期间于第1存储器芯片中执行第2动作；第5电路(25)，基于从第1电路接收的指令对第2存储器芯片进行控制；及第6电路(26)，管理与执行第3动作时第2存储器芯片所消耗的第3电力相关的第3电力消耗值、及与中断第3动作时第2存储器芯片所消耗的第4电力相关的第4电力消耗值的差即第2差量电力消耗值(差量电力消耗值)，基于第2差量电力消耗值，判定是否能够于在第2存储器芯片中中断第3动作的期间在第2存储器芯片中执行第4动作。
通过所述实施方式，可提供能够抑制处理能力降低的存储器系统。
此外，实施方式并不限定于所述所说明的形态，能够进行各种变化。
例如，也可在各NAND控制器25内包含暂时中止控制器26。
进而，如图9所示，也可设置着能够将各NAND控制器25中的差量电力消耗值按NAND控制器25进行控制的1个暂时中止控制器26。
进而，也可通过处理器20执行固件，而实现指令调度器22、节流控制器23、NAND控制器25、或暂时中止控制器26的功能。
进而，存储器系统也可切换电力节流控制的开/关(ON/OFF)。
进而，所述实施方式中的“连接”也包含其间介置例如晶体管或电阻等其它某些元件而间接地连接的状态。
对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不旨在限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式或其变化包含于发明的范围或主旨，并且包含于权利要求书所记载的发明与其均等范围。
[符号的说明]
1 存储器系统
2 主机装置
10 存储器控制器
11 存储器芯片
12 RAM
20 处理器
21 缓冲控制器
22 指令调度器
23 节流控制器
24 主机接口电路
25 NAND控制器
26 暂时中止控制器
100 输入输出电路
101 逻辑控制电路
102 状态寄存器
103 地址寄存器
104 指令寄存器
105 定序器
106 就绪/忙碌电路
107 电压产生电路
108 存储单元阵列
109 行解码器
110 感测放大器
111 数据寄存器
112 列解码器

Claims (7)

1.一种存储器系统，其特征在于具备：
第1存储器芯片；及
控制器，其连接着所述第1存储器芯片；
所述控制器包含：
第1电路，其经配置以发行指令；
第2电路，其经配置以基于从所述第1电路接收的指令对所述第1存储器芯片进行控制；及
第3电路，其经配置以：
管理第1差量电力消耗值，所述第1差量电力消耗值是第1电力消耗值与第2电力消耗值的差，所述第1电力消耗值是与执行第1动作时所述第1存储器芯片所消耗的第1电力相关，所述第2电力消耗值是与于中断所述第1动作的情况下所述第1存储器芯片所消耗的第2电力相关，并且基于所述第1差量电力消耗值，判定是否使所述第1存储器芯片中断所述第1动作而使所述第1存储器芯片执行第2动作。
2.根据权利要求1所述的存储器系统，其特征在于：
所述第3电路经配置以：
将所述第1差量电力消耗值和第3电力消耗值进行比较，所述第3电力消耗值与在使所述第1存储器芯片中断所述第1动作以执行所述第2动作的情况下所述第1存储器芯片所消耗的第3电力相关，并且
在所述第1差量电力消耗值是所述第3电力消耗值以上的情况下，判定使所述第1存储器芯片执行所述第2动作。
3.根据权利要求1或2所述的存储器系统，其特征在于：
所述第1动作包含正常模式、及暂时中止模式，
所述第1电力消耗值与所述正常模式对应，
所述第2电力消耗值与所述暂时中止模式对应，并且
所述第1电力消耗值大于所述第2电力消耗值。
4.根据权利要求1或2所述的存储器系统，其特征在于还具备第2存储器芯片
所述控制器还包含：
第4电路，其经配置以基于从所述第1电路接收的指令对所述第2存储器芯片进行控制；及
第5电路，其经配置以：
管理第2差量电力消耗值，所述第2差量电力消耗值是第4电力消耗值与第5电力消耗值的差，所述第4电力消耗值是与执行第3动作时所述第2存储器芯片所消耗的第4电力相关，所述第5电力消耗值是与在中断所述第3动作的情况下所述第2存储器芯片所消耗的第5电力相关，并且
基于所述第2差量电力消耗值，判定是否使所述第2存储器芯片中断所述第3动作而使所述第2存储器芯片执行第4动作。
5.根据权利要求4所述的存储器系统，其特征在于：
还具备第6电路，所述第6电路经配置以进行所述存储器系统的电力节流的控制，其中
所述第6电路经配置以：
在所述第2存储器芯片执行所述第3动作时，对所述第1存储器芯片分配第6电力消耗值以使所述第1存储器芯片执行所述第1动作，并且
在所述第2存储器芯片中断所述第3动作的状态下，也对所述第1存储器芯片分配所述第6电力消耗值以使所述第1存储器芯片执行所述第1动作。
6.根据权利要求2所述的存储器系统，其特征在于：
所述第2电路经配置以：
发送使所述第1存储器芯片中断所述第1动作的第1指令；并且
在发送所述第1指令之后，发送使所述第1存储器芯片执行所述第2动作的第2指令。
7.根据权利要求5所述的存储器系统，其特征在于：
所述第6电路执行变更所述第1存储器芯片中的电力消耗值的第1占有率与所述第2存储器芯片中的电力消耗值的第2占有率的功能。
CN201910738964.9A 2019-01-21 2019-08-12 存储器系统 Active CN111459855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-007678 2019-01-21
JP2019007678A JP2020119073A (ja) 2019-01-21 2019-01-21 メモリシステム

Publications (2)

Publication Number Publication Date
CN111459855A CN111459855A (zh) 2020-07-28
CN111459855B true CN111459855B (zh) 2023-11-03

Family

ID=71609999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738964.9A Active CN111459855B (zh) 2019-01-21 2019-08-12 存储器系统

Country Status (4)

Country Link
US (1) US11086744B2 (zh)
JP (1) JP2020119073A (zh)
CN (1) CN111459855B (zh)
TW (1) TWI699768B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240053894A1 (en) * 2022-08-09 2024-02-15 Micron Technology, Inc. Suspending operations of a memory system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US7555666B2 (en) * 2006-05-04 2009-06-30 Dell Products L.P. Power profiling application for managing power allocation in an information handling system
US9261949B2 (en) * 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
MY178860A (en) * 2011-12-28 2020-10-21 Intel Corp Power gated communication controller
US9423858B2 (en) * 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
US9348380B2 (en) 2013-12-28 2016-05-24 Samsung Electronics Co., Ltd. Dynamic thermal budget allocation for memory array
US20150261473A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
US9575677B2 (en) 2014-04-29 2017-02-21 Sandisk Technologies Llc Storage system power management using controlled execution of pending memory commands
US9880605B2 (en) * 2014-10-27 2018-01-30 Sandisk Technologies Llc Method and system for throttling power consumption
JP2016212580A (ja) 2015-05-07 2016-12-15 富士通株式会社 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム
US11029859B2 (en) * 2017-08-23 2021-06-08 Toshiba Memory Corporation Credit based command scheduling
CN107766006A (zh) * 2017-11-07 2018-03-06 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
JP2020013626A (ja) 2018-07-20 2020-01-23 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
TW202029198A (zh) 2020-08-01
CN111459855A (zh) 2020-07-28
JP2020119073A (ja) 2020-08-06
US20200233769A1 (en) 2020-07-23
TWI699768B (zh) 2020-07-21
US11086744B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
US11880602B2 (en) Data writing method and storage device
US7694066B2 (en) Nonvolatile memory with active and passive wear leveling
KR101699377B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
JP5060574B2 (ja) メモリシステム
US11226895B2 (en) Controller and operation method thereof
KR102470606B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20090117939A (ko) 메모리 시스템
KR20150112074A (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
JP2020155182A (ja) メモリシステム及び不揮発性メモリ
US20200042238A1 (en) Data storage device, method of operating the same, and storage system having the same
US20200401328A1 (en) Storage device and method of operating the same
US11334144B2 (en) Memory system
CN111459855B (zh) 存储器系统
US11676668B2 (en) Responding to changes in available power supply
TW202319915A (zh) 儲存裝置及其操作方法
JP2023039459A (ja) メモリシステムおよび方法
KR20170078953A (ko) 복수의 회로들 및 복수의 회로들을 연결하는 버스를 포함하는 반도체 장치 및 반도체 장치의 동작 방법
US11966327B2 (en) Memory system
US11922038B2 (en) Memory system
US20230147882A1 (en) Memory controller for controlling allocation ratio of buffer memory, memory system including the same, and method of operating memory controller
CN112447242B (zh) 对可用电源的改变的响应
US20240201866A1 (en) Memory system and method
CN115938416A (zh) 多平面存储器装置中并行平面存取期间的余量管理
JP2024043939A (ja) メモリシステム
CN115116494A (zh) 存储系统以及数据管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant