CN111443917A - 神经网络运行优化方法、装置及相关产品 - Google Patents
神经网络运行优化方法、装置及相关产品 Download PDFInfo
- Publication number
- CN111443917A CN111443917A CN202010223171.6A CN202010223171A CN111443917A CN 111443917 A CN111443917 A CN 111443917A CN 202010223171 A CN202010223171 A CN 202010223171A CN 111443917 A CN111443917 A CN 111443917A
- Authority
- CN
- China
- Prior art keywords
- processor
- neural network
- program code
- optimizing
- runtime information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000005457 optimization Methods 0.000 title claims abstract description 46
- 238000003860 storage Methods 0.000 claims abstract description 36
- 238000004364 calculation method Methods 0.000 claims abstract description 14
- 238000013473 artificial intelligence Methods 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 41
- 238000011156 evaluation Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 abstract description 33
- 238000003062 neural network model Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 26
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 230000005291 magnetic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005481 NMR spectroscopy Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012706 support-vector machine Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Stored Programmes (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
本公开涉及一种神经网络运行优化方法、装置及相关产品。所述产品包括控制模块,所述控制模块包括:指令缓存单元、指令处理单元和存储队列单元;所述指令缓存单元,用于存储所述人工神经网络运算关联的计算指令;所述指令处理单元,用于对所述计算指令解析得到多个运算指令;所述存储队列单元,用于存储指令队列,该指令队列包括:按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上方法,本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。
Description
技术领域
本公开涉及人工智能技术领域,特别是涉及一种神经网络运行优化方法、装置及相关产品。
背景技术
在人工智能技术领域,神经网络算法是最近非常流行的一种机器学习算法,在各种领域中都取得了非常好的效果,比如图像识别,语音识别,自然语言处理等。
发明内容
有鉴于此,本公开提出了一种神经网络运行优化方法、装置及相关产品。
根据本公开的一方面,提供了一种神经网络运行优化方法,所述方法应用于第一处理器,所述方法包括:
获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
对源代码进行即时编译生成第一程序代码;
根据所述运行时信息对所述第一程序代码进行优化;
根据优化后的第一程序代码生成可执行文件。
根据本公开的另一方面,提供了一种神经网络运行优化装置,所述装置应用于第一处理器,所述装置包括:
获取模块,用于获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
第一编译模块,用于对源代码进行即时编译生成第一程序代码;
第一优化模块,用于根据所述运行时信息对所述第一程序代码进行优化;
可执行文件生成模块,用于根据优化后的第一程序代码生成可执行文件。
根据本公开的另一方面,提供了一种神经网络运行优化系统,所述系统包括第一处理器和第二处理器,所述第一处理器根据如上所述的方法生成可执行文件,并将可执行文件输出到第二处理器。
根据本公开的另一方面,提供了一种人工智能处理器,其特征在于,所述人工智能处理器用于执行根据如上所述的方法生成的可执行文件。
根据本公开的另一方面,提供了一种人工智能芯片,其特征在于,所述芯片包括如上所述的人工智能处理器。
根据本公开的另一方面,提供了一种电子设备,其特征在于,所述电子设备包括如上所述的人工智能芯片。
根据本公开的另一方面,提供了一种神经网络运行优化装置,包括:处理器;用于存储处理器可执行指令的存储器;其中,所述处理器被配置为执行上述方法。
根据本公开的另一方面,提供了一种非易失性计算机可读存储介质,其上存储有计算机程序指令,其中,所述计算机程序指令被处理器执行时实现上述方法。
通过获取人工智能处理器运行神经网络模型时需要的运行时信息,采用即时编译的方式对源代码进行编译生成可优化的第一程序代码,利用运行时信息可对第一程序代码进行优化,根据优化后的第一程序代码生成可执行文件即可执行程序。也就是说,根据本公开的神经网络运行时优化的方法、装置,通过采用即时编译的方式生成第一程序代码,能够实现对代码的优化,这样人工智能处理器在运行优化后的代码时,可以获得更好的运行效果,比如说,节省运算时间、提高运行效率等。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出根据本公开实施例的第二处理器的示意图。
图2示出根据本公开一实施例的应用场景的示意图。
图3示出根据本公开一实施例的神经网络运行优化方法的流程图。
图4示出根据本公开一实施例的神经网络运行优化方法的流程图。
图5示出根据本公开一实施例的神经网络运行优化方法的流程图。
图6示出根据本公开一实施例的神经网络运行优化装置的框图。
图7示出根据本公开实施例的板卡的结构框图。
图8是根据一示例性实施例示出的用于神经网络运行优化的装置的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
现有的神经网络采用的是先编译后运行的方式,而不支持运行时的编译,无法利用运行时才获得的信息对代码进行优化,以达到更好的运行效果。
为了解决上述技术问题,本公开提供了一种神经网络运行优化方法,该方法可以应用于第一处理器。所述第一处理器可以为通用处理器,例如,处理器可以为中央处理单元CPU(Central Processing Unit)、图形处理单元GPU(Graphics Processing Unit)等。
通过本申请实施例的优化方法优化后得到的可执行文件,可以输出到第二处理器,由第二处理器运行可执行文件进行相应的运算。其中,所述第二处理器可以为用于执行人工智能运算的人工智能处理器,人工智能运算可包括机器学习运算,类脑运算等。其中,机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括NPU(Neural-Network Processing Unit,神经网络处理单元)、DSP(DigitalSignal Processor,数字信号处理单元)、现场可编程门阵列(Field-Programmable GateArray,FPGA)芯片中的一种或组合。人工智能处理器可以包括多个运算单元,多个运算单元可以并行执行运算。
图1示出根据本公开实施例的第二处理器的示意图。如图1所示,处理器100包括多个处理单元101以及存储单元102,多个处理单元101用于执行指令序列,存储单元102用于存储数据,可包括随机存储器(RAM,Random Access Memory)和寄存器堆。处理器100中的多个处理单元101既可共用部分存储空间,例如共用部分RAM存储空间和寄存器堆,又可同时拥有各自的存储空间。
图2示出根据本公开一实施例的应用场景的示意图。如图2所示,第一处理器在获取到源程序后,对源程序进行优化以及编译生成包含二进制可执行程序的可执行文件输出到第二处理器中,第二处理器运行可执行文件进行运算。
图3示出根据本公开一实施例的神经网络运行优化方法的流程图。如图3所述,该方法可以包括:
步骤S11,获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
步骤S12,对源代码进行即时编译生成第一程序代码;
步骤S13,根据所述运行时信息对所述第一程序代码进行优化;
步骤S14,根据优化后的第一程序代码生成可执行文件。
通过获取人工智能处理器运行神经网络模型时需要的运行时信息,采用即时编译的方式对源代码进行编译生成可优化的第一程序代码,利用运行时信息可对第一程序代码进行优化,根据优化后的第一程序代码生成可执行文件即可执行程序。也就是说,根据本公开的神经网络运行时优化的方法,通过采用即时编译的方式生成第一程序代码,能够实现对代码的优化,这样人工智能处理器在运行优化后的代码时,可以获得更好的运行效果,比如说,节省运算时间、提高运行效率等。
其中,运行神经网络时需要的信息可以包括:神经网络的网络参数、运行所述神经网络的设备的设备信息。
网络参数可以包括:常数、权值、神经网络的规模等神经网络的输入数据。在一种可能的实现方式中,可以采用计算图(Computational Graph)的形式表示神经网络。计算图是通过图论语言表示数据函数的一种方式,在图论中节点通过边连接,节点代表事物,连接两节点的边表示两个事物间具有的关系,而计算图中用节点代表神经网络的输入数据或者算子(操作),连接两节点的边表示两点之间的输入输出关系,边还可以附有权值等。神经网络的规模可以是指神经网络的层数或者算子数等。
设备信息可以包括:设备类型、算力、带宽、存储等。设备类型可以是指运行神经网络的设备的类型,按照设备在网络中的位置可以分为云端设备、终端设备或者服务器等。终端设备又可以分为多种不同的类型,例如,移动终端或者计算机等。
上述源代码可以是指神经网络对应的代码,运行源代码可以采用神经网络对输入数据进行处理。上述第一程序代码可以是中间表示、汇编语言、指令等,本公开对此不作限定。
对于步骤S13,以运行时信息为常数为例,对步骤S13进行举例说明。在一种可能的实现方式中,步骤S13可以包括:根据常数将第一程序代码中的标量计算优化为立即数。
以一个卷积层为例,现有技术中,编译期间,CPU(第一处理器的示例)可以将卷积层中的各种参数以寄存器的方式存储,一些常量参数(常数)需要利用NPU(第二处理器的示例)上的标量指令进行计算,速度较慢。利用运行时编译,则可以在编译时将这些常数优化为立即数,而不用寄存器。
现有技术中,编译期间,网络的输入数据的大小、输出数据的大小是不确定的,因此,在运行期间,第二处理器获得了输入数据的大小、输出数据的大小的具体值,需要采用寄存器来计算地址、偏移等值,这样就会引入大量的标量计算,而标量计算对于NPU(第二处理器)来说,运算速度很慢。而如果在第一处理器上做运行时优化,将常数优化为立即数,NPU中需要运行的标量计算可以在第一处理器上完成,NPU程序中的标量计算可以被移除,使得NPU上计算时间降低,运行效率提高。
对于本技术方案来说,在对第一程序代码进行优化后,可以将优化后的第一程序代码转换能够在NPU上运行的可执行文件。NPU在运行可执行文件时,由于已经优化了至少部分的标量计算,可以节省运行的时间,提高运行效率。
图4示出根据本公开一实施例的神经网络运行优化方法的流程图。如图4所示,在一种可能的实现方式中,在对所述源代码进行即时编译生成第一程序代码之前,所述方法还可以包括:
步骤S15,根据所述运行时信息对所述源代码进行优化。
也就是说,在本申请的实施例中,可以先用运行时信息对源代码进行优化,然后,对优化后的源代码进行即时编译生成第一程序代码,再根据运行时信息对第一程序代码进行优化。通过不同层次的优化,可以尽可能多的利用运行时信息,减少第二处理器的计算时间,提高运行效率。
在一种可能的实现方式中,步骤S15可以包括:
步骤S151,若所述权值具有稀疏性,则根据所述权值对所述源代码中的计算图相关的代码进行优化;
步骤S152,根据所述设备信息对算子进行拆分,根据拆分后的算子对所述源代码进行优化。
对于步骤S151,如上所述,网络参数可以包括权值,若权值具有稀疏性,则可以对权值进行压缩,根据压缩后的权值可以对计算图进行有优化,这样,就可以实现对源代码中与计算图相关的代码的优化。
对于步骤S152,如上所述,设备信息可以包括算力、带宽和存储,可以根据设备的算力、带宽和存储对算子进行拆分,例如,可以根据运算核的数量、对带宽的要求以及存储的容量对算子进行拆分,然后根据拆分后的算子对源代码进行优化。
需要说明的是,步骤S151和步骤S152可以择一执行,也可以都执行,具体情况可以根据获取到的运行时信息确定,本公开对此不作限定。
在本实施例中,在步骤S15之后,可以执行如图1中所示的步骤S12-S14的过程,也可以在执行完步骤S12后,直接执行步骤S16,根据第一程序代码生成可执行文件。本公开对此不作限定,根据本公开上述实施方式的优化方法,通过不同层次的优化,可以尽可能多的利用运行时信息,减少第二处理器的计算时间,提高运行效率。
图5示出根据本公开一实施例的神经网络运行优化方法的流程图。如图5所示,在一种可能的实现方式中,所述方法还可以包括:
步骤S17,根据所述运行时信息对Partial evaluation进行优化;
步骤S18,基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码;
步骤S19,根据所述运行时信息对所述第二程序代码进行优化;
步骤S20,根据优化后的第二程序代码生成可执行文件。
其中,Partial evaluation可以是指Partial evaluation编译器,在一种可能的实现方式中,可以根据神经网络的规模对Partial evaluation进行优化。
举例来说,Partial evaluation编译器中有可以配置的设备参数,实际的设备参数可以在运行时获得,运行时获得无法对程序进行优化。
而根据本公开的实施方式是先获得实际的设备参数,根据实际的配置参数配置编译器中需要配置的设备参数,之后再用该编译器对源代码进行编译生成第二程序代码,可以提高编译的效率,比如说,采用设备参数对编译器配置后,编译器可以针对设备参数对应的设备进行源程序编译,若没有对编译器进行设备参数的配置,则编译器需要根据不同的设备参数对源代码进行编译生成多个不同的程序,导致编译效率较低,因此,根据本公开上述实施方式可以提高编译的效率。
需要说明的是,在一种可能的实现方式中,本申请的实施例还可以包括以下方法:步骤S11,获取运行时信息;
步骤S17,根据所述运行时信息对Partial evaluation进行优化;
步骤S18,基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码;
步骤S21,根据所述第二程序代码生成可执行文件。
也就是说,只采用运行时信息对编译器进行优化,从而提高编译效率。
需要说明的是,如图3和图4所示,可以根据获取的运行时信息执行不同的过程以进行不同层次的优化,例如,可以执行步骤S11、S15、S12、S16,或者,可以执行步骤S11、S15、S12-S14,或者,可以执行步骤S11、S15、S17、S18、S21,或者,可以执行步骤S11、S15、S17-S19,等等。根据本公开上述实施方式的优化方法,通过不同层次的优化,可以尽可能多的利用运行时信息,减少即时编译的编译时间,提高第二处理器的运行效率。
为了更有助于理解本公开实施例的神经网络运行优化方法,下面以具体的应用示例为例进行说明。
如图2所示,第一处理器可以获取源文件,该源文件中包括要在人工智能处理器上运行的源程序(源代码),例如可以为NPU源文件。该源文件可以为程序员输入到第一处理器中的,也可以是第一处理器从本地存储器或者外部存储器上读取的。
第一处理器可以对源文件进行解析等处理获得运行时信息。
示例1
第一处理器可以对源文件中的源代码进行即时编译生成第一程序代码。第一处理器可以根据运行时信息对第一程序代码进行优化,例如,根据常数将第一程序代码中的标量计算优化为立即数等。之后,第一处理器可以根据优化后的第一程序代码生成可执行文件输出,第二处理器可以运行可执行文件进行运算。
示例2
第一处理器可以根据运行时信息对源代码进行优化,例如,对于具有稀疏性的权值,根据权值对源代码中的计算图相关的代码进行优化,或者,根据设备信息对算子进行拆分,根据拆分后的算子对源代码进行优化,等等。然后,第一处理器可以对优化后的源代码进行即时编译生成第一程序代码,根据第一程序代码生成可执行文件。
示例3
第一处理器可以根据运行时信息对源代码进行优化,例如,对于具有稀疏性的权值,根据权值对源代码中的计算图相关的代码进行优化,或者,根据设备信息对算子进行拆分,根据拆分后的算子对源代码进行优化,等等。然后,第一处理器可以对优化后的源代码进行即时编译生成第一程序代码,再根据运行时信息对第一程序代码进行优化,例如,根据常数将第一程序代码中的标量计算优化为立即数,然后,第一处理器可以根据优化后的第一程序代码生成可执行文件。
通过不同层次的优化,可以尽可能多的利用运行时信息,减少第二处理器的计算时间,提高运行效率。
示例4
第一处理器根据运行时信息对Partial evaluation编译器进行优化,基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码,根据第二程序代码生成可执行文件。采用运行时信息对编译器进行优化,从而提高编译效率。
示例5
第一处理器根据运行时信息对Partial evaluation编译器进行优化,基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码,根据运行时信息对第二程序代码进行优化,根据优化后的第二程序代码生成可执行文件。
在采用运行时信息对编译器进行优化提高编译效率的同时对中间代码进行优化,减少第二终端设备的运行时间,提高运行效率。
示例6
第一处理器可以根据运行时信息对源代码进行优化,根据运行时信息对Partialevaluation编译器进行优化,然后基于优化后的Partial evaluation对优化后的源代码进行编译生成第三程序代码,根据运行时信息对第三程序代码进行优化,根据优化后的第三程序代码生成可执行文件。
在采用运行时信息对编译器进行优化提高编译效率的同时对源代码和中间代码进行优化,减少第二终端设备的运行时间,提高运行效率。
以上示例仅仅是本公开的一些组合方式,本公开不限于此。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本公开并不受所描述的动作顺序的限制,因为依据本公开,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于可选实施例,所涉及的动作和模块并不一定是本公开所必须的。
进一步需要说明的是,虽然流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本公开还提供了一种神经网络运行优化装置,所述装置应用于第一处理器,图6示出根据本公开一实施例的神经网络运行优化装置的框图。如图6所示,所述装置包括:
获取模块61,用于获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
第一编译模块62,用于对源代码进行即时编译生成第一程序代码;
第一优化模块63,用于根据所述运行时信息对所述第一程序代码进行优化;
可执行文件生成模块64,用于根据优化后的第一程序代码生成可执行文件。
通过获取人工智能处理器运行神经网络模型时需要的运行时信息,采用即时编译的方式对源代码进行编译生成可优化的第一程序代码,利用运行时信息可对第一程序代码进行优化,根据优化后的第一程序代码生成可执行文件即可执行程序。也就是说,根据本公开的神经网络运行时优化的装置,通过采用即时编译的方式生成第一程序代码,能够实现对代码的优化,这样人工智能处理器在运行优化后的代码时,可以获得更好的运行效果,比如说,节省运算时间、提高运行效率等。
在一种可能的实现方式中,所述装置还包括:
第二优化模块,用于根据所述运行时信息对所述源代码进行优化。
在一种可能的实现方式中,所述装置还包括:
第三优化模块,用于根据所述运行时信息对Partial evaluation进行优化;
第二编译模块,用于基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码;
第四优化模块,用于根据所述运行时信息对所述第二程序代码进行优化;
所述可执行文件生成模块还用于根据优化后的第二程序代码生成可执行文件。
在一种可能的实现方式中,所述运行所述神经网络时需要的信息包括:神经网络的网络参数、运行所述神经网络的设备的设备信息,
所述网络参数包括以下参数中的一项或多项:常数、权值、神经网络的规模,
所述设备信息包括以下信息中的一项或多项:设备类型、算力、带宽、存储。
在一种可能的实现方式中,第一优化模块63包括:
第一优化单元,用于根据所述常数将所述第一程序代码中的标量计算优化为立即数。
在一种可能的实现方式中,第二优化模块包括:
第二优化单元,用于若所述权值具有稀疏性,则根据所述权值对所述源代码中的计算图相关的代码进行优化;
第三优化单元,用于根据所述设备信息对算子进行拆分,根据拆分后的算子对所述源代码进行优化。
在一种可能的实现方式中,第三优化模块,包括:
第四优化单元,用于根据所述神经网络的规模对Partial evaluation进行优化。
应该理解,上述的装置实施例仅是示意性的,本公开的装置还可通过其它的方式实现。例如,上述实施例中所述单元/模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如,多个单元、模块或组件可以结合,或者可以集成到另一个系统,或一些特征可以忽略或不执行。
另外,若无特别说明,在本公开各个实施例中的各功能单元/模块可以集成在一个单元/模块中,也可以是各个单元/模块单独物理存在,也可以两个或两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现,也可以采用软件程序模块的形式实现。
所述集成的单元/模块如果以硬件的形式实现时,该硬件可以是数字电路,模拟电路等等。硬件结构的物理实现包括但不局限于晶体管,忆阻器等等。若无特别说明,所述人工智能处理器可以是任何适当的硬件处理器,比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明,所述存储单元可以是任何适当的磁存储介质或者磁光存储介质,比如,阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic RandomAccess Memory)、静态随机存取存储器SRAM(Static Random-Access Memory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC(Hybrid Memory Cube)等等。
所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
在一种可能的实现方式中,还公开了一种人工智能芯片,其包括了上述神经网络运行优化装置。
在一种可能的实现方式中,还公开了一种板卡,其包括存储器件、接口装置和控制器件以及上述人工智能芯片;其中,所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接;所述存储器件,用于存储数据;所述接口装置,用于实现所述人工智能芯片与外部设备之间的数据传输;所述控制器件,用于对所述人工智能芯片的状态进行监控。
图7示出根据本公开实施例的板卡的结构框图,参阅图7,上述板卡除了包括上述芯片389以外,还可以包括其他的配套部件,该配套部件包括但不限于:存储器件390、接口装置391和控制器件392;
所述存储器件390与所述人工智能芯片通过总线连接,用于存储数据。所述存储器件可以包括多组存储单元393。每一组所述存储单元与所述人工智能芯片通过总线连接。可以理解,每一组所述存储单元可以是DDRSDRAM(英文:Double Data Rate SDRAM,双倍速率同步动态随机存储器)。
DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升沿和下降沿读出数据。DDR的速度是标准SDRAM的两倍。在一个实施例中,所述存储装置可以包括4组所述存储单元。每一组所述存储单元可以包括多个DDR4颗粒(芯片)。在一个实施例中,所述人工智能芯片内部可以包括4个72位DDR4控制器,上述72位DDR4控制器中64bit用于传输数据,8bit用于ECC校验。可以理解,当每一组所述存储单元中采用DDR4-3200颗粒时,数据传输的理论带宽可达到25600MB/s。
在一个实施例中,每一组所述存储单元包括多个并联设置的双倍速率同步动态随机存储器。DDR在一个时钟周期内可以传输两次数据。在所述芯片中设置控制DDR的控制器,用于对每个所述存储单元的数据传输与数据存储的控制。
所述接口装置与所述人工智能芯片电连接。所述接口装置用于实现所述人工智能芯片与外部设备(例如服务器或计算机)之间的数据传输。例如在一个实施例中,所述接口装置可以为标准PCIE接口。比如,待处理的数据由服务器通过标准PCIE接口传递至所述芯片,实现数据转移。优选的,当采用PCIE 3.0X 16接口传输时,理论带宽可达到16000MB/s。在另一个实施例中,所述接口装置还可以是其他的接口,本公开并不限制上述其他的接口的具体表现形式,所述接口单元能够实现转接功能即可。另外,所述人工智能芯片的计算结果仍由所述接口装置传送回外部设备(例如服务器)。
所述控制器件与所述人工智能芯片电连接。所述控制器件用于对所述人工智能芯片的状态进行监控。具体的,所述人工智能芯片与所述控制器件可以通过SPI接口电连接。所述控制器件可以包括单片机(Micro Controller Unit,MCU)。如所述人工智能芯片可以包括多个处理芯片、多个处理核或多个处理电路,可以带动多个负载。因此,所述人工智能芯片可以处于多负载和轻负载等不同的工作状态。通过所述控制装置可以实现对所述人工智能芯片中多个处理芯片、多个处理和或多个处理电路的工作状态的调控。
在一种可能的实现方式中,公开了一种电子设备,其包括了上述人工智能芯片。电子设备包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆;所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机;所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。
本公开实施例还提出一种计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备,包括:处理器;用于存储处理器可执行指令的存储器;其中,所述处理器被配置为调用所述存储器存储的指令,以执行上述方法。
图8是根据一示例性实施例示出的一种用于神经网络运行优化的装置800的框图。例如,装置800可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
参照图8,装置800可以包括以下一个或多个组件:处理组件802,存储器804,电源组件806,多媒体组件808,音频组件810,输入/输出(I/O)的接口812,传感器组件814,以及通信组件816。
处理组件802通常控制装置800的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件802可以包括一个或多个模块,便于处理组件802和其他组件之间的交互。例如,处理组件802可以包括多媒体模块,以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在装置800的操作。这些数据的示例包括用于在装置800上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件806为装置800的各种组件提供电力。电源组件806可以包括电源管理系统,一个或多个电源,及其他与为装置800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述装置800和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件808包括一个前置摄像头和/或后置摄像头。当装置800处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如,音频组件810包括一个麦克风(MIC),当装置800处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中,音频组件810还包括一个扬声器,用于输出音频信号。
I/O接口812为处理组件802和外围接口模块之间提供接口,上述外围接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器,用于为装置800提供各个方面的状态评估。例如,传感器组件814可以检测到装置800的打开/关闭状态,组件的相对定位,例如所述组件为装置800的显示器和小键盘,传感器组件814还可以检测装置800或装置800一个组件的位置改变,用户与装置800接触的存在或不存在,装置800方位或加速/减速和装置800的温度变化。传感器组件814可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件814还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件816被配置为便于装置800和其他设备之间有线或无线方式的通信。装置800可以接入基于通信标准的无线网络,如WiFi,2G或3G,或它们的组合。在一个示例性实施例中,通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件816还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,装置800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器804,上述计算机程序指令可由装置800的处理器820执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (16)
1.一种神经网络运行优化方法,其特征在于,所述方法应用于第一处理器,所述方法包括:
获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
对源代码进行即时编译生成第一程序代码;
根据所述运行时信息对所述第一程序代码进行优化;
根据优化后的第一程序代码生成可执行文件。
2.根据权利要求1所述的方法,其特征在于,在对所述源代码进行即时编译生成第一程序代码之前,所述方法还包括:
根据所述运行时信息对所述源代码进行优化。
3.根据权利要求1或2所述的方法,其特征在于,所述方法还包括:
根据所述运行时信息对Partial evaluation进行优化;
基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码;
根据所述运行时信息对所述第二程序代码进行优化;
根据优化后的第二程序代码生成可执行文件。
4.根据权利要求1-3任意一项所述的方法,其特征在于,所述运行所述神经网络时需要的信息包括:神经网络的网络参数、运行所述神经网络的设备的设备信息,
所述网络参数包括以下参数中的一项或多项:常数、权值、神经网络的规模,
所述设备信息包括以下信息中的一项或多项:设备类型、算力、带宽、存储。
5.根据权利要求4所述的方法,其特征在于,根据所述运行时信息对所述第一程序代码进行优化,包括:
根据所述常数将所述第一程序代码中的标量计算优化为立即数。
6.根据权利要求4所述的方法,其特征在于,根据所述运行时信息对所述源代码进行优化,包括:
若所述权值具有稀疏性,则根据所述权值对所述源代码中的计算图相关的代码进行优化;
根据所述设备信息对算子进行拆分,根据拆分后的算子对所述源代码进行优化。
7.根据权利要求4所述的方法,其特征在于,根据所述运行时信息对Partialevaluation进行优化,包括:
根据所述神经网络的规模对Partial evaluation进行优化。
8.一种神经网络运行优化装置,其特征在于,所述装置应用于第一处理器,所述装置包括:
获取模块,用于获取运行时信息,所述运行时信息为第二处理器运行所述神经网络时需要的信息;
第一编译模块,用于对源代码进行即时编译生成第一程序代码;
第一优化模块,用于根据所述运行时信息对所述第一程序代码进行优化;
可执行文件生成模块,用于根据优化后的第一程序代码生成可执行文件。
9.根据权利要求8所述的装置,其特征在于,所述装置还包括:
第二优化模块,用于根据所述运行时信息对所述源代码进行优化。
10.根据权利要求8或9所述的装置,其特征在于,所述装置还包括:
第三优化模块,用于根据所述运行时信息对Partial evaluation进行优化;
第二编译模块,用于基于优化后的Partial evaluation对所述源代码进行编译生成第二程序代码;
第四优化模块,用于根据所述运行时信息对所述第二程序代码进行优化;
所述可执行文件生成模块还用于根据优化后的第二程序代码生成可执行文件。
11.一种神经网络运行优化系统,所述系统包括第一处理器和第二处理器,其特征在于,
所述第一处理器根据权利要求1-7任意一项所述的方法生成可执行文件,并将可执行文件输出到第二处理器。
12.一种人工智能处理器,其特征在于,所述人工智能处理器用于执行根据权利要求1-7任意一项所述的方法生成的可执行文件。
13.一种人工智能芯片,其特征在于,所述芯片包括如权利要求12所述的人工智能处理器。
14.一种电子设备,其特征在于,所述电子设备包括如权利要求13所述的人工智能芯片。
15.一种神经网络运行优化装置,其特征在于,包括:
处理器;
用于存储处理器可执行指令的存储器;
其中,所述处理器被配置为所述可执行指令时实现权利要求1至7中任意一项所述的方法。
16.一种非易失性计算机可读存储介质,其上存储有计算机程序指令,其特征在于,所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010223171.6A CN111443917B (zh) | 2020-03-26 | 2020-03-26 | 神经网络运行优化方法、装置及相关产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010223171.6A CN111443917B (zh) | 2020-03-26 | 2020-03-26 | 神经网络运行优化方法、装置及相关产品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111443917A true CN111443917A (zh) | 2020-07-24 |
CN111443917B CN111443917B (zh) | 2023-12-22 |
Family
ID=71655665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010223171.6A Active CN111443917B (zh) | 2020-03-26 | 2020-03-26 | 神经网络运行优化方法、装置及相关产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111443917B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112270412A (zh) * | 2020-10-15 | 2021-01-26 | 北京百度网讯科技有限公司 | 网络算子处理方法、装置、电子设备及存储介质 |
CN112529175A (zh) * | 2020-11-05 | 2021-03-19 | 上海交通大学 | 神经网络的编译方法、系统、计算机存储介质及编译设备 |
CN112947935A (zh) * | 2021-02-26 | 2021-06-11 | 上海商汤智能科技有限公司 | 运算方法及装置、电子设备和存储介质 |
WO2023098535A1 (zh) * | 2021-11-30 | 2023-06-08 | 维沃移动通信有限公司 | 信息交互方法、装置及通信设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122785A1 (en) * | 2000-12-15 | 2004-06-24 | International Business Machines Corporation | Method, system, and program for converting application program code to executable code using neural networks based on characteristics of the inputs |
US20150378757A1 (en) * | 2014-06-26 | 2015-12-31 | International Business Machines Corporation | Optimizing software code |
CN110674936A (zh) * | 2019-09-24 | 2020-01-10 | 上海寒武纪信息科技有限公司 | 一种神经网络处理方法、装置、计算机设备及存储介质 |
CN110738316A (zh) * | 2018-07-20 | 2020-01-31 | 北京三星通信技术研究有限公司 | 基于神经网络的操作方法、装置及电子设备 |
CN110837720A (zh) * | 2019-11-04 | 2020-02-25 | 中科寒武纪科技股份有限公司 | 指令执行的方法、装置及相关产品 |
-
2020
- 2020-03-26 CN CN202010223171.6A patent/CN111443917B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122785A1 (en) * | 2000-12-15 | 2004-06-24 | International Business Machines Corporation | Method, system, and program for converting application program code to executable code using neural networks based on characteristics of the inputs |
US20150378757A1 (en) * | 2014-06-26 | 2015-12-31 | International Business Machines Corporation | Optimizing software code |
CN110738316A (zh) * | 2018-07-20 | 2020-01-31 | 北京三星通信技术研究有限公司 | 基于神经网络的操作方法、装置及电子设备 |
CN110674936A (zh) * | 2019-09-24 | 2020-01-10 | 上海寒武纪信息科技有限公司 | 一种神经网络处理方法、装置、计算机设备及存储介质 |
CN110837720A (zh) * | 2019-11-04 | 2020-02-25 | 中科寒武纪科技股份有限公司 | 指令执行的方法、装置及相关产品 |
Non-Patent Citations (2)
Title |
---|
FELIX THIELKE等: "A JIT compiler for neural network inference" * |
赵博;赵荣彩;徐金龙;高伟;: "渐进式智能回溯向量化代码调优方法" * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112270412A (zh) * | 2020-10-15 | 2021-01-26 | 北京百度网讯科技有限公司 | 网络算子处理方法、装置、电子设备及存储介质 |
CN112270412B (zh) * | 2020-10-15 | 2023-10-27 | 北京百度网讯科技有限公司 | 网络算子处理方法、装置、电子设备及存储介质 |
CN112529175A (zh) * | 2020-11-05 | 2021-03-19 | 上海交通大学 | 神经网络的编译方法、系统、计算机存储介质及编译设备 |
CN112529175B (zh) * | 2020-11-05 | 2022-03-18 | 上海交通大学 | 神经网络的编译方法、系统、计算机存储介质及编译设备 |
CN112947935A (zh) * | 2021-02-26 | 2021-06-11 | 上海商汤智能科技有限公司 | 运算方法及装置、电子设备和存储介质 |
WO2023098535A1 (zh) * | 2021-11-30 | 2023-06-08 | 维沃移动通信有限公司 | 信息交互方法、装置及通信设备 |
Also Published As
Publication number | Publication date |
---|---|
CN111443917B (zh) | 2023-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111443917B (zh) | 神经网络运行优化方法、装置及相关产品 | |
CN110162338B (zh) | 运算方法、装置及相关产品 | |
US20220156050A1 (en) | Generating a synchronous digital circuit from a source code construct defining a function call | |
WO2021036893A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN111651203B (zh) | 一种用于执行向量四则运算的装置和方法 | |
CN111381871A (zh) | 运算方法、装置及相关产品 | |
CN110851787B (zh) | 合并指令处理方法、装置、电子设备和存储介质 | |
WO2021114904A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN113033813B (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN111695686B (zh) | 地址分配方法及装置 | |
CN115098262B (zh) | 一种多神经网络任务处理方法及装置 | |
CN111381882B (zh) | 数据处理装置及相关产品 | |
CN111694768B (zh) | 运算方法、装置及相关产品 | |
CN111783969A (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
EP2930616B1 (en) | Device and method for generating application package | |
CN111353124A (zh) | 运算方法、装置、计算机设备和存储介质 | |
CN112052040A (zh) | 处理方法、装置、计算机设备和存储介质 | |
CN112988194A (zh) | 基于设备信息的程序优化方法、装置、电子设备及存储介质 | |
CN110162337B (zh) | 运算方法、装置及相关产品 | |
CN111626398B (zh) | 运算方法、装置及相关产品 | |
JP2022539554A (ja) | 高精度のニューラル処理要素 | |
CN113626079A (zh) | 数据处理方法及装置以及相关产品 | |
WO2021082654A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 | |
CN111339060B (zh) | 运算方法、装置、计算机设备和存储介质 | |
WO2021083100A1 (zh) | 数据处理方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |