CN111433926A - 电感器装置和制造方法 - Google Patents

电感器装置和制造方法 Download PDF

Info

Publication number
CN111433926A
CN111433926A CN201880076899.1A CN201880076899A CN111433926A CN 111433926 A CN111433926 A CN 111433926A CN 201880076899 A CN201880076899 A CN 201880076899A CN 111433926 A CN111433926 A CN 111433926A
Authority
CN
China
Prior art keywords
inductor
magnetic layer
interconnects
layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880076899.1A
Other languages
English (en)
Inventor
D·W·小基德韦尔
R·V·谢诺伊
A·刘易斯
C·F·弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111433926A publication Critical patent/CN111433926A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12—Insulating of windings
    • H01F41/122—Insulating between turns or between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Geometry (AREA)

Abstract

一些方面涉及一种电感器装置，该电感器装置包括：包括多个第一互连的第一金属层；包括多个第二互连的第二金属；在第一金属层与第二金属层之间的第一电介质层；以及电感器。电感器包括多个通孔，其中多个通孔被配置为将多个第一互连耦合到多个第二互连。电感器包括由多个通孔、多个第一互连和多个第二互连形成的多个电感器回路。电感器还包括位于第一互连与第二互连之间的第一磁性层和第二磁性层、以及在多个电感器回路外部的第三磁性层和可选的第四磁性层。

Description

电感器装置和制造方法
优先权要求
本专利申请要求于2017年11月30日提交的题为“INDUCTOR APPARATUS ANDMETHOD OF FABRICATING”的专利申请第15/826,735号的优先权，该申请被转让给本专利申请的受让人并且在此通过引用明确地并入本文。
技术领域
各个方面涉及嵌入在基板中的电感器装置。
背景技术
集成电路、集成电路封装和电子设备正在被不断地驱动到更小的形状因数。还需要满足对较小形状因数的需求的具有高电感密度的电感器。
图1示出了封装系统中的电感器的示例。具体地，图1示出了封装系统100，该封装系统100包括管芯102、多个第一互连104、基板106、多个第二互连108、电感器110和印刷电路板(PCB)112。电感器110耦合到PCB 112。电感器110在PCB上需要额外的空间。电感器110的一个缺点是，其产生表面积大于所需要的表面积的器件或封装系统100。例如，对于移动计算设备或可穿戴计算设备，封装系统100可能太大。电感器110的另一缺点是，它远离管芯102。在诸如射频和电压调节器之类的应用中，电感器应当靠近管芯102。
在另一方面(未示出)，电感器110可以嵌入在PCB 112内部。该方面的一个缺点是，需要空间来将电感器路由到其他器件。在另一方面(未示出)，电感器110可以安装在PCB112的背面(即，相对侧)上。PCB 112的背面可以具有用于耦合到其他器件的焊球(未示出)。该方面的一个缺点是，它需要减少锡球以为电感器110腾出空间。
图2以横截面视图示出了嵌入在基板中的螺线管电感器的示例。具体地，图2示出了基板200，该基板200包括第一金属层202、第一电介质层204、第二金属层206、第二电介质层210、第三金属层212、第三电介质层214、第四金属层216和多个通孔218。在一个方面，如果基板200是具有芯的传统基板，则第二电介质层210可以是预浸材料的形式。在另一方面，如果基板200是无芯基板，则第二电介质层210可以是任何常用的电介质。与其中基板200是无芯基板的方面相比，如果基板200是具有芯的传统基板，则第二电介质层210将具有更大的厚度。
第一金属层202和第四金属层216可以是接地平面或电源平面。图2还示出了包括多个通孔218以及第二金属层206和第三金属层212的第一电感器208。第一电感器208嵌入在基板200中。第一电感器208可以是三维螺线管电感器。第一电感器208的电感器回路由多个通孔218、第二金属层206和第三金属层212形成。第二金属层206和第三金属层212在X、Y平面中并且形成电感器回路的一部分。多个通孔218在Z平面中并且形成电感器回路的一部分。
当通过嵌入式电感器208施加电流时，嵌入式电感器208生成磁场。包围嵌入式电感器208的磁场可以与附近的第一金属层202和第四金属层216相互作用，使得嵌入式电感器208的有效电感大大减小。为了避免这个问题，将第一金属层202和第四金属层216放置在更远的地方(在z方向上)，或者在X、Y平面中创建开放空间，并且不允许第一金属层202和第四金属层216在电感器208上方或下方。问题是，这使得整个基板200更大，并且因此使得制造用于移动计算设备或可穿戴计算设备的小型器件更加困难。
因此，需要一种改进的电感器，其可以放置在非常靠近管芯(例如，管芯102)的位置以实现较小的紧凑基板(例如，基板200)。
发明内容
各个方面涉及一种电感器装置。
第一示例提供了一种电感器装置，该电感器装置包括：包括多个第一互连的第一金属层；包括多个第二互连的第二金属层；在第一金属层与第二金属层之间的第一电介质层；以及电感器。电感器：包括多个通孔，多个通孔被配置为将多个第一互连耦合到多个第二互连；由多个通孔、多个第一互连和多个第二互连形成的多个电感器回路；在多个第一互连与多个第二互连之间的第一磁性层和第二磁性层；以及多个电感器回路外部的第三磁性层。可选地，电感器装置可以包括在多个电感器回路外部的第四磁性层。
第二示例提供了一种制造电感器装置的方法，该方法包括：在第一电介质层内部沉积第一磁性层和第二磁性层；在第一电介质层中形成多个通孔；对通过多个通孔耦合在一起的多个第一互连和多个第二互连进行图案化，其中多个通孔、多个第一互连和多个第二互连形成多个电感器回路；以及在多个电感器回路外部沉积第三磁性层，其中第一磁性层和第二磁性层位于多个第一互连与多个第二互连之间。
附图说明
当结合附图时，根据以下阐述的详细描述，各个方面、性质和优点将变得很清楚，在附图中，相同的附图标记始终相应地标识。
图1示出了封装系统中的常规电感器。
图2示出了嵌入在基板中的常规螺线管电感器。
图3(包括图3A-3E)在X、Y和Z轴上以多个横截面视图示出了电感器装置。
图4示出了包括两个电感器的电感器装置。
图5示出了包括电感器装置的基板。
图6(包括图6A-6F)示出了用于制造嵌入在基板中的电感器装置的序列的示例。
图7示出了用于制造电感器装置的高级方法的示例性流程图。
图8示出了包括电压调节器的系统和包括电感器装置的封装基板。
图9示出了各种电子设备，其可以包括本文中描述的各种基板、集成设备、集成设备封装、半导体器件、管芯、集成电路、封装或电感器。
具体实施方式
在以下描述中，给出具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践各方面。例如，可以以框图示出电路，以避免由于不必要的细节而使各方面模糊。在其他情况下，可能不会详细示出公知的电路、结构和技术，以免使本公开的各方面不清楚。
概述
一些方面涉及电感器装置。电感器装置是三维的。电感器装置包括：包括多个第一互连的第一金属层、包括多个第二互连的第二金属层、以及在第一金属层与第二金属层之间的第一电介质。电感器装置还包括电感器，该电感器包括被配置为将多个第一互连耦合到多个第二互连的多个第一通孔和多个第二通孔。电感器回路由多个第一通孔、多个第二通孔、多个第一互连和多个第二互连形成。电感器具有位于电感器回路内部的第一磁性层和第二磁性层。换言之，第一磁性层和第二磁性层位于第一互连与第二互连之间。电感器还具有位于电感器回路外部的第三磁性层。第三磁性层平行于多个第一互连并且与多个第一互连至少部分对准。电感器具有位于电感器回路外部的可选的第四磁性层。第四磁性层平行于多个第二互连并且与多个第二互连至少部分对准。第一磁性层、第二磁性层、第三磁性层和可选的第四磁性层提供磁导率比周围的电介质材料更高的路径，从而约束和引导磁场线并且增加了电感密度。
在一个方面，电感器装置可以是被配置为与将利用电感器的另一组件放置在一起的独立组件。在另一方面，电感器装置可以被集成或嵌入到基底中，该基底包括电感器装置(即，包括在第一金属层和第二金属层中的电感器)以及其他组件或结构，诸如其他互连(例如，用于电耦合的互连)(诸如金属层、焊盘、迹线、通孔)或无源器件(例如，电感器、电容器、电阻器)或有源器件(例如，管芯、晶体管)。在另一方面，基板可以包括封装基板(包括有芯或无芯)、中介层(例如，硅或玻璃)、陶瓷封装或印刷电路板。在一个方面，电感器装置可以包括芯。在另一方面，电感器装置可以是无芯的。
应当理解，诸如之上、上方、下方和之下等术语是相对的。例如，具有组件X的设备可以被描述为在组件Y“之上”。但是，如果翻转该设备，则组件X可能看上去在组件Y“之下”。因此，这样的术语(例如，之上、上方、下方、之下)是相对于所提供的附图的。
示例性电感器装置
图3A、3B、3C、3D和3E在X、Y和Z轴上以多个横截面视图中示出了示例性电感器装置300。电感器装置300可以是三维的，因为它可以在X、Y和Z平面中具有方面。电感器装置300可以包括电感器301。电感器301可以是磁电感器。电感器301可以是螺线管电感器。在一个方面，电感器装置300可以包括被配置为与将利用磁电感器300的另一组件放置在一起的独立组件。在另一方面，电感器装置300可以嵌入在基板中或者集成到基板中，如本公开中稍后关于图5讨论的。
图3A在X、Y和Z平面中从侧视图示出了示例性电感器装置300。具体地，图3A示出了包括第一金属层330的电感器装置300，第一金属层330包括多个第一互连302a、302b、302c、302d。多个第一互连302a-d形成在第一金属层330中。电感器装置300还包括第二金属层332，第二金属层332包括多个第二互连306a、306b、306c。多个第二互连形成在第二金属层332中。第一电介质层360(图5所示)位于第一金属层330与第二金属层332之间，包括在多个第一互连302a-d与多个第二互连306a-c之间。为了简单起见，在图3A-E中未示出第一电介质层360，但是将关于图5和图6A进一步示出和讨论第一电介质层360。
多个第一通孔308a、308b、308c和多个第二通孔310a、310b、310c被配置为将多个第一互连302a-d耦合到多个第二互连306a-c。
电感器装置300如下耦合。多个第一互连302a之一耦合到多个第二通孔310a之一，多个第二通孔310a之一耦合到多个第二互连306a之一，多个第二互连306a之一耦合到多个第一通孔308a之一，多个第一通孔308a之一耦合到多个第一互连302b之一，多个第一互连302b之一耦合到多个第二通孔310b之一，多个第二通孔310b之一耦合到多个第二互连306b之一，多个第二互连306b之一耦合到多个第一通孔308b之一，多个第一通孔308b之一耦合到多个第一互连302c之一，多个第一互连302c之一耦合到多个第二通孔310c之一，多个第二通孔310c之一耦合到多个第二互连器306c之一，多个第二互连306c之一耦合到多个第一通孔308c之一，并且多个第一通孔308c之一耦合到多个第一互连302d之一。
电感器装置300包括电感器301。电感器301包括多个第一通孔308a-c、多个第二通孔310a-c、多个第一互连302a-d和多个第二互连306a-c。多个电感器回路由多个第一通孔308a-c、多个第二通孔310a-c、多个第一互连302a-d和多个第二互连306a-c形成。
电感器301可以具有图3E所示的宽度(例如，该宽度可以是跨多个第一互连之一(诸如302b)进行的测量)，并且可以具有图3E所示的长度。电感器301可以具有图3E所示的厚度(例如，该厚度可以是多个第一通孔308a-c的高度加上第一金属层330和第二金属层332的厚度)。换言之，电感器301具有包括长度、宽度和厚度在内的尺寸。
电感器301还包括位于第一互连302a-d与第二互连306a-c之间并且与之平行的第一磁性层320和第二磁性层322(例如，其中第一磁性层322和第二磁性层322平行于第一互连302a-d和第二互连306a-c，因为它们与第一互连302a-d和第二互连306a-c并排，但是不在同一平面中)。也就是说，第一磁性层320和第二磁性层322位于第一金属层330与第二金属层332之间。第一磁性层320和第二磁性层322至少部分位于多个电感器回路内。第一磁性层320和第二磁性层322至少部分位于多个第一通孔308a-c和多个第二通孔310a-c内。
在图3A的示例中，第一磁性层320和第二磁性层322可以位于第一电介质层360(图3A-E中未示出，但是参见图5)内部，其中第一电介质层360位于第一金属层330与第二金属层332之间。将关于图5进一步讨论第一电介质层360。
图3E示出了第一磁性层320、第二磁性层322、第三磁性层324或第四磁性层326中的任何一个的尺寸，即长度、宽度和厚度。第一磁性层320和第二磁性层322的长度可以分别小于、等于或大于电感器301的长度。例如，第一磁性层320和第二磁性层322的长度可以分别在从电感器301的长度的大约一半到电感器301的长度的大约两倍的范围内。第一磁性层320和第二磁性层322具有可以分别使得第一磁性层320和第二磁性层322分别位于电感器310的电感器回路内的宽度。换言之，第一磁性层320和第二磁性层322的宽度分别使得第一磁性层320和第二磁性层322分别位于多个第一通孔308a-c与多个第二通孔310a-d之间。第一磁性层320和第二磁性层322的厚度可以分别为大约1-4um。
电感器301还包括第三磁性层324。第三磁性层324位于多个电感器回路外部。第三磁性层324平行于多个第一互连302a-d，并且与多个第一互连302a-d至少部分对准。换言之，第三磁性层324在多个第一互连302a-d下方的平面中(即，平行)。第三磁性层324垂直于多个第一通孔308a-c。第三磁性层324垂直于多个第二通孔310a-c。
电感器301还包括第四磁性层326。第四磁性层326是可选的。第四磁性层326位于多个电感器回路外部。第四磁性层326平行于多个第二互连306a-c，并且与多个第二互连306a-c至少部分对准。换言之，第四磁性层326在多个第二互连306a-c上方的平面中(即，平行)。第四磁性层326垂直于多个第一通孔308a-c。第四磁性层326垂直于多个第二通孔310a-c。
第三磁性层324和可选的第四磁性层326的长度可以分别小于、等于或大于电感器301的长度。例如，第一磁性层324和第二磁性层326的长度可以分别在从电感器301的长度的大约一半到电感器301的长度的大约两倍的范围内。第二磁性层324和第三磁性层326的宽度可以分别小于、等于或大于电感器301的宽度。例如，第一磁性层324和第二磁性层326的宽度可以分别在从电感器301的宽度的大约一半到电感器301的宽度的大约两倍的范围内。第三磁性层324和第四磁性层326的宽度分别不限于在多个第一通孔302a-d和多个第二通孔310a-d内。第三磁性层324和第四磁性层326的厚度可以分别为大约1-4um。
第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326可以由具有高磁导率和低矫顽力的材料形成。这样的材料的示例包括但不限于铁合金(诸如NiFe)或钴合金(诸如CoTaZr)。在一个方面，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326可以由一层或多层磁性材料形成。在另一方面，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326中的任何一个或多个可以由第一磁性材料和第二磁性材料以及在第一磁性材料与第二磁性材料之间的薄氧化物层形成。与任何其他磁性材料层相比，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326中的每个或多个可以由相同的材料或不同的材料或某种组合组成(例如，第一磁性层320和第二磁性层322可以由第一材料或复合材料组成，并且第三磁性层324和第四磁性层可以由与第一材料不同的第二材料或复合材料组成)。
与任何其他磁性层相比，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326中的每个或多个可以具有不同的尺寸或相同的尺寸(长度、宽度或厚度)或形状。如图3A和图3B所示的电感器301将第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326示出为具有特定尺寸和形状。然而，这不限于此。在一个方面，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326可以是正方形的，或者可以是矩形的，但是被取向为使得矩形的长边是沿着X轴，而不是如图所示沿着Y轴。在另一方面，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326可以是多边形的。图3A将第一磁性层、第二磁性层、第三磁性层和第四磁性层(即，分别为320、322、324、326)示出为单个片(即，单个磁性层片)。然而，在另一方面，第一磁性层320、第二磁性层322、第三磁性层324和第四磁性层326可以由多个磁性层部分构成，其中磁性层部分可以具有多种形状，包括但不限于正方形、矩形或多边形。在另一方面，多个磁性层部分可以镜像多个第一互连302a-d或多个第二互连306a-c的形状或尺寸或两者。在每个上述示例中，每个磁性层(即，第一磁性层320、第二磁性层322、第三磁性层324、第四磁性层326)可以具有与每个其他磁性层(即，第一磁性层320、第二磁性层322、第三磁性层324、第四磁性层326)不同的尺寸或形状，或者可以具有相同的尺寸或形状，或者可以具有不同和相同的尺寸、形状或取向的某种组合。
当电流被施加到电感器301时，电感器301生成第一磁场。第一磁性层320和第二磁性层322通过例如通过低磁导率材料约束和引导第一磁场来增加电感器301的电感。然而，包括电感器301的电感器装置300可以被放置或集成到其他导电金属层(例如，参见图5中的第三金属层534)附近的器件(例如，基板)中，这也可以减小电感。这些其他导电金属层在电流流过它们时生成第二磁场。在这种情况下，第三磁性层324和第四磁性层326将第二磁场约束为在低磁导率材料内并且减小第二磁场对电感器301的影响。例如，第三磁性层324和第四磁性层326限制涡流(例如，来自包括第三金属层534的周围导体的涡流)，否则该涡流将导致电感器301的能量损失和电感损失。
图3B从俯视图示出了示例性电感器装置300。在俯视图中，电感器装置300在X Y平面中示出，其中正Z轴指向页面之外。从该视图还可以看出，多个第一通孔308a-c和多个第二通孔310a-c将多个第一互连302a-d和多个第二互连306a-c耦合在一起。电感器301可以形成螺线管。为简单起见，第一磁性层、第二磁性层、第三磁性层和第四磁性层(分别为320、322、324和326)被示出为一个阴影区域。
图3C从横截面视图示出了示例性电感器装置300。在该横截面视图中，电感器装置300在X Z平面中示出，其中正Y轴指向页面之外。图3C示出了电感器301的宽度，其中电感器301的宽度可以是多个第一互连之一(例如，302b)的测量，或者示出了多个第二互连之一(例如，306a)的测量。图3C还示出了多个第一通孔之一(例如，308a)和多个第二通孔之一(例如，310a)。图3C还以横截面视图示出了第一磁性层320、第二磁性层322、第三磁性层324和可选的第四磁性层326。
图3D从另一横截面视图示出了示例性电感器装置300。在该横截面视图中，电感器装置300在Y、Z平面中示出，其中正X轴指向页面之外。图3D示出了多个第一互连302a-d中的每个的视图、多个第二互连306a-c中的每个的视图以及多个第一通孔308a-c的视图。图3D还以横截面视图示出了第一磁性层320、第二磁性层322、第三磁性层324和可选的第四磁性层326。还示出了电感器301的长度。
尽管图3A-E的图示示出了单个电感器(例如，电感器301)的示例，但是应当理解，前面的讨论也适用于一个或多个电感器。另外，电感器301可以形成有比图3A-E所示的更多或更少的电感器回路，这取决于期望的电感量。此外，电感器回路的数目可以是整数或半整数(例如，1、1 1/2、2、2 1/2等)。
包括两个电感器的示例性电感器装置
图4示出了类似于图3A-E的电感器装置300的三维电感器装置400，但是具有两个电感器。图4示出了示例性第一电感器450和示例性第二电感器455。第一电感器450和第二电感器455中的任一者或两者可以与图3A-E的电感器301相同。
第一电感器450包括多个第一互连402a、402b和402c、多个第二互连406a、406b、406c、多个第一通孔410a、410b、410c和多个第二通孔410d、410e、410f。多个第一互连402a-c、多个第二互连406a-c、多个第一通孔410a-c和多个第二通孔410d-f一起形成第一电感器450的多个电感器回路，并且如电感器装置300的讨论中描述的那样耦合。多个第一互连402a-c形成在第一金属层430中，并且多个第二互连406a-c形成在第二金属层432中。
第二电感器455包括多个第三互连404a、404b、404c、多个第四互连408a、408b、多个第三通孔412a、412b和多个第四通孔412c、d。多个第三互连404a-c、多个第四互连408a、b、多个第三通孔412a、b和多个第四通孔412c、d一起形成第二电感器455的多个电感器回路，并且如电感器装置300的讨论中描述的那样耦合。多个第三互连404a-c形成在第一金属层430中，并且多个第四互连408a、b形成在第二金属层432中。
电介质层460(为简单起见，这里未示出电介质层460，但是参见图5)位于第一金属层430与第二金属层432之间，包括在第一电感器450的多个电感器回路与磁电感器455的多个电感器回路之间。
类似于电感器301，第一磁性层420和第二磁性层422至少部分位于第一电感器450的多个电感器回路内，并且至少部分位于第二电感器455的多个电感器回路内。应当理解，尽管第一磁性层420和第二磁性层422至少部分位于(分别是第一电感器450和第二电感器455的)电感器回路内，但是第一磁性层420和第二磁性层422的长度可以延伸超过第一电感器450和第二电感器455。类似地，第三磁性层424和可选的第四磁性层426位于第一电感器450的多个电感器回路外部和第二电感器455的多个电感器回路外部。第三磁性层424和可选的第四磁性层426的长度或宽度可以小于或大于第一电感器450和第二电感器455。第一磁性层420、第二磁性层422、第三磁性层424和第四磁性层426与图3A-E的讨论中描述的相同。
尽管图4示出了两个电感器(例如，第一电感器450和第二电感器455)的示例，但是本领域技术人员可以包括更多或更少的电感器，其中具有更多或更少的电感器回路，这取决于设计的需要。第一电感器450和第二电感器455可以具有彼此相同数目的电感器回路，或者可以具有彼此不同数目的电感器回路。换言之，第一电感器450或第二电感器455中的一者可以具有比另一者更多的电感器回路。例如，第二电感器455可以具有比第三互连404c更多的附加电感器回路(未示出)，并且这些附加电感器回路不与第一电感器450的电感器回路交织。第一电感器450和第二电感器455的电感器回路的数目可以是整数或半整数。
包括电感器装置的示例性基板
图5示出了在X、Z平面中嵌入或集成在基板500中的图3A-E的电感器装置300，其中正Y轴指向页面之外(如图3C所示)。
在一个方面，基板500可以是包括电感器装置300以及诸如其他互连(例如，用于电耦合的互连，诸如金属层、焊盘、迹线、通孔)或无源器件(例如，电感器、电容器、电阻器)或有源器件(例如，芯片、晶体管)之类的其他组件或结构的器件。在一个方面，基板500可以包括封装基板(包括芯或无芯)、中介层(例如，硅或玻璃)、陶瓷封装或PCB。
图5示出了基板500，该基板500包括：前述电感器装置300(包括第一磁性层320、第二磁性层322、第三磁性层324和可选的第四磁性层326)，第一金属层330还包括多个第三互连570(例如，焊盘、迹线)，第二金属层332还包括多个第四互连572，第三金属层534包括多个第四互连574(例如，焊盘、迹线)，第四金属层536包括多个第五互连576(例如，焊盘、迹线)，第五金属层538包括多个第六互连578(例如，焊盘、迹线、再分布层)，并且第六金属层540包括多个第七互连580(例如，焊盘、迹线、再分布层)。
此外，基板500包括第一电介质层360，第一电介质层360位于第一金属层330与第二金属层332之间，多个第一互连302a-d与多个第二互连306a-c之间，第一磁性层320与第二磁性层326之间，第一多个第一互连302a-d与第一磁性层320之间，以及多个第二互连306a-c与第二磁性层326之间。换言之，第一磁性层320和第二磁性层322可以位于第一电介质层360内部。在一个方面，第一电介质层360是预浸材料。在这个方面，第一电介质层360包括基板500的芯(例如，基板500是具有芯的传统基板)。在另一方面，第一电介质层360可以是无芯基板的电介质层(例如，基板500是无芯基板)。
第二电介质层562位于第一金属层330与第三金属层534之间，多个第一互连302a-d与第三金属层534之间，多个第一互连302a-d与第三磁性层324之间，以及第三磁性层324与第三金属层534之间。换言之，第三磁性层324可以位于第二电介质层562内部。第三电介质层564位于第三金属层534与第五金属层538之间，多个第二互连306a-c与第五金属层562之间，多个第二互连306a-c与可选的第四磁性层326之间，以及可选的第四磁性层326与第五金属层538之间。换言之，第四磁性层326可以位于第三电介质层564内部。
第四电介质层566位于第二金属层332与第四金属层536之间，包括多个第二互连306a-c与第四金属层536之间。第五电介质层568位于第六金属层540与第四金属层536之间。第一电介质层至第六电介质层(即，分别为360、562、564、566和568)被配置为将第一金属层至第六金属层(即，分别为330、332、534、536、538和540)隔离。
第一电介质层360、第二电介质层562、第三电介质层564、第四电介质层566和第五电介质层568中的每个或多个可以具有相同的材料、不同的材料或材料组合，诸如但不限于预浸料、绝缘膜(例如，Ajinomoto堆积膜)或层压膜。
多个第一通孔554(尽管在该视图中仅示出一个通孔，但是应当理解，存在多个通孔)将多个第六互连578耦合到多个第四互连574，多个第二通孔552将多个第四互连574耦合到多个第三互连570，多个第三通孔550将多个第三互连570耦合到多个第四互连574，多个第四通孔556将多个第四互连574耦合到多个第五互连576，并且多个第五通孔558将多个第五互连576耦合到多个第七互连580。
如上所述，基板500可以包括封装基板(包括芯或无芯)、中介层(例如，硅或玻璃)、陶瓷封装或印刷电路板。在一个方面，在基板500包括封装基板的情况下，可以包括未示出的其他组件，诸如用于耦合到管芯和PCB的互连、焊球、焊膏、铜柱。在另一方面，在基板500包括中介层的情况下，可以包括未示出的其他组件，诸如用于耦合到管芯或封装基板的互连。在另一方面，在基板500包括PCB的情况下，可以包括未示出的其他组件，诸如用于耦合到封装基板或无源器件的互连。
尽管图5示出了嵌入或集成到基板500中的单个电感器装置300(即，单个电感器301)，但是应当理解，前述讨论也适用于一个或多个电感器装置。在一个方面，电感器装置400可以被嵌入或集成到基板500中(代替电感器装置300)。在另一方面，基板500可以具有多个电感器(诸如多个电感器装置300)。在这些方面中的任何一个方面，电感器301可以形成有比图3A-E或图4所示的更多或更少的电感器回路。
用于制造嵌入在基板中的电感器装置的示例性序列
在一些实现中，制造电感器装置包括几个过程。图6(包括图6A-6F)示出了用于制造嵌入在基板600中的包括电感器698的电感器装置699的示例性序列。电感器装置699可以是三维的，因为它可以在X、Y和Z轴中具有方面。在X、Z平面中以横截面视图示出了电感器装置699和基板600。在一些实现中，图6A-6F的序列可以用于制造电感器装置300、电感器301和基板500。应当注意，图6A-6F所示的序列可以组合一个或多个阶段以简化和阐明该序列。在一些实现中，过程的序列可以改变或修改。
图6A示出了包括第一电介质部分660a、660b和660c的第一电介质层660。第一电介质层660(包括第一电介质部分660a、660b和660c)可以与第一电介质层360相同。提供第一电介质部分660a。
第一磁性层620沉积到第一电介质部分660a的第一侧面上，并且第二磁性层622沉积到第一电介质部分660a的第二侧面上。第一磁性层620可以与第一磁性层320相同，并且第二磁性层622可以与第二磁性层322相同(包括尺寸、形状、取向)。第一电介质部分660b被沉积以至少部分覆盖电介质部分660a的第一侧面并且覆盖第一磁性层620。第一电介质部分660c被沉积以至少部分覆盖第一电介质部分660a的第二侧面并且覆盖第二磁性层622。应当注意，可以在第一电介质部分660b之前沉积第一电介质部分660c。
重要的是应当注意，基板600可以是具有芯的基板，或者可以是无芯基板。在基板600是无芯基板的一个方面，第一电介质层660可以包括相同的材料(即，第一电介质层部分660a、660b和660c可以全部包括相同的材料)。在另一方面，在基板600是具有芯的基板的情况下，第一电介质部分660a可以包括预浸材料。在该方面，与在第一电介质部分660a是任何电介质材料(即，基板是无芯的)的先前方面中的厚度相比，预浸的第一电介质部分660a的厚度更大。无论基板600是具有芯的基板还是无芯基板，第一磁性层和第二磁性层都被第一电介质层660包围。
图6B示出了形成穿过第一电介质层660的多个通孔601。多个通孔601通过钻孔或激光钻孔来形成。从X、Z平面中可以看出，为了简化，图6B将多个通孔601示出为包括两个通孔。然而，多个通孔601可以对应于图3A所示的多个第一通孔302a-d和多个第二通孔306a-c。此外，应当理解，可以形成附加的通孔以获取期望电感。
图6C示出了可选地在第一电介质层660的任何部分上沉积种子层603，种子层603随后将用金属进行图案化。在将铜用于诸如第一金属层630之类的金属层的图案化的情况下，沉积种子层603可能是有益的(这将关于图6D进行进一步讨论)。在一个方面，沉积种子层603以使得其覆盖第一电介质层660的所有暴露区域(即，外部区域和多个通孔)。在这个方面，沉积种子层603以使得其至少覆盖第一电介质部分660c的侧面、第一电介质部分660b的侧面和多个通孔601的侧壁。
图6D示出包括多个第一互连602的图案化的第一金属层630的图案化、包括多个第二互连606的图案化的第二金属层632的图案化、以及多个第一通孔608的形成。尽管在仅示出X、Z平面的图6D中未示出，但是也可以执行多个第二通孔(例如，310a-c)的形成。发生图案化以使得多个第一互连602和多个第二互连602通过多个第一通孔608和多个第二通孔(例如，310a-c)耦合在一起。
多个第一通孔608可以与图3A的多个第一通孔308a-c相同。多个第二通孔可以与图3A所示的多个第二通孔310a-c相同。多个第一互连602可以与多个第一互连302a-d相同，并且多个第二互连606可以与多个互连306a-c相同。多个第一互连302a-d、多个第二互连606以及多个第一通孔608和多个第二通孔(例如，310a-c)的图案化可以包括在不需要金属图案化的区域上提供光致抗蚀剂层(未示出)，然后沉积金属以使得能够形成期望图案(例如，互连、迹线、通孔)，并且最后剥离光致抗蚀剂层。
图6E示出了沉积第三磁性层624、可选的第四磁性层626、第二电介质层662和第三电介质层666。第三磁性层624被第二电介质层662包围，并且可选的第四磁性层被第三电介质层666包围。第三磁性层624可以与第三磁性层324相同，并且可选的第四磁性层626可以与可选的第四磁性层326相同。第二电介质材料662和第三电介质材料666可以分别与图5的第二电介质材料562和第四电介质材料566相同。
图6E示出了电感器装置699(对应于电感器装置300)和电感器698(及其电感器回路)。电感器698包括多个第一通孔608(对应于308a-c)、多个第二通孔(图6中未示出，但是参见310a-c)、多个第一互连602和多个第二互连606、第一磁性层620、第二磁性层622、第三磁性层624和可选的第四磁性层626。重要的是应当注意，电感器装置699可以包括被配置为与将利用磁电感器300的另一组件放置在一起的独立组件。在另一方面，电感器装置699(或300)可以嵌入在基板(例如，600)中或者集成到基板(例如，600)中。
图6F示出了在已经对第三金属层634和第四金属层636进行图案化之后以及在形成通孔607之后以及在已经沉积了阻焊剂610之后的电感器装置699。在一个方面，图6F的器件可以包括诸如基板500(参见图5)之类的基板。在另一方面，图6F的器件可以包括封装基板(包括芯或无芯)、中介层(例如，硅或玻璃)、陶瓷封装或印刷电路板。在一个方面，图6F示出了嵌入或集成到基板600中的电感器装置699。
用于制造电感器装置的方法的示例性流程图
图7示出了用于制造电感器装置的高级方法的示例性流程图。应当注意，为了清楚和简化，图7的流程图未必包括制造电感器装置的所有步骤。此外，在某些情况下，几个步骤可能已经合并为一个步骤以简化对序列的描述。
如图7所示，该方法包括在第一电介质层内部沉积(在步骤705处)第一磁性层和第二磁性层。不同的实现可以不同地沉积第一磁性层和第二磁性层。图6A示出了在第一电介质层660内部沉积第一磁性层620和第二磁性层622的示例。
该方法(在步骤710处)示出了在第一电介质中形成多个通孔。图6B示出了形成通孔601。图6D示出了在第一电介质层660中形成多个通孔，诸如多个第一通孔608(并且讨论了形成多个第二通孔610，未示出)。
该方法(在步骤715处)示出了对通过多个通孔耦合在一起的多个第一互连和多个第二互连进行图案化，其中多个通孔、多个第一互连和多个第二互连形成多个电感器回路。例如，图6D示出了多个第一互连602和多个第二互连606的图案化，并且示出了分别通过第一多个通孔608(和第二多个通孔610，未示出)耦合在一起的第一互连602和第二互连606。
该方法(在步骤720处)示出了在多个电感器回路外部沉积第三磁性层，其中第一磁性层和第二磁性层位于多个第一互连与多个第二互连之间。例如，图6E示出了在多个电感器回路外部沉积第三磁性层624。在一个方面，在多个电感器回路外部沉积第三磁性层624包括在位于多个第一互连602a-d所在的另一平面下方的平面中沉积第三磁性层624。图6D示出了第一磁性层620和第二磁性层622位于多个第一互连602与多个第二互连606之间。
可选的方法(在步骤725处)示出了在多个电感器回路外部沉积第四磁性层。例如，图6E示出了在多个电感器回路外部沉积第四磁性层626。在一个方面，在多个电感器回路外部沉积第四磁性层626包括在位于多个第二互连606a-c所在的另一(第二)平面上方的平面中沉积第四磁性层626。
包括电压调节器的示例性系统、以及包括电感器装置的封装基板
图8示出了包括电压调节器的示例性系统，该电压调节器包括电感器装置。为了简单起见，图8示出了通过简单的线(即，互连)耦合在一起的各种组件。然而，应当理解，可以使用各种互连，包括细线、迹线、嵌入式迹线、通孔或再分布层(未示出)。
具体地，图8示出了片上系统(“SoC”)802、封装基板804、PCB 806、电源管理集成电路(PMIC)818和表面安装的无源器件820。SoC 802包括一个或多个电压调节器810和一个或多个负载812。尽管SoC 802被示出为单个器件，但是在另一方面，电压调节器810可以位于单独的管芯中(即，与负载812分离)。封装基板804包括电感器装置814。电感器装置814可以是电感器装置300，或者可以是电感器装置400(包括第一电感器450和第二电感器455)。封装基板804可以是基板500，但是具有附加组件。
PMIC 818耦合到表面安装的无源器件820，表面安装的无源器件820耦合到PCB806，PCB 806耦合到封装基板804，封装基板804耦合到电压调节器810，电压调节器810耦合到电感器装置814，电感器装置814可以耦合到电容器并且还可以耦合到负载812。
在一个方面，电压调节器810被配置为从电压源(未示出)接收第一电压，诸如1.8伏。电压调节器810可以被配置为将所接收的1.8伏降压转换为第二电压，诸如大约0.6-1.0伏。第二电压通过电感器装置814被提供给负载812。在另一方面，电压调节器810可以是被配置为将所接收的第一电压降低到第二电压的降压调节器。
示例性电子设备
图9示出了可以与上述基板、集成设备、半导体器件、集成电路、管芯、中介层、封装或电感器装置中的任何一种集成的各种电子设备。例如，移动电话设备902、膝上型计算机设备904、固定位置终端设备906、可穿戴设备908可以包括如本文中描述的集成设备900。集成设备900可以是例如本文中描述的基板、集成电路、管芯、集成设备、集成设备封装、集成电路设备、装置封装、集成电路(IC)封装、层叠封装设备中的任何一种。图9所示的设备902、904、906、908仅是示例性的。其他电子设备也可以具有集成设备900的特征，包括但不限于一组设备(例如，电子设备)，该组设备包括移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、支持全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐设备、固定位置数据单元(诸如抄表设备)、通信设备、智能电话、平板电脑、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在汽车(例如，自动驾驶汽车)中实现的电子设备、或者存储或检索数据或计算机指令的任何其他设备、或者其任何组合。
图3A-E至图8所示的组件、过程、特征和/或功能中的一个或多个可以被重新布置和/或组合成单个组件、过程、特征或功能，或者以如果组件、过程或功能来体现。在不脱离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应当注意，本公开中的图3A-E至图8及其对应描述不限于基板。在一些实现中，本公开及其对应描述可以用于制造、创建、提供和/或生产集成设备。在一些实现中，设备可包含管芯、集成设备、管芯封装、集成电路(IC)、设备封装、集成电路(IC)封装、晶片、半导体器件、封装上封装(PoP)设备和/或中介层。
词语“示例性”在本文中用来表示“用作示例、实例或说明”。本文中被描述为“示例性”的任何实现或方面不必被解释为比本公开的其他方面优选或有利。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。本文中使用术语“耦合”来指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，而对象B接触对象C，则即使对象A和C彼此没有直接物理接触，它们仍然可以被视为彼此耦合。如本文中使用的，术语“遍历”是指穿过并且包括一直穿过对象或部分穿过对象。
此外，应当注意，本文中包含的各种公开内容可以被描述为被描绘为流程图、流程图表、结构图或框图的过程。尽管流程图可以将操作描述为序列过程，但是很多操作可以并行或同时执行。另外，可以重新布置操作顺序。在操作完成之后，过程将终止。
可以在不脱离本公开的情况下在不同的系统中实现本文中描述的本公开的各个方面。应当注意，本公开的前述方面仅是示例，而不应当被解释为限制本公开。本公开的各方面的描述旨在是说明性的，而不是限制权利要求的范围。这样，本教导可以容易地应用于其他类型的装置，并且很多替代、修改和变化对于本领域技术人员而言将是很清楚的。

Claims (38)

1.一种电感器装置，包括：
第一金属层，包括多个第一互连；
第二金属层，包括多个第二互连；
第一电介质层，在所述第一金属层与所述第二金属层之间；以及
电感器，所述电感器包括：
多个通孔，所述多个通孔被配置为将所述多个第一互连耦合到所述多个第二互连；
多个电感器回路，由所述多个通孔、所述多个第一互连和所述多个第二互连形成；
第一磁性层和第二磁性层，在所述多个第一互连与所述多个第二互连之间；以及
第三磁性层，在所述多个电感器回路外部。
2.根据权利要求1所述的电感器装置，其中所述第三磁性层平行于所述多个第一互连并且与所述第一互连至少部分对准。
3.根据权利要求2所述的电感器装置，其中所述第三磁性层包括单个片。
4.根据权利要求2所述的电感器装置，其中所述第三磁性层包括多个磁性层部分。
5.根据权利要求1所述的电感器装置，还包括：
所述第三磁性层的长度，其中所述第三磁性层的所述长度大于或等于所述电感器的长度。
6.根据权利要求1所述的电感器装置，还包括：
所述第三磁性层的长度，其中所述第三磁性层的所述长度小于或等于所述电感器的长度。
7.根据权利要求1所述的电感器装置，还包括：
所述第三磁性层的宽度，其中所述第三磁性层的所述宽度大于或等于所述电感器的宽度。
8.根据权利要求1所述的电感器装置，还包括：
所述第三磁性层的宽度，其中所述第三磁性层的所述宽度小于或等于所述电感器的宽度。
9.根据权利要求1所述的电感器装置，还包括：
第二电介质层，其中所述第三磁性层被所述第二电介质层包围。
10.根据权利要求1所述的电感器装置，其中所述第一磁性层和所述第二磁性层至少部分在所述多个电感器回路内，并且其中所述第一磁性层和所述第二层被所述第一电介质层包围。
11.根据权利要求1所述的电感器装置，其中所述第一磁性层和所述第二磁性层在所述多个通孔之间。
12.根据权利要求1所述的电感器装置，还包括：
第四磁性层，在所述多个电感器回路外部。
13.根据权利要求12所述的电感器装置，其中所述第四磁性层平行于所述多个第二互连并且与所述多个第二互连至少部分对准。
14.根据权利要求12所述的电感器装置，其中所述第三磁性层和所述第四磁性层垂直于所述多个通孔。
15.根据权利要求12所述的电感器装置，其中所述第四磁性层包括平行于所述多个第二互连的单个片。
16.根据权利要求12所述的电感器装置，还包括：
所述第四磁性层的宽度，其中所述第四磁性层的所述宽度大于或等于所述电感器的宽度。
17.根据权利要求12所述的电感器装置，还包括：
所述第四磁性层的宽度，其中所述第四磁性层的所述宽度小于或等于所述电感器的宽度。
18.根据权利要求12所述的电感器装置，还包括：
所述第四磁性层的长度，其中所述第四磁性层的所述长度大于或等于所述电感器的长度。
19.根据权利要求12所述的电感器装置，还包括：
所述第四磁性层的长度，其中所述第四磁性层的所述长度小于或等于所述电感器的长度。
20.根据权利要求12所述的电感器装置，其中所述第四磁性层包括多个磁性层部分。
21.根据权利要求12所述的电感器装置，还包括：
第三电介质层，其中所述第四磁性层被所述第三电介质层包围。
22.根据权利要求1所述的电感器装置，还包括在所述第一金属层下方的第三金属层，其中所述第三磁性层在所述第三金属层与所述第一金属层之间。
23.根据权利要求22所述的电感器装置，还包括在所述第二金属层之上的第四金属层，其中第四磁性层在所述第三金属层与所述第二金属层之间，并且其中所述第四磁性层平行于所述多个第二互连。
24.根据权利要求23所述的电感器装置，其中所述第三磁性层和所述第四磁性层被配置为约束所述第三金属层和所述第四金属层的磁通量。
25.根据权利要求1所述的电感器装置，其中所述电感器装置还包括选自封装基板、中介层、陶瓷封装和印刷电路板构成的组中的器件。
26.根据权利要求1所述的电感器装置，其中所述电感器被配置为耦合到电压调节器。
27.根据权利要求1所述的电感器装置，其中所述第三磁性层的厚度为约0.1至6微米。
28.根据权利要求1所述的电感器装置，还包括：
另一电感器，包括多个另一电感器回路，其中所述第三磁性层在所述多个第二电感器回路外部；以及
第四磁性层，其中所述第四磁性层在所述多个电感器回路外部并且在所述多个另一电感器回路外部。
29.根据权利要求1所述的电感器装置，其中所述电感器装置被并入选自音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端或服务器、平板电脑、可穿戴计算设备和膝上型计算机构成的组中的设备。
30.一种制造电感器装置的方法，包括：
在第一电介质层内部沉积第一磁性层和第二磁性层；以及
在所述第一电介质层中形成多个通孔；
对通过所述多个通孔耦合在一起的多个第一互连和多个第二互连进行图案化，其中所述多个通孔、所述多个第一互连和所述多个第二互连形成多个电感器回路；以及
在所述多个电感器回路外部沉积第三磁性层，其中所述第一磁性层和所述第二磁性层位于所述多个第一互连与所述多个第二互连之间。
31.根据权利要求30所述的方法，其中所述第三磁性层平行于所述多个第一互连并且与所述多个第一互连至少部分对准。
32.根据权利要求30所述的方法，其中沉积所述第三磁性层包括沉积磁性层片或沉积多个磁性部分。
33.根据权利要求30所述的方法，还包括在所述多个电感器回路外部沉积第四磁性层。
34.根据权利要求33所述的方法，其中沉积所述第四磁性层还包括沉积平行于所述多个第二互连并且与所述多个第二互连至少部分对准的所述第四磁性层。
35.根据权利要求33所述的方法，其中沉积所述第四磁性层包括沉积单个磁性层片或者沉积多个磁性部分。
36.根据权利要求33所述的方法，还包括：
沉积第二电介质层，使得所述第二电介质层至少部分包围所述多个第一互连和所述多个第二互连；
穿过所述第二电介质层形成多个孔；
对另一金属层进行图案化，其中对所述另一金属层进行图案化包括：
填充所述多个孔，
形成平行于所述第三磁性层并且与所述第三磁性层至少部分对准的多个第三互连，以及
形成平行于所述第四磁性层并且与所述第四磁性层至少部分对准的多个第四互连；其中所述多个第三互连和所述多个第四互连被配置为传导接地信号或功率信号或信号。
37.根据权利要求30所述的方法，其中沉积所述第一磁性层和所述第二磁性层包括：
沉积所述第一电介质层的第一部分，所述第一部分包括第一侧和第二侧，
沉积所述第一电介质层的第二部分以至少部分覆盖所述第一电介质层的所述第一侧并且覆盖所述第一磁性层，
沉积所述第一电介质层的第三部分以至少部分覆盖所述第一电介质层的所述第二侧并且覆盖所述第二磁性层，其中沉积所述第二部分和所述第三部分是在所述第一电介质层内部沉积所述第一磁性层和所述第二磁性层之后发生的。
38.根据权利要求30所述的方法，其中沉积所述第一磁性层和所述第二磁性层包括在所述多个电感器回路内部沉积所述第一磁性层和所述第二磁性层。
CN201880076899.1A 2017-11-30 2018-11-08 电感器装置和制造方法 Pending CN111433926A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/826,735 2017-11-30
US15/826,735 US10867740B2 (en) 2017-11-30 2017-11-30 Inductor apparatus and method of fabricating
PCT/US2018/059726 WO2019108360A1 (en) 2017-11-30 2018-11-08 Inductor apparatus and method of fabricating

Publications (1)

Publication Number Publication Date
CN111433926A true CN111433926A (zh) 2020-07-17

Family

ID=64559750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880076899.1A Pending CN111433926A (zh) 2017-11-30 2018-11-08 电感器装置和制造方法

Country Status (5)

Country Link
US (1) US10867740B2 (zh)
EP (1) EP3718153A1 (zh)
CN (1) CN111433926A (zh)
TW (1) TWI753217B (zh)
WO (1) WO2019108360A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207259A1 (zh) * 2022-04-29 2023-11-02 华为技术有限公司 电感结构、晶圆、裸片、芯片及电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11058001B2 (en) * 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US10910321B2 (en) * 2017-11-29 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of making the same
US10748810B2 (en) 2018-05-29 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing an integrated inductor with protections caps on conductive lines
US11322290B2 (en) * 2018-06-19 2022-05-03 Intel Corporation Techniques for an inductor at a first level interface
US11018215B2 (en) * 2019-03-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US20240162155A1 (en) * 2022-11-16 2024-05-16 Qualcomm Incorporated Package substrate and/or a board with a shared power distribution network

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097129A1 (en) * 2000-02-16 2002-07-25 Johnson F. Scott Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US20070222550A1 (en) * 2006-03-27 2007-09-27 Tdk Corporation Thin film device
US20080198560A1 (en) * 2007-02-20 2008-08-21 Tdk Corporation Thin-film magnetic device, and electronic component module having same
CN105185554A (zh) * 2014-04-16 2015-12-23 美国博通公司 磁芯三维(3d)电感器及封装集成
WO2016202949A1 (en) * 2015-06-18 2016-12-22 University College Cork, National University Of Ireland, Cork A magnetic device
US20170062120A1 (en) * 2015-08-31 2017-03-02 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
WO2013101131A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
KR102262761B1 (ko) * 2013-09-06 2021-06-09 도판 인사츠 가부시키가이샤 반사형 포토마스크 및 그 제조 방법
US9647053B2 (en) * 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US9496213B2 (en) 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097129A1 (en) * 2000-02-16 2002-07-25 Johnson F. Scott Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US20070222550A1 (en) * 2006-03-27 2007-09-27 Tdk Corporation Thin film device
US20080198560A1 (en) * 2007-02-20 2008-08-21 Tdk Corporation Thin-film magnetic device, and electronic component module having same
CN105185554A (zh) * 2014-04-16 2015-12-23 美国博通公司 磁芯三维(3d)电感器及封装集成
WO2016202949A1 (en) * 2015-06-18 2016-12-22 University College Cork, National University Of Ireland, Cork A magnetic device
US20170062120A1 (en) * 2015-08-31 2017-03-02 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207259A1 (zh) * 2022-04-29 2023-11-02 华为技术有限公司 电感结构、晶圆、裸片、芯片及电子设备

Also Published As

Publication number Publication date
TWI753217B (zh) 2022-01-21
WO2019108360A1 (en) 2019-06-06
US20190164681A1 (en) 2019-05-30
US10867740B2 (en) 2020-12-15
EP3718153A1 (en) 2020-10-07
TW201931552A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
TWI753217B (zh) 電感器設備及製造方法
EP3254309B1 (en) Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
CN107068351B (zh) 电感元件、封装部件以及开关调节器
US10290414B2 (en) Substrate comprising an embedded inductor and a thin film magnetic core
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
TWI611437B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
US9679873B2 (en) Low profile integrated circuit (IC) package comprising a plurality of dies
US10622292B2 (en) High density interconnects in an embedded trace substrate (ETS) comprising a core layer
US11862552B2 (en) Methods of embedding magnetic structures in substrates
EP3259777B1 (en) Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US20180269186A1 (en) Low profile integrated package
KR20210021097A (ko) 향상된 전자기 차폐부를 포함하는 집적 회로 패키지
KR102541387B1 (ko) 인덕터들을 갖는 유리 웨이퍼를 이용한 진보된-노드 soc(system-on-chip)를 갖는 인덕터들의 통합 및 웨이퍼간 결합
US11011461B2 (en) Perpendicular inductors integrated in a substrate
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
US10498307B2 (en) Integrated device comprising a capacitor and inductor structure comprising a shared interconnect for a capacitor and an inductor
US20220415868A1 (en) Package with a substrate comprising an embedded capacitor with side wall coupling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination