CN111430369A - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板及显示装置，包括：显示区和围绕显示区的周边电路区；周边电路区设置有栅极驱动电路；栅极驱动电路包括多个级联的移位寄存器；移位寄存器包括至少一个薄膜晶体管；阵列基板还包括：衬底基板；第一金属层，位于衬底基板的一侧，第一金属层包括薄膜晶体管的栅极；至少一个屏蔽环，位于衬底基板与第一金属层之间；且栅极驱动电路在衬底基板上的垂直投影位于屏蔽环在衬底基板上的垂直投影围绕区域内。本发明实施例提供的阵列基板，有利于提升周边电路区在显示面板生产过程中的抗静电损伤能力。

Description

一种阵列基板、显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

为了更好的实现人机交互，手机、平板电脑、智能穿戴设备、公共场所大厅的信息查询机等各种智能终端均配置有显示面板，显示面板得到了广泛的应用。

其中，阵列基板是显示面板的重要组成部分。然而，在阵列基板的制作过程中，衬底基板在传送过程中背面将与传送机构摩擦而带静电，此静电将使衬底基板正面的线路感应起电，由于周边电路区为静电敏感区域，所以衬底基板在传送过程中产生的静电容易导致周边电路区的电子器件受到损坏。

发明内容

有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，有利于提升周边电路区在显示面板生产过程的抗静电损伤能力。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括：显示区和围绕所述显示区的周边电路区；所述周边电路区设置有栅极驱动电路；所述栅极驱动电路包括多个级联的移位寄存器；所述移位寄存器包括至少一个薄膜晶体管；

所述阵列基板还包括：

衬底基板；

第一金属层，位于所述衬底基板的一侧，所述第一金属层包括所述薄膜晶体管的栅极；

至少一个屏蔽环，位于所述衬底基板与所述第一金属层之间；且所述栅极驱动电路在所述衬底基板上的垂直投影位于所述屏蔽环在所述衬底基板上的垂直投影围绕区域内。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面所述的阵列基板。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括第二方面所述的显示面板。

本发明实施例提供了一种阵列基板、显示面板及显示装置，由于栅极驱动电路在衬底基板上的垂直投影位于屏蔽环在衬底基板上的垂直投影围绕区域内，即通过屏蔽环屏蔽衬底基板在传送过程中产生的静电对栅极驱动电路中的电子器件的影响，避免了衬底基板在传送过程中产生的静电导致栅极驱动电路中的电子器件受到损坏的问题；进一步地，由于屏蔽环位于衬底基板与第一金属层之间，通过屏蔽环屏蔽在形成第一金属层之后衬底基板在传输过程中产生的静电对第一金属层的影响，也就是说，因为第一金属层包括薄膜晶体管的栅极，而栅极此时为一个个孤立的导体，形成栅极之后，衬底基板在传输过程中产生的静电会使相邻的孤立导体产生电位差，如此，高电位差导致高电场而出现击穿介质的风险，所以本实施例通过在衬底基板与第一金属层之间设置屏蔽环，通过屏蔽环对栅极驱动电路周围的静电进行屏蔽，使周边电路区中的孤立导体处于相近电位，消除周边电路区内各孤立导体间由高电位差导致高电场而出现击穿介质的风险，提升周边电路区在阵列基板生产过程的抗静电损伤能力，进而提高生产良率。此外，由于屏蔽环可直接保留在阵列基板中，在阵列基板的整个生产过程中对周边电路区进行静电保护，无须在后续工序中去除而导致成本上升。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术中提供的一种移位寄存电路的局部结构示意图；

图2是本发明实施例提供的一种阵列基板的结构示意图；

图3是图2沿方向的剖面结构示意图；

图4是本发明实施例提供的一种栅极驱动电路的部分剖面图；

图5是本发明实施例提供的又一种栅极驱动电路的部分剖面图；

图6是本发明实施例提供的又一种阵列基板的结构示意图；

图7是本发明实施例提供的又一种阵列基板的结构示意图；

图8是本发明实施例提供的又一种阵列基板的结构示意图；

图9是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

在制备阵列基板过程中，衬底基板，例如玻璃基板，在传送过程中背面将与传送机构摩擦而带静电，此静电将使玻璃基板正面的线路感应起电，进而容易导致周边电路区的电子器件受到损坏。图1是现有技术中提供的一种栅极驱动电路的部分结构示意图，如图1所示，现有技术中通过在栅极驱动电路的各信号线，例如第一时钟信号线CKV1和第二时钟信号线CKV2等，与第一电源 VGH和第二电源VGL间加静电释放电路二级管D，通过静电释放电路二级管 D释放阵列基板在制备过程中产生的静电。其中，栅极驱动电路包括多个级联的移位寄存器，移位寄存器包括至少一个薄膜晶体管，薄膜晶体管包括有源层、栅极、源极和漏极。源极和漏极位于栅极远离衬底基板的一侧，而栅极驱动电路的各信号线、第一电源VGH、第二电源VGL一般和薄膜晶体管的源极和漏极同层设置，如此，会导致在有源层形成后到源漏极形成前的工序中，所涉及工序的半成品中栅极驱动电路无抗静电功能，也就是说，栅极此时为一个个孤立的导体，形成栅极之后衬底基板在传输过程中产生的静电会使相邻的孤立导体产生电位差，如此，高电位差导致高电场而出现击穿介质风险。

基于上述技术问题，本发明实施例提供了一种阵列基板、显示面板及显示装置，显示区和围绕显示区的周边电路区；周边电路区设置有栅极驱动电路；栅极驱动电路包括多个级联的移位寄存器；移位寄存器包括至少一个薄膜晶体管；阵列基板还包括：衬底基板；第一金属层，位于衬底基板的一侧，第一金属层包括薄膜晶体管的栅极；至少一个屏蔽环，位于衬底基板与第一金属层之间；且栅极驱动电路在衬底基板上的垂直投影位于屏蔽环在衬底基板上的垂直投影围绕区域内。采用上述技术方案，通过屏蔽环屏蔽衬底基板在传送过程中产生的静电对栅极驱动电路中的电子器件的影响，避免了衬底基板在传送过程中产生的静电导致栅极驱动电路中的电子器件受到损坏的问题；进一步地，由于屏蔽环位于衬底基板与第一金属层之间，通过屏蔽环屏蔽在形成第一金属层之后衬底基板在传输过程中产生的静电对第一金属层的影响，也就是说，因为第一金属层包括薄膜晶体管的栅极，而栅极此时为一个个孤立的导体，形成栅极之后衬底基板在传输过程中产生的静电会使相邻的孤立导体产生电位差，如此，高电位差导致高电场而出现击穿介质风险，所以本实施例通过在衬底基板与第一金属层之间设置屏蔽环，通过屏蔽环对周边电路区周围的静电进行屏蔽，使周边电路区中的孤立导体处于相近电位，消除周边电路区内各孤立导体间由高电位差导致高电场而出现击穿介质风险，提升周边电路区在阵列基板生产过程的抗静电损伤能力，进而提高生产良率。此外，由于屏蔽环可直接保留在阵列基板中，在阵列基板的整个生产过程中对周边电路区进行静电保护，无须在后续工序中去除而导致成本上升。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图2是本发明实施例提供的一种阵列基板的结构示意图，图3是图2沿Q-Q’方向的剖面图，如图2和图3所示，本发明实施例提供的阵列基板包括：显示区AA和围绕显示区AA的周边电路区AB；周边电路区AB设置有栅极驱动电路10；栅极驱动电路10包括多个级联的移位寄存器11；移位寄存器11包括至少一个薄膜晶体管；阵列基板还包括：衬底基板20；第一金属层30，位于衬底基板20的一侧，第一金属层30包括薄膜晶体管的栅极31；至少一个屏蔽环40，位于衬底基板20与第一金属层30之间；且栅极驱动电路10在衬底基板20上的垂直投影位于屏蔽环40在衬底基板20上的垂直投影围绕区域内。

本领域技术人员可以理解，为了便于说明屏蔽环40的位置关系，图3仅简单示出了第一金属层30中栅极31和屏蔽环40的相对位置关系。下文中同样为了清楚说明屏蔽环40的位置关系，均在图中仅示出其他结构和屏蔽环40的位置关系，但在实际中栅极驱动电路10还包括其他信号线和器件等，在此均不再示出。

其中，该衬底基板20对阵列基板中的其他膜层具有支撑和保护作用，后续在该衬底基板20上形成阵列基板的各个膜层。衬底基板20可以为刚性基板或柔性基板，其中，刚性基板的材料可以为玻璃，柔性基板的材料可以为聚酰亚胺，衬底基板20的厚度可以根据工艺需求和产品要求等设置。可选的，阵列基板还可以包括位于衬底基板20一侧的有源层、源漏电极层、位于有源层和第一金属层之间以及第一金属层与源漏电极层之间的绝缘层(图中未示出)等。绝缘层的材料可以包括硅的氧化物或者硅的氮化物，本发明实施例对此不进行限定。本实施例不对屏蔽环40的材料进行具体限定，也不对屏蔽环40的形状以及尺寸进行限定，只要可以对静电进行屏蔽即可，屏蔽环40的材料例如可以为金属材料或者半导体材料等。屏蔽环40的形状例如可以包括圆环、椭圆环或多边形环等。

具体地，由于栅极驱动电路10在衬底基板20上的垂直投影位于屏蔽环40 在衬底基板20上的垂直投影围绕区域内，通过屏蔽环40将栅极驱动电路10四周的静电进行屏蔽，使屏蔽环40上的感应静电在屏蔽环40被平衡以实现屏蔽环40内的电场为零，避免了衬底基板20在传送过程中产生的静电以及其它方面产生的静电导致周边电路区AB的栅极驱动电路10中的电子器件受到损坏的问题。

进一步地，由于屏蔽环40位于衬底基板20与第一金属层30之间，通过屏蔽环40屏蔽在形成第一金属层30之后，衬底基板20在传输过程中产生的静电对第一金属层30的影响，也就是说，因为第一金属层30包括薄膜晶体管的栅极31，而栅极31此时为一个个孤立的导体，形成栅极31之后衬底基板20在传输过程中产生的静电会使相邻的孤立导体产生电位差，如此，高电位差导致高电场而出现击穿介质风险，所以本实施例通过在衬底基板20与第一金属层 30之间设置屏蔽环40，通过屏蔽环40使周边电路区AB中的孤立导体处于相近电位，消除周边电路区AB内各孤立导体间由高电位差导致高电场而出现击穿介质风险，提升周边电路区AB在阵列基板生产过程的抗静电损伤能力，进而提高生产良率。相比于现有技术中屏蔽结构，本实施例中的屏蔽环无需接地即可对周边电路区AB进行静电保护。此外，由于屏蔽环40可直接保留在阵列基板中，在阵列基板的整个生产过程中对周边电路区进行静电保护，无须在后续工序中去除而导致成本上升。

在上述方案的基础上，可选的，图4是本发明实施例提供的一种栅极驱动电路的部分剖面图，如图4所示，阵列基板还包括半导体层50，位于衬底基板 20与第一金属层30之间；半导体层50包括薄膜晶体管的有源层51和屏蔽环 40。

本实施例中，通过将屏蔽环40和有源层51采用同种材料在同一工艺中形成，即在形成有源层51的同时形成屏蔽环40，结构简单，无需额外增加一道工艺制程，减少了工艺流程，降低显示面板的制作成本。同时相比于屏蔽环40 和有源层51分别设置于不同膜层时，本实施例中的屏蔽环40和有源层51同层设置可以减小显示面板的整体厚度。

可选的，图5是本发明实施例提供的又一种栅极驱动电路的部分剖面图，如图5所示，阵列基板还包括第二金属层60，位于衬底基板20与第一金属层 30之间；第二金属层60包括遮光部61以及屏蔽环40；薄膜晶体管还包括有源层51；有源层51包括沟道区511；沟道区511在衬底基板20上的垂直投影位于遮光部61在衬底基板20上的垂直投影内。

其中，考虑到衬底基板20析出的一些杂质离子有可能进入薄膜晶体管的沟道区511，和/或，当显示面板为液晶显示面板时，背光模组产生的光束照射至薄膜晶体管的沟道区511，进而影响薄膜晶体管的性能，所以本实施例通过在衬底基板20和薄膜晶体管112的栅极之间设置遮光部61，通过遮光部61对薄膜晶体管进行遮挡，阻挡了衬底基板20析出的一些杂质离子进入薄膜晶体管的沟道，和/或，背光模组产生的光束照射至薄膜晶体管的沟道区511，避免了杂质离子和/或光束对薄膜晶体管112性能的影响。进一步地，本实施例中，通过将遮光部61和屏蔽环40采用同种材料在同一工艺中形成，即在形成遮光部61的同时形成屏蔽环40，无需额外增加一道工艺制程，减少了工艺流程，降低显示面板的制作成本。同时相比于遮光部61和屏蔽环40分别设置于不同膜层时，本实施例中的遮光部61和屏蔽环40同层设置可以减小显示面板的整体厚度。

可选的，图6是本发明实施例提供的又一种阵列基板的结构示意图，如图6所示，阵列基板还包括：多条栅极驱动线70；周边电路区AB包括位于显示区AA相对两侧的第一非显示区AB1和第二非显示区AB2；多个级联的移位寄存器11与多条栅极驱动线70一一对应电连接；栅极驱动线70包括第一部71 和第二部72；第二部72位于第一部71与屏蔽环40之间；第一非显示区AB1 指向第二非显示区AB2的方向与第一部71平行；栅极驱动电路10位于第一非显示区AB1和/或第二非显示区AB2；栅极驱动线70延伸至第一非显示区AB1 和/或第二非显示区AB2；第二部72在平行于衬底基板20且垂直于栅极驱动线 70的方向上的垂直投影大于第一部71的线宽。

其中，考虑到屏蔽环40上感应的静电与栅极驱动线70靠近屏蔽环40的区域上感应的静电之间可能形成高电场，进而带来击穿介质的风险。所以本实施例通过第二部72在平行于衬底基板20且垂直于栅极驱动线70的方向上的垂直投影的尺寸L1大于第一部71的线宽L2，即通过在栅极驱动线70靠近屏蔽环 40的末端增加导体，增加屏蔽环40与栅极驱动线70末端的相对面积，进而增大屏蔽环40与栅极驱动线70之间的电容，如此，降低屏蔽环40与栅极驱动线 70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。且第二部72无需在后续工序中去除，如此，第二部72 既可以避免屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险，同时还可以避免由于第二部72在后续工序去除而导致成本上升。

示例性的，当栅极驱动电路10位于第一非显示区AB1或第二非显示区AB2，继续参见图6，图6仅以栅极驱动电路10位于第一非显示区AB1为例进行示例性说明，在其他实施例中，栅极驱动电路10还可以仅位于第二非显示区AB2。栅极驱动电路10包括一组级联的移位寄存器11，一组级联的移位寄存器11位于第一非显示区AB1。在显示过程中，移位寄存器11向对应的栅极驱动线70 输出栅极驱动信号，各级移位寄存器11依次向栅极驱动线70输出栅极驱动信号，显示面板中的像素单元逐行接收到对应的栅极驱动信号对应开启，数据信号线输入的数据信号至对应的像素单元，显示面板实现显示功能。本实施例中第一非显示区AB1包括屏蔽环40，栅极驱动电路10在衬底基板20上的垂直投影位于屏蔽环40在衬底基板20上的垂直投影围绕区域内，通过屏蔽环40将栅极驱动电路10四周的静电进行屏蔽，使屏蔽环40上的感应静电在屏蔽环40被平衡以实现屏蔽环40内的电场为零，避免了衬底基板20在传送过程中产生的静电导致周边电路区AB的栅极驱动电路10受到损坏的问题。进一步地，由于第二部72位于第一部71与屏蔽环40之间，且第二部72在平行于衬底基板20 且垂直于栅极驱动线70的方向上的垂直投影大于第一部71的线宽，通过在栅极驱动线70靠近屏蔽环40的末端增加导体，进而增大屏蔽环40与栅极驱动线 70之间的电容，如此，降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

示例性的，图7是本发明实施例提供的又一种阵列基板的结构示意图，如图7所示，栅极驱动电路10位于第一非显示区AB1和第二非显示区AB2，栅极驱动电路10包括两组级联的移位寄存器，两组级联的移位寄存器分别位于第一非显示区AB1和第二非显示区AB2。显示过程中，通过设置位于不同侧第一非显示区AB1和第二非显示区AB2的两移位寄存器11通过一栅极驱动线70 电连接，且与同一栅极驱动线70电连接的移位寄存器11向该栅极驱动线70同步输出栅极驱动信号，避免了栅极驱动线70上存在压降影响显示面板的显示效果。本实施例中，第一非显示区AB1和第二非显示区AB2分别包括屏蔽环40，栅极驱动电路10在衬底基板20上的垂直投影位于屏蔽环40在衬底基板20上的垂直投影围绕区域内，通过屏蔽环40将栅极驱动电路10四周的静电进行屏蔽，使屏蔽环40上的感应静电在屏蔽环40被平衡以实现屏蔽环40内的电场为零，避免了衬底基板20在传送过程中产生的静电导致周边电路区AB的栅极驱动电路10受到损坏的问题。进一步地，由于第二部72位于第一部71与屏蔽环40之间，且第二部72在平行于衬底基板20且垂直于栅极驱动线70的方向上的垂直投影大于第一部71的线宽，即通过在栅极驱动线70靠近屏蔽环40的两个末端增加导体，进而增大屏蔽环40与栅极驱动线70之间的电容，如此，降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

在上述方案的基础上，可选的，继续参见图6，至少部分第二部72与屏蔽环40临近第二部72的边长平行。

其中，如果在第二部72形状不变的前提下，使至少部分第二部72与屏蔽环40临近第二部72的边长平行，如此，增大了屏蔽环40与第二部72的相对面积，进一步增大屏蔽环40与第二部72之间的电容，进而降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

可选的，图8是本发明实施例提供的又一种阵列基板的结构示意图，如图 8所示，第二部72包括静电分散线段。

可以理解的是，“静电分散线段”并非是数学意义的线段，而是指“线”形的条形结构，该“静电分散线段”具有一定的宽度和厚度。通过在栅极驱动线 70靠近屏蔽环40的末端增加静电分散线段，增加屏蔽环40与栅极驱动线70 末端的相对面积，进而增大屏蔽环40与栅极驱动线70之间的电容，如此，降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

可选的，静电分散线段与屏蔽环40临近静电分散线段的边长平行。

其中，如果在静电分散线段长度不变的前提下，使静电分散线段与屏蔽环 40临近静电分散线段的边长平行，如此，增大了屏蔽环40与静电分散线段的相对面积，进一步增大屏蔽环40与静电分散线段之间的电容，进而降低屏蔽环 40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70 之间因局部高电场导致击穿介质的风险。

可选的，继续参见图6，第二部72包括静电分散环。

其中，静电分散环例如可以包括圆环、椭圆环或多边形环等，本实施例不进行具体限定。图6仅以静电分散环为椭圆形为例进行示例性说明。

在本实施中，通过在栅极驱动线70靠近屏蔽环40的末端增加导体，增大屏蔽环40与栅极驱动线70末端的相对面积，进而增大屏蔽环40与栅极驱动线70之间的电容，如此，降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免了屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

可以理解的是，第二部72的形状包括但不限于静电分散线段和静电分散环，只要可以增大屏蔽环40与栅极驱动线70之间的电容，降低屏蔽环40与栅极驱动线70末端之间的电场强度，避免屏蔽环40与栅极驱动线70之间因局部高电场导致击穿的风险即可。

在上述方案的基础上，可选的，继续参见图6，静电分散环的拐角处呈弧状。

考虑到如果静电分散环的拐角处的曲率较小，则静电荷可能聚集在拐角处，导致拐角处有击穿介质的风险，所以本实施例通过将静电分散环的拐角处设置为弧状，避免了当静电分散环的拐角为尖角时，静电荷在尖角处积累而导致拐角处有击穿介质的风险。

可选的，图8是本发明实施例提供的又一种阵列基板的结构示意图，如图 8所示，第一部71的末端在衬底基板20上的垂直投影位于第二部72在衬底基板20上的垂直投影围绕区域内。

本实施例中，通过第一部71的末端在衬底基板20上的垂直投影位于第二部72在衬底基板20上的垂直投影围绕区域内，使感应的静电荷在沿垂直于栅极驱动线70的方向上均匀的分布于第一部72的两侧，进一步避免屏蔽环40与栅极驱动线70之间因局部高电场导致击穿介质的风险。

可选的，继续参见图2，屏蔽环40的拐角处呈弧状。

本实施例中，通过将屏蔽环40的拐角处设置为弧状，避免了当屏蔽环40 的拐角为尖角时，静电荷在尖角处积累而导致拐角处有击穿的风险。

可选的，屏蔽环40的方块电阻为Z，Z≤1000Ω/□。

其中，屏蔽环40的方块电阻为Z，Z≤1000Ω/□，如此，整个屏蔽环40在线宽为工艺允许的最小值，例如屏蔽环40在线宽为工艺允许的最小值为2μm时，也能实现屏蔽环40上任意两点间的电阻在百兆欧姆级或以下，这样衬底基板 20背面摩擦起电在屏蔽环40上的感应静电能在在皮秒级被平衡，即屏蔽环40 内的电场为零，屏蔽环40内的周边电路区AB中的孤立导体间因处于零点场内而不产生电势差，孤立导体间的介质将不被静电击穿。

基于同样的发明构思，本发明实施例还提供了一种显示面板，包括本发明任一实施例的阵列基板。由于本发明实施例提供的显示面板包括上述实施例提供的任意一种阵列基板，具有与上述实施例提供的阵列基板相同或相应的技术效果。

可选的，本发明实施例提供的显示面板可以为有机发光二极管显示面板，也可以为液晶显示面板。

基于同样的发明构思，本发明实施例还提供了一种显示装置，包括本发明任一实施例的显示面板。具体的，图9是本发明实施例提供的一种显示装置的结构示意图，如图9所示，该显示装置100包括上述实施方式提供的显示面板 101。示例性的，显示装置100可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种阵列基板，其特征在于，包括：显示区和围绕所述显示区的周边电路区；所述周边电路区设置有栅极驱动电路；所述栅极驱动电路包括多个级联的移位寄存器；所述移位寄存器包括至少一个薄膜晶体管；

所述阵列基板还包括：

衬底基板；

第一金属层，位于所述衬底基板的一侧，所述第一金属层包括所述薄膜晶体管的栅极；

至少一个屏蔽环，位于所述衬底基板与所述第一金属层之间；且所述栅极驱动电路在所述衬底基板上的垂直投影位于所述屏蔽环在所述衬底基板上的垂直投影围绕区域内。

2.根据权利要求1所述的阵列基板，其特征在于，还包括半导体层，位于所述衬底基板与所述第一金属层之间；

所述半导体层包括所述薄膜晶体管的有源层和所述屏蔽环。

3.根据权利要求1所述的阵列基板，其特征在于，还包括第二金属层，位于所述衬底基板与所述第一金属层之间；

所述第二金属层包括遮光部以及所述屏蔽环；所述薄膜晶体管还包括有源层；所述有源层包括沟道区；所述沟道区在所述衬底基板上的垂直投影位于所述遮光部在所述衬底基板上的垂直投影内。

4.根据权利要求1所述的阵列基板，其特征在于，还包括：多条栅极驱动线；所述周边电路区包括位于所述显示区相对两侧的第一非显示区和第二非显示区；多个级联的移位寄存器与多条所述栅极驱动线一一对应电连接；

所述栅极驱动线包括第一部和第二部；所述第二部位于所述第一部与所述屏蔽环之间；

所述第一非显示区指向所述第二非显示区的方向与所述第一部平行；

所述栅极驱动电路位于所述第一非显示区和/或所述第二非显示区；

所述栅极驱动线延伸至所述第一非显示区和/或所述第二非显示区；

所述第二部在平行于所述衬底基板且垂直于所述栅极驱动线的方向上的垂直投影大于所述第一部的线宽。

5.根据权利要求4所述的阵列基板，其特征在于，至少部分所述第二部与所述屏蔽环临近所述第二部的边长平行。

6.根据权利要求4所述的阵列基板，其特征在于，所述第二部包括静电分散线段。

7.根据权利要求4所述的阵列基板，其特征在于，所述第二部包括静电分散环。

8.根据权利要求7所述的阵列基板，其特征在于，所述静电分散环的拐角处呈弧状。

9.根据权利要求7所述的阵列基板，其特征在于，所述第一部的末端在所述衬底基板上的垂直投影位于所述第二部在所述衬底基板上的垂直投影围绕区域内。

10.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽环的拐角处呈弧状。

11.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽环的方块电阻为Z，Z≤1000Ω/□。

12.一种显示面板，其特征在于，包括根据权利要求1-11任一项所述的阵列基板。

13.一种显示装置，其特征在于，包括权利要求12所述的显示面板。

Images