CN111428857A - 一种基于忆阻器的卷积运算装置及方法 - Google Patents
一种基于忆阻器的卷积运算装置及方法 Download PDFInfo
- Publication number
- CN111428857A CN111428857A CN202010127969.0A CN202010127969A CN111428857A CN 111428857 A CN111428857 A CN 111428857A CN 202010127969 A CN202010127969 A CN 202010127969A CN 111428857 A CN111428857 A CN 111428857A
- Authority
- CN
- China
- Prior art keywords
- memristor
- convolution
- columns
- array
- arrays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种基于忆阻器的卷积运算装置，包括忆阻器芯片，所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；m行n列的输入信号阵列传输至所述忆阻器芯片时，所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；其中，k＝(m‑a)/s+1，j＝(n‑b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，x×y≥k×j。本发明提供的一种基于忆阻器的卷积运算装置及方法，使用二维忆阻器阵列，使得卷积运算变为并行过程，同时省去了卷积核、输入图像由二维矩阵到一维向量的转化，提高了卷积运算的速度。
Description
技术领域
本发明涉及信号处理领域，具体涉及一种基于忆阻器的卷积运算装置及方法。
背景技术
目前，基于忆阻器阵列的卷积运算是学术界的研究热点。卷积运算是多种图像处理算法及神经网络算法的重要组成部分，假设二维卷积核大小为a×b，则在二维图像信号上的卷积算法执行过程如下：一个大小为a×b的矩形感受域依次滑过整幅输入图像，在滑过的每个位置上，感受域范围内的图像数据与卷积核内相应元素相乘得到a×b个积，这a×b个积相加得到输出特征图相应位置元素的值。传统数字逻辑电路在完成上述运算时需占用极高的存储、运算资源，且数据在存储、运算模块间的传输将消耗极高的延迟、功耗；而基于忆阻器阵列的卷积运算电路则实现了“存算一体”，将卷积运算中的卷积核存储、乘加运算集成到了忆阻器阵列，无需调用分立的存储、运算模块，省去了数据在存储、运算模块间的传输，与传统数字逻辑电路相比在理论上将消耗更小的面积、延迟、功耗。
现有的基于忆阻器阵列的卷积运算电路一般包括忆阻器阵列、外围辅助电路，其实现卷积运算的过程如下：首先，a×b的二维卷积核被转化为一维电导向量，存储在一列忆阻器单元中，对整幅输入图像共用；其次，感受域范围内的图像数据被转化为一维电压向量，通过DAC(Digital to Analog Converter数字模拟转换器)输入到忆阻器阵列；然后，存储了卷积核的那一列忆阻器单元执行一次乘加，产生一个电流值；最后，电流经外围电路处理，产生当前感受域的运算结果。其中感受域每移动一次，上述运算过程执行一次；当感受域依次滑过整幅输入图像，a×b卷积核与该幅输入图像的卷积运算即告完成。
现有基于忆阻器阵列的卷积运算电路存在两方面不足：其一，感受域依次滑过输入图像是一个串行过程，导致运算速度低下；其二，参与乘加运算的卷积核、输入图像常为二维矩阵，均须预先被转化为一维向量，该过程需消耗一定的软硬件开销，且同样会降低运算速度。
发明内容
本发明的目的是提供一种基于忆阻器的卷积运算装置及方法，使用二维忆阻器阵列，使得卷积运算变为并行过程，同时省去了卷积核、输入图像由二维矩阵到一维向量的转化，提高了卷积运算的速度。
为了实现上述目的，本发明采用如下技术方案：一种基于忆阻器的卷积运算方法，包括如下步骤：
S01：将m行n列的输入信号阵列传输至忆阻器芯片中；所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；m、n、x、y、a、b均为正整数；
S02：所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；且k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，s、t、k、j均为正整数，且x×y≥k×j。
进一步地，所述输入信号阵列为m行n列的电压输入信号，所述输出信号阵列为k行j列的电流输出信号。
进一步地，所述忆阻器芯片中的x×y个忆阻器阵列按照x行y列排布。
进一步地，所述输入信号阵列中的输入信号与所述忆阻器阵列中存储的卷积核进行乘加运算，得出卷积值。
进一步地，所述输出信号阵列中的k行j列卷积值同时得出。
一种基于忆阻器的卷积运算装置，包括忆阻器芯片，所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；x、y、a、b均为正整数；
m行n列的输入信号阵列传输至所述忆阻器芯片时，所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；其中，k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，m、n、s、t、k、j均为正整数，且x×y≥k×j。
进一步地，所述输入信号阵列为m行n列的电压输入信号，所述输出信号阵列为k行j列的电流输出信号。
进一步地，所述输入信号阵列中的输入信号与所述忆阻器阵列中存储的卷积核进行乘加运算，得出卷积值；且所述输出信号阵列中的k行j列卷积值同时得出。
进一步地，所述忆阻器芯片中的x×y个忆阻器阵列按照x行y列排布。
本发明的有益效果为：本发明将现有技术中的一列忆阻器变为多个忆阻器阵列，且忆阻器矩阵的个数与卷积运算之后输出的卷积值个数一一对应，从而使得现有技术中的串行计算过程变为本发明中的并行计算过程，省去了卷积核和输入图像由二维矩阵到一维向量的转变，从而提高了卷积运算的速度，节省了维度转换所需的软硬件开销。
附图说明
附图1为实施例1中忆阻器阵列的结构示意图；
附图2为实施例1中卷积运算过程的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
一种基于忆阻器的卷积运算装置，包括忆阻器芯片，忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，忆阻器阵列用于存储卷积核；x、y、a、b均为正整数。也就是说忆阻器阵列中忆阻器的排列方式是由卷积运算的卷积核决定的，若卷积核为a×b的矩阵，则忆阻器阵列中包括a行b列的忆阻器；除此以外，本发明包括多个忆阻器阵列，每个忆阻器阵列中存储的卷积核相同，每个忆阻器阵列中忆阻器的排列方式也相同。本发明中x×y个忆阻器阵列可以按照x行y列的方式进行排列，也可以按照其他任意方式进行排列。输入信号阵列进入忆阻器芯片中进行卷积运算，得到输出信号阵列。本发明中假设输入信号阵列中包括m行n列的输入信号，卷积核对应的忆阻器阵列包括a行b列的忆阻器，则输入信号阵列经过忆阻器芯片，得到k行j列的输出信号阵列；且k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，m、n、s、t、k、j均为正整数，且x×y≥k×j。值得注意的是，为了扩大本发明中忆阻器芯片的使用范围，本发明中忆阻器芯片中忆阻器阵列的个数较多，但是在执行具体的卷积运算时，用于卷积运算的有效忆阻器阵列个数需要根据输入信号阵列、卷积核以及卷积步长，共同决定；且需要确保用于卷积运算的有效忆阻器阵列个数小于等于忆阻器芯片中忆阻器阵列个数。值得说明的是，本发明在卷积运算过程中使用的k×j个忆阻器阵列可以为任意位置选取的k×j个忆阻器阵列。
本发明中忆阻器指具有忆阻特性的元件，可以为金属氧化物阻变存储器、相变存储器等。
本发明中当输入信号阵列传输至忆阻器芯片时，输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列。即输出信号阵列中的k行j列个卷积值是同时得出的。相比现有技术中卷积核重复使用的卷积过程，本发明在一次卷积运算过程中，每个忆阻器阵列只需要参与一次运算即可得出整个输出信号阵列。
优选的，本发明中设置输入信号阵列为m行n列的电压输入信号，电压输入信号阵列与忆阻器阵列中存储的卷积核进行乘加运算，得出k行j列的电流输出信号。
本发明中忆阻器阵列用于对卷积核进行存储，k×j个忆阻器阵列可以视为对a×b的卷积核进行k×j次存储，不再如现有技术所示，对整幅输入图像共用一个卷积核。这也正是本发明的创新所在，由现有的使用一列忆阻器存储变为使用二维的忆阻器阵列存储，由现有的对整幅输入图像共用变为对输出信号的每一路电流重复存储。
本发明提供的一种基于忆阻器的卷积运算方法，包括如下步骤：
S01：将m行n列的输入信号阵列传输至忆阻器芯片中；忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，忆阻器阵列用于存储卷积核；m、n、x、y、a、b均为正整数。
输入信号阵列中包括m行n列的输入信号，当输入信号阵列、卷积核和卷积步长确定之后，即可确定忆阻器芯片中用于卷积运算的有效忆阻器阵列个数，即k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，s、t、k、j均为正整数，且用于卷积运算的有效忆阻器个数小于等于忆阻器芯片中忆阻器阵列的总个数，即x×y≥k×j。
S02：输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列。
本发明中输入信号阵列中的输入信号与忆阻器阵列中存储的卷积核进行乘加运算，同时得出k行j列的卷积值，组成输出信号阵列。且在卷积运算过程中，每个卷积核只与对应的输入信号进行一次卷积运算，并得出对应的卷积值。
本发明中忆阻器阵列中每个忆阻器与对应的输入信号相乘，得出a×b个乘积，a×b个乘积相加即为其中一个卷积值。即每个忆阻器阵列对应一个卷积值，k×j个忆阻器阵列对输入信号阵列同时进行卷积运算，从而使得输出信号阵列中k×j个卷积值同时得出。
优选的，输入信号阵列为m行n列的电压输入信号，电压输入信号阵列经过忆阻器芯片的卷积运算，得出电流输出信号阵列，且电流输出信号阵列包括k行j列的电流输出信号。
以下通过具体实施例1对本发明进一步进行说明，本实施例中输入信号为像素信号，即为图像传感器输出的像素电压值，图像传感器中像素阵列输出的像素电压值为输入信号阵列。在其他的实施例中，输入信号可以为任意的电压信号，不限于像素电压信号。
实施例1
如附图1和2所示，本实施例取m＝n＝8，a＝b＝3，k＝j＝6，行方向卷积步长s为1，列方向卷积步长t为1。本实施例提供的一种基于忆阻器的卷积运算装置，包括忆阻器芯片，忆阻器芯片包括多个忆阻器阵列，这里的多个忆阻器阵列指的是大于等于36个忆阻器阵列。每个忆阻器阵列用于存储一个卷积核，如附图1所示，卷积核为3×3的矩阵，则忆阻器阵列中包括3行3列的忆阻器。假设输入信号阵列为8×8的矩阵，如附图2中上幅所示；设定行方向卷积步长s为1，列方向卷积步长t为1，则忆阻器芯片中包括[(8-3)/1+1]×[(8-3)/1+1]个忆阻器阵列，如附图2中中幅所示，忆阻器阵列按照6行6列进行排列；每个忆阻器阵列与对应的输入信号进行卷积运算，且6行6列的忆阻器阵列同时进行卷积运算，得出6行6列的输出信号阵列，如附图2中下幅所示。
本发明提供的一种基于忆阻器的卷积运算方法，包括如下步骤：
S01：将8行8列的输入信号阵列传输至忆阻器芯片中；其中，8行8列的输入信号阵列由8行8列的像素阵列产生；设定忆阻器阵列包括3行3列的忆阻器，忆阻器阵列用于存储卷积核，即本实施例中卷积运算的卷积核为3×3的矩阵，设定行方向卷积步长s为1，列方向卷积步长t为1，则可以得出忆阻器芯片中包括6×6个的忆阻器阵列。
S02：输入信号阵列分别与6×6个忆阻器阵列同时进行卷积运算，得到6行6列的输出信号阵列。
如附图2所示，本实施例中忆阻器阵列中每个忆阻器与对应的输入信号相乘，得出3×3个乘积，3×3个乘积相加即为其中一个卷积值。即每个忆阻器阵列对应一个卷积值，6×6个忆阻器阵列对输入信号阵列同时进行卷积运算，从而使得输出信号阵列中6×6个卷积值同时得出。如附图2所示，在具体进行卷积运算时，输入信号阵列中第一行第一列的输入信号子阵列111与第一行第一列的忆阻器阵列211进行卷积运算，得到输出信号阵列中第一行第一列的输出信号311；输入信号阵列中第一行第六列的输入信号子阵列116与第一行第六列的忆阻器阵列216进行卷积运算，得到输出信号阵列中第一行第六列的输出信号316；输入信号阵列中第二行第二列的输入信号子阵列122与第二行第二列的忆阻器阵列222进行卷积运算，得到输出信号阵列中第二行第二列的输出信号322；输入信号阵列中第六行第六列的输入信号子阵列166与第六行第六列的忆阻器阵列266进行卷积运算，得到输出信号阵列中第六行第六列的输出信号366；其余的输出信号卷积计算过程也如上述所示。
本发明将现有技术中的一列忆阻器变为多个忆阻器阵列，且忆阻器矩阵的个数与卷积运算之后输出的卷积值个数一一对应，从而使得现有技术中的串行计算过程变为本发明中的并行计算过程，省去了卷积核和输入图像由二维矩阵到一维向量的转变，从而提高了卷积运算的速度，节省了维度转换所需的软硬件开销。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (9)
1.一种基于忆阻器的卷积运算方法，其特征在于，包括如下步骤：
S01：将m行n列的输入信号阵列传输至忆阻器芯片中；所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；m、n、x、y、a、b均为正整数；
S02：所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；且k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，s、t、k、j均为正整数，且x×y≥k×j。
2.根据权利要求1所述的一种基于忆阻器的卷积运算方法，其特征在于，所述输入信号阵列为m行n列的电压输入信号，所述输出信号阵列为k行j列的电流输出信号。
3.根据权利要求1所述的一种基于忆阻器的卷积运算方法，其特征在于，所述忆阻器芯片中的x×y个忆阻器阵列按照x行y列排布。
4.根据权利要求1所述的一种基于忆阻器的卷积运算方法，其特征在于，所述输入信号阵列中的输入信号与所述忆阻器阵列中存储的卷积核进行乘加运算，得出卷积值。
5.根据权利要求4所述的一种基于忆阻器的卷积运算方法，其特征在于，所述输出信号阵列中的k行j列卷积值同时得出。
6.一种基于忆阻器的卷积运算装置，其特征在于，包括忆阻器芯片，所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；x、y、a、b均为正整数；
m行n列的输入信号阵列传输至所述忆阻器芯片时，所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；其中，k＝(m-a)/s+1，j＝(n-b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，m、n、s、t、k、j均为正整数，且x×y≥k×j。
7.根据权利要求6所述的一种基于忆阻器的卷积运算装置，其特征在于，所述输入信号阵列为m行n列的电压输入信号，所述输出信号阵列为k行j列的电流输出信号。
8.根据权利要求6所述的一种基于忆阻器的卷积运算装置，其特征在于，所述输入信号阵列中的输入信号与所述忆阻器阵列中存储的卷积核进行乘加运算，得出卷积值；且所述输出信号阵列中的k行j列卷积值同时得出。
9.根据权利要求6所述的一种基于忆阻器的卷积运算装置，其特征在于，所述忆阻器芯片中的x×y个忆阻器阵列按照x行y列排布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010127969.0A CN111428857A (zh) | 2020-02-28 | 2020-02-28 | 一种基于忆阻器的卷积运算装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010127969.0A CN111428857A (zh) | 2020-02-28 | 2020-02-28 | 一种基于忆阻器的卷积运算装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111428857A true CN111428857A (zh) | 2020-07-17 |
Family
ID=71547244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010127969.0A Withdrawn CN111428857A (zh) | 2020-02-28 | 2020-02-28 | 一种基于忆阻器的卷积运算装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111428857A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111953349A (zh) * | 2020-07-31 | 2020-11-17 | 上海集成电路研发中心有限公司 | 一种基于忆阻器的模拟乘加器电路 |
| CN112183732A (zh) * | 2020-10-22 | 2021-01-05 | 中国人民解放军国防科技大学 | 卷积神经网络加速方法、装置和计算机设备 |
| CN113077829A (zh) * | 2021-04-20 | 2021-07-06 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
| CN114399037A (zh) * | 2022-03-24 | 2022-04-26 | 之江实验室 | 基于忆阻器的卷积神经网络加速器核心的模拟方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065089A (zh) * | 2018-07-26 | 2018-12-21 | 杭州闪亿半导体有限公司 | 一种用于卷积运算的存储模块、模组 |
| CN109460817A (zh) * | 2018-09-11 | 2019-03-12 | 华中科技大学 | 一种基于非易失存储器的卷积神经网络片上学习系统 |
| CN110795062A (zh) * | 2019-11-29 | 2020-02-14 | 珠海复旦创新研究院 | 一种基于忆阻器阵列的半加器、全加器及乘法器 |
-
2020
- 2020-02-28 CN CN202010127969.0A patent/CN111428857A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065089A (zh) * | 2018-07-26 | 2018-12-21 | 杭州闪亿半导体有限公司 | 一种用于卷积运算的存储模块、模组 |
| CN109460817A (zh) * | 2018-09-11 | 2019-03-12 | 华中科技大学 | 一种基于非易失存储器的卷积神经网络片上学习系统 |
| CN110795062A (zh) * | 2019-11-29 | 2020-02-14 | 珠海复旦创新研究院 | 一种基于忆阻器阵列的半加器、全加器及乘法器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111953349A (zh) * | 2020-07-31 | 2020-11-17 | 上海集成电路研发中心有限公司 | 一种基于忆阻器的模拟乘加器电路 |
| CN112183732A (zh) * | 2020-10-22 | 2021-01-05 | 中国人民解放军国防科技大学 | 卷积神经网络加速方法、装置和计算机设备 |
| CN113077829A (zh) * | 2021-04-20 | 2021-07-06 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
| WO2022222498A1 (zh) * | 2021-04-20 | 2022-10-27 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
| CN113077829B (zh) * | 2021-04-20 | 2023-04-28 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
| CN114399037A (zh) * | 2022-03-24 | 2022-04-26 | 之江实验室 | 基于忆阻器的卷积神经网络加速器核心的模拟方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111428857A (zh) | 一种基于忆阻器的卷积运算装置及方法 | |
| US4791598A (en) | Two-dimensional discrete cosine transform processor | |
| US20200372331A1 (en) | Control circuit for multiply accumulate circuit of neural network system | |
| KR100373222B1 (ko) | 반도체집적회로 | |
| US20200285605A1 (en) | Systolic array and processing system | |
| US10497442B1 (en) | Memristor arrays in crossbars | |
| KR20180110080A (ko) | 아날로그 코-프로세서 | |
| CN109313663B (zh) | 人工智能计算辅助处理装置、方法、存储介质、及终端 | |
| US10055383B1 (en) | Matrix circuits | |
| CN111984921A (zh) | 一种存内数值计算加速器及存内数值计算方法 | |
| CN114707647B (zh) | 适用于多精度神经网络的精度无损存算一体装置及方法 | |
| EP3940527A1 (en) | In-memory computation circuit and method | |
| JP2021082371A (ja) | クロスバーアレイを用いた電子装置およびデータ処理方法 | |
| US11539906B2 (en) | CMOS image sensors with integrated RRAM-based crossbar array circuits | |
| TWI788257B (zh) | 記憶體內計算巨集排列的方法、電腦可讀介質及電子裝置 | |
| CN114296684A (zh) | 交叉开关阵列装置和使用该装置的模拟乘积累加操作方法 | |
| CN111988031A (zh) | 一种忆阻存内矢量矩阵运算器及运算方法 | |
| GB2106287A (en) | Digital data processor | |
| CN116386687B (zh) | 一种平衡电压降影响的存储器阵列 | |
| CN114143412B (zh) | 图像处理方法和图像处理装置 | |
| CN113672860B (zh) | 一种正负数兼容的存内运算方法、乘加运算装置及其应用 | |
| CN114003196B (zh) | 矩阵运算装置与矩阵运算方法 | |
| US12040016B2 (en) | Crossbar circuits for performing convolution operations | |
| US20230022516A1 (en) | Compute-in-memory systems and methods with configurable input and summing units | |
| KR0152802B1 (ko) | 영상 압축장치의 역이산 코사인 변환방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200717 |