CN111427821B - 双核amp系统共用spi接口的方法、系统及存储介质 - Google Patents

双核amp系统共用spi接口的方法、系统及存储介质 Download PDF

Info

Publication number
CN111427821B
CN111427821B CN202010196205.7A CN202010196205A CN111427821B CN 111427821 B CN111427821 B CN 111427821B CN 202010196205 A CN202010196205 A CN 202010196205A CN 111427821 B CN111427821 B CN 111427821B
Authority
CN
China
Prior art keywords
spi
core cpu
cpu
slave
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010196205.7A
Other languages
English (en)
Other versions
CN111427821A (zh
Inventor
戴瑜
吴闽华
孟庆晓
刘文清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010196205.7A priority Critical patent/CN111427821B/zh
Publication of CN111427821A publication Critical patent/CN111427821A/zh
Application granted granted Critical
Publication of CN111427821B publication Critical patent/CN111427821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明所提供的双核AMP系统共用SPI接口的方法、系统及存储介质，其中，该方法包括：从核CPU发送SPI访问指令；设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU。本发明通过为主核CPU设置SPI控制器，能够实现通过主核CPU接收从核CPU的SPI访问指令以访问SPI对应的接口，而执行从核CPU的SPI访问指令，之后将执行结果反馈给从核CPU，达到了双核AMP系统共用SPI接口的目的。

Description

双核AMP系统共用SPI接口的方法、系统及存储介质
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及的是双核AMP系统共用SPI接口的方法、系统及存储介质。
背景技术
在嵌入式多核系统领域，存在两种操作系统，一种是SMP，即对称多处理器结构，其特点是每个CPU的结构都是一样的，共享系统所有资源；另一种是AMP，即非对称多处理器结构，其特点是各个CPU在架构上不一样，每个CPU内核运行一个独立的操作系统(OS)，每个CPU拥有自己的独立资源，并不共享资源。
一个硬件CPU上有两个内核，各自运行自己的操作系统和应用软件。SPI(通信协议)是一种高速的、全双工、同步的通信总线，广泛应用于嵌入式CPU上，SPI的通信原理为以主从方式工作，CPU一般用来访问SPI的EEPROM、SPI-FLASH和其他SPI协议的接口。如图1所示，SPI主设备与SPI从设备之间进行访问的示意图，其中，一个SPI主设备可以访问多个从设备(CS)，每个SPI中的MOSI(主设备数据输出)、MISO(主设备数据输入)和CLK(时钟)是可以相互共用的。
在双核AMP系统上，为了使CPU负载均衡，CPU对SPI接口的多个从设备访问也会分工，例如主核CPU访问SPI中的EEPROM接口，从核CPU访问SPI中的SPI-FLASH接口。但是，由于SPI接口是独享设备，只能够单独用于主核CPU或者从核CPU，并不能通过SPI接口的连接而使得主核CPU访问从核CPU，若直接使用SPI接口，会造成主核CPU和从核CPU的互斥，也会造成SPI时序混乱，主从核CPU访问都会失败。
为了解决AMP系统中主从核CPU访问SPI不同接口的问题，常用的方法如图2所示，图2为从核CPU通过主核CPU间接访问SPI接口的示意图：主核CPU直接连接SPI接口，即连接SPI中的EEPROM接口和SPI-FLASH接口，主核CPU和从核CPU通过共享内存互相接收或发送消息而达成资源共享。具体地，主核CPU访问SPI中的EEPROM接口，而后主核CPU拷贝访问信息发送至共享内存，之后从核CPU拷贝反馈消息至共享内存，而后实现访问主核CPU连接的SPI-FLASH接口。
可见，使用此种方式，在进行一次访问时，主核CPU与从核CPU均需要拷贝一次，才能将从核CPU要写的数据传到主核CPU并写入SPI-FLASH，或者主核CPU将SPI-FLASH数据读出来，拷贝到主从核CPU共享内存，从核CPU再从共享内存拷贝到应用程序，会拖慢CPU的运行性能；并且由于主从核CPU共享内存大小非常有限，如果从核CPU要读写入很大的FLASH数据，就要长时间占用主从核CPU共享内存，其他应用可能会异常。
因此，现有技术存在缺陷，有待改进与发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供双核AMP系统共用SPI接口的方法、系统及存储介质，旨在解决现有技术中的双核AMP系统不能共用SPI接口的问题。
本发明解决技术问题所采用的技术方案如下：
双核AMP系统共用SPI接口的方法，其中，包括：
从核CPU发送SPI访问指令；
设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU。
进一步地，所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU具体包括：
若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU读取数据，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区，且将读取结果发送给从核CPU；
进一步地，若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU读取数据，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区，且将读取结果发送给从核CPU，具体包括：
若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU通过SPI控制器的Read接口读取数据；
若读取成功，主核CPU将所读取的数据通过第一通道传输到从核CPU的接收缓冲区。
进一步地，若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU通过SPI控制器的Read接口读取数据，之后包括：
若读取失败，主核CPU将读取失败的指示返回给从核CPU，从核CPU返回。
进一步地，所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU具体还包括：
若所述SPI访问指令为SPI写指令，设置有SPI控制器的主核CPU通过SPI控制器的Write接口，将预先放入在从核CPU发送缓冲区的数据写入SPI-FLASH中，并将写入结果发送给从核CPU。
进一步地，所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU，之前包括：
预先设置一用于判断访问SPI接口的全局变量，当接收到SPI访问请求时，判断所述全局变量是否为1或0；
当全局变量为1时，SPI控制器接收所述SPI访问指令，并访问与主核CPU连接的SPI-FLASH接口。
进一步地，判断全局变量是否为1或0之后还包括：
当全局变量为0时，SPI控制器拒绝所述SPI访问指令，接收主核CPU的SPI访问请求，并访问与主核CPU连接的EEPROM接口。
进一步地，每接收一次从核CPU的SPI访问指令或者主核CPU的SPI访问请求，所述全局变量在0或1之间切换一次。
本发明还提供一种系统，其中，包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于执行如上所述的双核AMP系统共用SPI接口的方法。
本发明还提供一种存储介质，其中，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如上所述的双核AMP系统共用SPI接口的方法。
本发明所提供的双核AMP系统共用SPI接口的方法、系统及存储介质，其中，该方法包括：从核CPU发送SPI访问指令；设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU。本发明通过为主核CPU设置SPI控制器，能够实现通过主核CPU接收从核CPU的SPI访问指令以访问SPI对应的接口，而执行从核CPU的SPI访问指令，之后将执行结果反馈给从核CPU，达到了双核AMP系统共用SPI接口的目的。
附图说明
图1是现有技术中SPI主设备与SPI从设备之间进行访问的示意图；
图2是现有技术中从核CPU通过主核CPU间接访问SPI接口的示意图；
图3是本发明中双核AMP系统共用SPI接口的方法的较佳实施例的流程图；
图4是本发明中双核AMP系统共用SPI接口的示意图；
图5是本发明中从核CPU进行读取访问时的较佳实施例的流程图；
图6是本发明中从核CPU进行写入访问时的较佳实施例的流程图；
图7是本发明中主核CPU和从核CPU共同进行SPI访问时的较佳实施例的流程图；
图8是本发明中智能终端的较佳实施例的功能原理框图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参见图3，图3是本发明中双核AMP系统共用SPI接口的方法的流程图。如图3所示，本发明实施例所述的双核AMP系统共用SPI接口的方法包括以下步骤：
S100、从核CPU发送SPI访问指令。
S200、设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU。
进一步地，如图4所示，图4是本发明中双核AMP系统共用SPI接口的示意图。
首先，主核CPU和从核CPU之间建立通讯连接；而在主核CPU上设置有SPI接口，在SPI接口上挂载了两个从设备，一个是EEPROM，另一个是SPI-FLASH，以实现主核CPU可以直接访问这两个从设备。
当从核CPU访问SPI-FLASH接口时，通过主核CPU上设置的SPI控制器将SPI访问指令发送给主核CPU，主核CPU直接根据SPI访问指令访问SPI-FLASH接口，之后将结果通过核间通讯发送给从核CPU，从核CPU接收执行结果后返回，进而再次发送SPI访问指令，从而间接实现主核CPU和从核CPU共用SPI接口，并不影响CPU的运行速率和内存。
从核CPU访问SPI-FLASH接口包括读和写两个过程，因此在从核CPU访问SPI-FLASH接口时，需要先判断从核CPU所发出的SPI访问指令是SPI读指令还是SPI写指令，即先执行步骤S10、判断从核CPU所发出的访问指令时SPI读指令还是SPI写指令。
当为SPI读指令时，所述步骤S200具体包括：
S300、若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU读取数据，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区，且将读取结果发送给从核CPU。
具体地，如图4所示，在从核CPU划分有供从核CPU访问的两个固定地址的内存，分别用于存放收发数据；对应地，主核CPU也划分有供主核CPU访问的两个固定地址的内存，分别用于存放收发数据。其中，主核CPU用于存储所接收数据的接收缓冲区与从核CPU用于存储所接收数据的接收缓冲区之间通过第二通道连接，以实现数据输送；主核CPU用于存储所发送数据的发送缓冲区与从核CPU用于存储所发送数据的发送缓冲区之间通过第一通道连接，以实现数据输送。其中，设定缓冲区的最大长度为2048字节，具体可视芯片性能能定，此处并不做限定。
进一步地，当从核CPU要写SPI设备，会通过第二通道将从核CPU发送缓冲区的数据传递到主核CPU；当从核CPU要读SPI设备，主核CPU将SPI读取的结果通过第一通道传输给从核CPU。其中的第一通道和第二通道为单向通道，第二通道用于从核CPU发送所要写入的数据至主核CPU，第一通道用于主核CPU发送所获取的数据给从核CPU。
在具体实施例中，所述步骤S300具体包括：
S310、若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU通过SPI控制器的Read接口读取数据，并判断能否读取成功。
具体地，当主核CPU接收到SPI读指令时，执行SPI读操作，即访问SPI接口，此时需要判断能否从SPI-FLASH接口成功读取到数据。
S320、若读取成功，主核CPU将所读取的数据通过第一通道传输到从核CPU的接收缓冲区。
具体地，若读取成功，主核CPU通过核间通讯将执行成功的指示返回给从核CPU核，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区。即当主核CPU读取到数据时，需要通过核间通讯传递读取数据成功的信息于从核CPU，以便从核CPU接收所读取的数据。
S330、若读取失败，主核CPU通过核间通讯将执行失败的指示返回给从核CPU，从核CPU返回。
而为了区分主核CPU的访问和从核CPU的访问，在一具体实施例中，还设置了一个开关或者全局变量(即m_spiSwitch)，以实现当m_spiSwitch＝0时，SPI驱动接收主核CPU系统的SPI访问请求，发起对EEPROM的访问；当m_spiSwitch＝1时，SPI驱动接收从核CPU的SPI访问请求，并发起对SPI-FLASH的访问。
因而，在上述的步骤S200之前还包括以下步骤：
S21、预先设置一用于判断访问SPI接口的全局变量，当接收到SPI访问指令时，判断所述全局变量是否为1或0。
S22、当全局变量为1时，SPI控制器接收所述SPI访问指令，并访问与主核CPU连接的SPI-FLASH接口。即当全局变量为1时，主核CPU代理从核CPU的SPI访问请求，主核CPU的SPI访问请求直接返回失败。
S23、当全局变量为0时，则SPI控制器正在接收主核CPU的SPI访问请求，在访问与主核CPU连接的EEPROM接口。
具体地，当SPI控制器在接受主核CPU的SPI访问请求时，就会拒绝从核CPU的SPI访问指令，当SPI控制器拒绝从核CPU的SPI访问指令时，说明SPI驱动正在接收主核CPU的SPI访问请求；且会将拒绝从核CPU访问指令的指示通过核间通讯传送给从核CPU，从核CPU接收访问失败的指示返回。
而具体的判断过程如图5所示，图5是从核CPU进行读取访问时的较佳实施例的流程图。
A10、从核SPI读指令；
A20、判断全局变量是否为1；
A21、否，返回失败；
A22、是，将SPI读指令发送给主核；
A30、主核是否读取成功；
A31、否，返回失败；
A32、是，将读取数据通过第一通道传输给从核；
A40、返回成功。
当为SPI写指令时，所述步骤S200具体还包括：
S400、若所述SPI访问指令为SPI写指令，设置有SPI控制器的主核CPU通过SPI控制器的Write接口，将预先放入在从核CPU发送缓冲区的数据写入SPI-FLASH中，并将写入结果发送给从核CPU。
所述步骤S400具体包括：
S410、若所述SPI访问指令为SPI写指令，从核CPU将需写入SPI-FLASH的数据放入从核CPU的发送缓冲区中，设置第二通道的参数并启动。
其中，设置第二通道的参数此处进行详细的代码表述：
源地址＝m_SlaverSpiTxBuf(从核CPU的发送缓冲区)
目标地址＝m_MasterSpiTxBuf(主核CPU的发送缓冲区)
长度＝实际长度
S420、设置有SPI控制器的主核CPU接收所述SPI写指令，通过SPI控制器的Write接口将从第二通道传送的数据写入SPI-FLASH中。
S430、当主核CPU执行完成SPI写指令后，将执行成功的指示通过核间通讯发送给从核CPU。
S440、从核CPU接收主核CPU所发送的执行成功指示，返回。
而具体的判断过程如图6所示，图6是从核CPU进行写入访问时的较佳实施例的流程图。
B10、从核SPI写指令；
B20、判断全局变量是否为1；
B21、否，返回失败；
B22、是，将SPI写指令发送给主核；
B30、从核将需写入数据放入发送缓冲区；
B40、设置第二通道参数；
B50、启动第二通道；
B60、主核执行SPI写指令。
而当分别处理主核CPU和从核CPU的访问请求时，则会通过建立全局变量而进行区分，进而依次处理主核CPU和从核CPU的访问请求。如图7所示，通过全局变量判断主核CPU和从核CPU的SPI访问指令具体如下：
A100、接收到SPI访问请求
A200、判断全局变量为0或1。
A210、当全局变量为0时，接收主核的SPI访问请求。
A220、当全局变量为1时，接收从核的SPI访问请求。
在S220之后包括：
A300、判断所接收的SPI访问请求是SPI读指令还是SPI写指令。
A310、若接收到的是SPI读指令，通过SPI_Read接口将数据读取到接收缓冲区中；
A311、通过第一通道将所读取的数据传送到给从核。
A312、发送核间消息通知从核SPI读结果。
A320、若接收到的是SPI写指令，从核将需写入数据通过第二通道发送至主核缓冲区中。
A321、主核通过SPI_Write接口将数据写入SPI-FLASH中。
A322、发送核间消息通知从核SPI写结果。
进一步地，为保证接收SPI访问请求的连续性，在一实施例中，每接收一次从核CPU的SPI访问指令或者主核CPU的SPI访问请求，所述全局变量在0或1之间切换一次，以达到分别接收主核CPU的SPI访问请求和从核CPU的SPI访问请求的目的。
以此循环，可实现主核CPU和从核CPU不断访问SPI接口，且共用一个SPI。
而具体则是设置一切换开关，以控制全局变量在0或1之间切换，其中，设置切换开关的方式为：intm_spiSwitch＝0//spi切换开关。
本发明还提供一种系统，如图8所示，其中，包括有存储器20，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器20中，且经配置以由一个或者一个以上处理器10执行所述一个或者一个以上程序包含用于执行如上所述的双核AMP系统共用SPI接口的方法；具体如上所述。
本发明还提供一种存储介质，其中，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如上所述的双核AMP系统共用SPI接口的方法；具体如上所述。
综上所述，本发明所述的双核AMP系统共用SPI接口的方法、系统及存储介质，其中，该方法包括：从核CPU发送SPI访问指令；设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU。本发明通过为主核CPU设置SPI控制器，能够实现通过主核CPU接收从核CPU的SPI访问指令以访问SPI对应的接口，而执行从核CPU的SPI访问指令，之后将执行结果反馈给从核CPU，达到了双核AMP系统共用SPI接口的目的，进而通过设置全局变量以分别接收主核CPU的SPI访问和从核CPU的SPI访问，达到了主核CPU和从核CPU共同访问的效果，并不影响CPU的运行性能。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.双核AMP系统共用SPI接口的方法，其特征在于，包括：
从核CPU发送SPI访问指令；
设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU；
所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU具体包括：
若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU读取数据，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区，且将读取结果发送给从核CPU；
若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU读取数据，并将所读取的数据通过第一通道传输到从核CPU的接收缓冲区，且将读取结果发送给从核CPU，具体包括：
若所述SPI访问指令为SPI读指令，设置有SPI控制器的主核CPU通过SPI控制器的Read接口读取数据；
若读取成功，主核CPU将所读取的数据通过第一通道传输到从核CPU的接收缓冲区；
若读取失败，主核CPU将读取失败的指示返回给从核CPU，从核CPU返回；
所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU具体还包括：
若所述SPI访问指令为SPI写指令，设置有SPI控制器的主核CPU通过SPI控制器的Write接口，将预先放入在从核CPU发送缓冲区的数据写入SPI-FLASH中，并将写入结果发送给从核CPU；
当从核CPU要写SPI设备，通过第二通道将从核CPU发送缓冲区的数据传递到主核CPU；当从核CPU要读SPI设备，主核CPU将SPI读取的结果通过第一通道传输给从核CPU；其中的第一通道和第二通道为单向通道，第二通道用于从核CPU发送所要写入的数据至主核CPU，第一通道用于主核CPU发送所获取的数据给从核CPU；
通过为主核CPU设置SPI控制器，实现通过主核CPU接收从核CPU的SPI访问指令以访问SPI对应的接口，而执行从核CPU的SPI访问指令，之后将执行结果反馈给从核CPU，达到了双核AMP系统共用SPI接口的目的。
2.根据权利要求1所述的双核AMP系统共用SPI接口的方法，其特征在于，所述设置有SPI控制器的主核CPU接收并执行所述SPI访问指令，且将得到的执行结果发送给从核CPU，之前包括：
预先设置一用于判断访问SPI接口的全局变量，当接收到SPI访问请求时，判断所述全局变量是否为1或0；
当全局变量为1时，SPI控制器接收所述SPI访问指令，并访问与主核CPU连接的SPI-FLASH接口。
3.根据权利要求2所述的双核AMP系统共用SPI接口的方法，其特征在于，判断全局变量是否为1或0之后还包括：
当全局变量为0时，SPI控制器拒绝所述SPI访问指令，接收主核CPU的SPI访问请求，并访问与主核CPU连接的EEPROM接口。
4.根据权利要求2所述的双核AMP系统共用SPI接口的方法，其特征在于，每接收一次从核CPU的SPI访问指令或者主核CPU的SPI访问请求，所述全局变量在0或1之间切换一次。
5.一种双核AMP系统共用SPI接口的系统，其特征在于，包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于执行如权利要求1-4任一项所述的双核AMP系统共用SPI接口的方法。
6.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序能够被执行以用于实现如权利要求1-4任一项所述的双核AMP系统共用SPI接口的方法。
CN202010196205.7A 2020-03-19 2020-03-19 双核amp系统共用spi接口的方法、系统及存储介质 Active CN111427821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010196205.7A CN111427821B (zh) 2020-03-19 2020-03-19 双核amp系统共用spi接口的方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010196205.7A CN111427821B (zh) 2020-03-19 2020-03-19 双核amp系统共用spi接口的方法、系统及存储介质

Publications (2)

Publication Number Publication Date
CN111427821A CN111427821A (zh) 2020-07-17
CN111427821B true CN111427821B (zh) 2021-10-01

Family

ID=71548465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010196205.7A Active CN111427821B (zh) 2020-03-19 2020-03-19 双核amp系统共用spi接口的方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN111427821B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115840728B (zh) * 2023-02-15 2023-07-21 北京象帝先计算技术有限公司 图形处理系统、gpu核、传输控制器及主核配置方法
CN116303163B (zh) * 2023-05-24 2023-08-01 深圳市乐升半导体有限公司 图形控制器的SPI Flash访问方法以及系统
CN116701284B (zh) * 2023-06-26 2024-02-09 北京瑞祺皓迪技术股份有限公司 一种cpu间数据高速同步方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430651A (zh) * 2007-11-05 2009-05-13 中兴通讯股份有限公司 一种异构多核体系中外设的访问方法
CN102368223A (zh) * 2011-10-08 2012-03-07 深圳和而泰智能控制股份有限公司 双核嵌入式系统及控制方法
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN106527461A (zh) * 2016-11-29 2017-03-22 合肥赛为智能有限公司 一种基于双核处理器的飞行控制系统
CN110362526A (zh) * 2019-06-19 2019-10-22 合肥致存微电子有限责任公司 Spi从机设备、存储和适配方法及计算机存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984336B2 (en) * 2006-05-24 2011-07-19 Freescale Semiconductor, Inc. Method and system for storing data from a plurality of processors
WO2016018212A1 (en) * 2014-07-28 2016-02-04 Hewlett-Packard Development Company, L.P. Multi-core processor including a master core and slave cores
US10120815B2 (en) * 2015-06-18 2018-11-06 Microchip Technology Incorporated Configurable mailbox data buffer apparatus
CN106445855B (zh) * 2016-09-05 2019-02-01 深圳震有科技股份有限公司 一种非对称处理系统下多核共用串口的方法及系统
GB2555628B (en) * 2016-11-04 2019-02-20 Advanced Risc Mach Ltd Main processor error detection using checker processors
CN106775659B (zh) * 2016-11-28 2020-01-31 四川航天系统工程研究所 基于高速Linkport接口的嵌入式双核飞行控制软件架构方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430651A (zh) * 2007-11-05 2009-05-13 中兴通讯股份有限公司 一种异构多核体系中外设的访问方法
CN102368223A (zh) * 2011-10-08 2012-03-07 深圳和而泰智能控制股份有限公司 双核嵌入式系统及控制方法
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN106527461A (zh) * 2016-11-29 2017-03-22 合肥赛为智能有限公司 一种基于双核处理器的飞行控制系统
CN110362526A (zh) * 2019-06-19 2019-10-22 合肥致存微电子有限责任公司 Spi从机设备、存储和适配方法及计算机存储介质

Also Published As

Publication number Publication date
CN111427821A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN111427821B (zh) 双核amp系统共用spi接口的方法、系统及存储介质
US6711643B2 (en) Method and apparatus for interrupt redirection for arm processors
US5377324A (en) Exclusive shared storage control system in computer system
US20060059489A1 (en) Parallel processing system, interconnection network, node and network control method, and program therefor
CN101216781B (zh) 一种多处理器系统、装置及方法
EP0427023B1 (en) Data transmission control apparatus for parallel processing system
US8639840B2 (en) Processing unit, chip, computing device and method for accelerating data transmission
CN104932914A (zh) 多cpu启动电路和多cpu启动方法
JPH11126182A (ja) コンピュータバス間通信装置及びその方法
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
CN109992539B (zh) 双主机协同工作装置
KR20010085633A (ko) 다중 프로세서 계산 시스템 및 다수의 프로세서를제어하는 방법
CN111338998B (zh) 基于amp系统的flash访问处理方法及装置
CN111427817B (zh) 一种amp系统双核共用i2c接口的方法、存储介质及智能终端
CN115905095A (zh) Usb免驱通信方法、装置、电子设备及存储介质
US5737573A (en) Asynchronous access system having an internal buffer control circuit which invalidates an internal buffer
CN111427816A (zh) 一种amp系统核间通讯方法、计算机设备及存储介质
JPH09269934A (ja) 共有メモリのデータ一致化方法および伝送システム
US20200097294A1 (en) Method for managing the supply of information, such as instructions, to a microprocessor, and a corresponding system
JP4965974B2 (ja) 半導体集積回路装置
CN111427815A (zh) 一种基于spi接口的核间通讯方法、终端及存储介质
US7877533B2 (en) Bus system, bus slave and bus control method
CN103885824A (zh) 接口控制电路、设备和标识切换方法
WO2022204897A1 (zh) 一种闪存访问方法及装置
WO2011030498A1 (ja) データ処理装置及びデータ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant