CN111415362B - 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法 - Google Patents

一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法 Download PDF

Info

Publication number
CN111415362B
CN111415362B CN202010412950.0A CN202010412950A CN111415362B CN 111415362 B CN111415362 B CN 111415362B CN 202010412950 A CN202010412950 A CN 202010412950A CN 111415362 B CN111415362 B CN 111415362B
Authority
CN
China
Prior art keywords
list
points
envelope
point
intensity value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010412950.0A
Other languages
English (en)
Other versions
CN111415362A (zh
Inventor
廖陆峰
李思坤
王向朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Optics and Fine Mechanics of CAS
Original Assignee
Shanghai Institute of Optics and Fine Mechanics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Optics and Fine Mechanics of CAS filed Critical Shanghai Institute of Optics and Fine Mechanics of CAS
Priority to CN202010412950.0A priority Critical patent/CN111415362B/zh
Publication of CN111415362A publication Critical patent/CN111415362A/zh
Application granted granted Critical
Publication of CN111415362B publication Critical patent/CN111415362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/181—Segmentation; Edge detection involving edge growing; involving edge linking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法。所述方法通过寻找频谱强度值矩阵的8邻域极大值点作为包络顶点，针对每个极大值点采用设计的包络生长法寻找属于当前包络的点以及包络的边界点。本发明设计的包络生长法通过搜寻当前包络点的4邻域来找到属于当前包络的新的点以及包络的边界点，从而实现包络的生长。本发明可以准确地对频谱包络进行分割，更准确地提取图形频谱的包络信息，使得最终的关键图形筛选结果准确。

Description

一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形 频谱包络分割方法
技术领域
本发明涉及光刻分辨率增强技术，特别涉及用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法。
背景技术
光刻技术是集成电路制造关键技术之一。光刻分辨率决定集成电路的特征尺寸。光源掩模联合优化技术(SMO)是关键光刻分辨率增强技术之一。目前全芯片SMO的做法是首先使用关键图形筛选技术筛选出少量关键掩模图形，以关键掩模图形进行SMO后得到优化光源，然后以优化光源为照明条件对整个掩模图形进行光学邻近效应修正、添加亚分辨率辅助图形。全芯片SMO关键图形筛选技术是降低全芯片SMO计算量的关键技术之一。公司荷兰ASML公司提出的基于图形衍射谱分析的关键图形筛选技术(参见在先技术1,Hua-YuLiu,Luoqi Chen,Hong Chen,Zhi-pan Li,Selection of optimum patterns in a designlayout based on diffraction signature analysis,Patent No.:US 8543947B2)是目前最先进的技术之一。目前ASML公司的商用软件Tachyon已经包含该技术。在基于频域分析的全芯片SMO关键图形筛选技术中，需要提取频谱包络的宽度信息，并基于获得地宽度信息进行图形筛选。掩模图形频谱的包络分割是提取频谱包络宽度信息地基础。掩模图形频谱的包络分割影响着提取到的频谱包络宽度的准确性，同时影响着最终的关键图形筛选结果。
发明内容
本发明的目的在于提供一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法。本发明通过寻找频谱强度值矩阵的8邻域极大值点作为包络顶点，针对每个极大值点采用设计的包络生长法寻找属于当前包络的点以及包络的边界点。本发明设计的包络生长法通过搜寻当前包络点的4邻域来找到属于当前包络的新的点以及包络的边界点，从而实现包络的生长。
本发明的技术解决方案如下：
一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法分割。本发明包括如下步骤：
步骤1.读取掩模图形频谱的强度值矩阵。
步骤2.从强度值矩阵中寻找8邻域极大值点。
步骤3.建立极大值点位置列表记录极大值点在强度值矩阵中的位置(一维列表)。
步骤4.判断极大值点位置列表是否为空，如果是，则结束；否则，进入步骤5。
步骤5.提取极大值点位置列表的首个元素。
步骤6.采用包络生长法寻找强度值矩阵中属于当前包络的点及边界点，具体步骤如下：
步骤6.1将强度值矩阵中极大值点位置列表的首个元素及其8邻域的点标记为当前包络的点；
步骤6.2建立记录步骤6.1中8邻域点位置的种子列表；
步骤6.3判断种子列表是否为空，如是，则结束，否则，进入步骤6.4；
步骤6.4提取种子列表首个元素，即种子1；
步骤6.5判断强度值矩阵中种子1的点的强度值是否为0，如是，则进入步骤6.14，否则，进入步骤6.6；
步骤6.6建立4邻域列表记录种子1在强度值矩阵的4邻域点的位置；
步骤6.7建立未标记点列表记录4邻域列表中尚未标记为当前包络的位置，比较强度值矩阵中这些位置的强度值和种子1的点的强度值，如果这些位置中存在强度值小于等于种子1的强度值的非零点，则进入步骤6.8；如果这些位置中存在强度值为零的点，则进入步骤6.11；如果这些位置中存在强度值大于种子1的强度值的点，则进入步骤6.14；
步骤6.8找出未标记点列表中强度值小于等于种子1的强度值的非零点，并建立新种子列表记录这些的点的位置；
步骤6.9将强度值矩阵中新种子列表的点标记为当前包络的点；
步骤6.10将新种子列表加入到种子列表末尾；
步骤6.11找出未标记点列表中强度值为0的点，建立零值点列表记录相应的点的位置；
步骤6.12将强度值矩阵中零值点列表的点标记为当前包络的点；
步骤6.13将强度值矩阵中零值点列表的点标记为边界点；
步骤6.14将种子1的位置标记为边界点；
步骤6.15将种子1从种子列表中移除；
重复步骤6.4至6.15，直到种子列表为空。当前极大值点的包络完成生长后，属于当前包络的所有点的位置及相应的边界点都已经确定。
步骤7.将极大值点位置列表的首个元素从极大值点位置列表中移除。
重复步骤4至7，直到极大值点位置列表为空。频谱强度值矩阵中所有的包络都进行了分割，属于每个包络的所有点的位置及相应的边界点都已经确定。
与现有技术相比，本发明的有益效果是：准确地对频谱包络进行分割，从而对频谱包络宽度和轮廓信息的提取更准确。在基于频域分析的全芯片SMO关键图形筛选技术中，本发明可以更准确地提取图形频谱的包络信息，使得最终的关键图形筛选结果准确。
附图说明
图1本发明的频谱包络分割流程图
图2本发明频谱强度值矩阵示例图
图3本发明频谱强度值矩阵极大值点位置示例图
图4本发明的包络生长法流程图
图5本发明频谱强度值矩阵包络生长示例图
图6本发明频谱强度值矩阵包络分割示例图
具体实施方式
下面结合实施例和附图对本发明作进一步说明，但不应以此实施实例限制本发明的保护范围。
本发明实施例的频谱包络分割流程如图1所示。本发明实施例以图2所示的频谱强度值矩阵为例进行频谱包络分割，图2中的数值表示频谱强度值。实施例步骤入下：
步骤1.读入图2所示的频谱的强度值矩阵。
步骤2.从强度值矩阵中找到3个8邻域极大值点，如图3所示。
步骤3.建立极大值点位置列表[(4,4),(4,9),(8,8)]记录极大值点在强度值矩阵中的位置。
步骤4.经判断，极大值点位置列表不为空，进入步骤5。
步骤5.提取极大值点位置列表首个元素(4,4)。
步骤6.采用包络生长法寻找强度值矩阵中属于当前包络的点及边界点，包络生长法流程如图4所示,具体步骤如下：
步骤6.1将强度值矩阵中极大值点位置列表的首个元素及其8邻域的点(即位置(4,4),(4,5),(3,5),(3,4),(3,3),(4,3),(5,3),(5,4),(5,5)的点)标记为当前包络的点；
步骤6.2建立记录步骤5.1中8邻域点位置的种子列表，为[(4,5),(3,5),(3,4),(3,3),(4,3),(5,3),(5,4),(5,5)]；
步骤6.3经判断，种子列表不为空，进入步骤6.4；
步骤6.4提取种子列表首个元素，即(4,5)；
步骤6.5经判断，强度值矩阵中(4,5)的点的强度值不为0，进入步骤6.6；
步骤6.6建立4邻域列表(即[(4,4),(3,5),(4,6),(5,5)])记录位置(4,5)在强度值矩阵的4邻域点的位置；
步骤6.7建立未标记点列表(即[(4,6)])记录4邻域列表中尚未标记为当前包络的位置，经过比较强度值矩阵中位置(4,6)的强度值(为2)小于位置(4,5)的强度值(为9)，且不为0，进入步骤6.8；未标记点列表中不存在强度值为零的点，跳过步骤6.11至6.13；未标记点列表中不存在强度值大于(4,5)的强度值的点，跳过步骤6.14；
步骤6.8找出未标记点列表中强度值小于等于种子1的强度值的非零点，并建立新种子列表(即[(4,6)])记录这些的点的位置；
步骤6.9将强度值矩阵中新种子列表(即[(4,6)])的点标记为当前包络的点；
步骤6.10将新种子列表加入到种子列表末尾，得到种子列表为[(4,5),(3,5),(3,4),(3,3),(4,3),(5,3),(5,4),(5,5),(4,6)]；
步骤6.15将种子1从种子列表中移除，得到新的种子列表为[(3,5),(3,4),(3,3),(4,3),(5,3),(5,4),(5,5),(4,6)]；
重复步骤6.4至6.15，直到种子列表为空。当前极大值点的包络完成生长后，属于当前包络的所有点的位置及相应的边界点都已经确定。表1记录了每执行一次循环步骤6.4至6.16后的种子列表、当前包络点位置和当前边界点位置记录。
表1循环过程种子列表、当前包络点位置及当前边界点位置记录表
Figure BDA0002493922600000051
Figure BDA0002493922600000061
Figure BDA0002493922600000071
步骤7.将(4,4)从极大值点位置列表中移除得到新的极大值点位置列表为[(4,9),(8,8)]。
重复步骤4至7，直到极大值点位置列表为空。如图6所示，最终频谱强度值矩阵中所有的包络都进行了分割，获得3个包络。

Claims (1)

1.一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法，其特征在于，包括如下步骤：
步骤1.读取掩模图形频谱的强度值矩阵；
步骤2.从强度值矩阵中寻找8邻域极大值点；
步骤3.建立极大值点位置列表，记录极大值点在强度值矩阵中的位置；
步骤4.判断极大值点位置列表是否为空，如果是，则结束；否则，进入步骤5；
步骤5.提取极大值点位置列表的首个元素；
步骤6.采用包络生长法寻找强度值矩阵中属于当前包络的点及边界点，具体步骤是：
步骤6.1将强度值矩阵中极大值点位置列表的首个元素及其8邻域的点标记为当前包络的点；
步骤6.2建立记录步骤6.1中8邻域点位置的种子列表；
步骤6.3判断种子列表是否为空，如是，则结束，否则，进入步骤6.4；
步骤6.4提取种子列表首个元素，即种子1；
步骤6.5判断强度值矩阵中种子1的点的强度值是否为0，如是，则进入步骤6.14，否则，进入步骤6.6；
步骤6.6建立4邻域列表记录种子1在强度值矩阵的4邻域点的位置；
步骤6.7建立未标记点列表记录4邻域列表中尚未标记为当前包络的位置，比较强度值矩阵中这些位置的强度值和种子1的点的强度值，如果这些位置中存在强度值小于等于种子1的强度值的非零点，则进入步骤6.8；如果这些位置中存在强度值为零的点，则进入步骤6.11；如果这些位置中存在强度值大于种子1的强度值的点，则进入步骤6.14；
步骤6.8找出未标记点列表中强度值小于等于种子1的强度值的非零点，并建立新种子列表记录这些点的位置；
步骤6.9将强度值矩阵中新种子列表的点标记为当前包络的点；
步骤6.10将新种子列表加入到种子列表末尾；
步骤6.11找出未标记点列表中强度值为0的点，建立零值点列表记录相应的点的位置；
步骤6.12将强度值矩阵中零值点列表的点标记为当前包络的点；
步骤6.13将强度值矩阵中零值点列表的点标记为边界点；
步骤6.14将种子1的位置标记为边界点；
步骤6.15将种子1从种子列表中移除；
重复步骤6.4至6.15，直到种子列表为空；
步骤7.将极大值点位置列表的首个元素从极大值点位置列表中移除；
重复步骤4至7，直到极大值点位置列表为空。
CN202010412950.0A 2020-05-15 2020-05-15 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法 Active CN111415362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010412950.0A CN111415362B (zh) 2020-05-15 2020-05-15 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010412950.0A CN111415362B (zh) 2020-05-15 2020-05-15 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法

Publications (2)

Publication Number Publication Date
CN111415362A CN111415362A (zh) 2020-07-14
CN111415362B true CN111415362B (zh) 2022-05-31

Family

ID=71492430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010412950.0A Active CN111415362B (zh) 2020-05-15 2020-05-15 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法

Country Status (1)

Country Link
CN (1) CN111415362B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022061604A1 (zh) * 2020-09-23 2022-03-31 株式会社Ntt都科摩 电子设备和信号包络获取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405632A (zh) * 2001-09-11 2003-03-26 株式会社东芝 反射防止膜的光学常数的决定方法和光刻胶图形的形成方法
DE102005009536A1 (de) * 2005-02-25 2006-08-31 Carl Zeiss Sms Gmbh Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung
CN106125511A (zh) * 2016-06-03 2016-11-16 北京理工大学 基于矢量成像模型的低误差敏感度多目标光源‑掩模优化方法
CN109690402A (zh) * 2016-07-21 2019-04-26 凸版印刷株式会社 光掩模、光掩模制造方法、以及使用光掩模的滤色器的制造方法
CN110210326A (zh) * 2019-05-10 2019-09-06 南京航空航天大学 一种基于光纤振动信号的在线列车识别及速度估计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985086B1 (fr) * 2011-12-27 2014-02-28 St Microelectronics Crolles 2 Procede et systeme d'elaboration d'un masque de photolithographie et d'une source lumineuse.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405632A (zh) * 2001-09-11 2003-03-26 株式会社东芝 反射防止膜的光学常数的决定方法和光刻胶图形的形成方法
DE102005009536A1 (de) * 2005-02-25 2006-08-31 Carl Zeiss Sms Gmbh Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung
CN106125511A (zh) * 2016-06-03 2016-11-16 北京理工大学 基于矢量成像模型的低误差敏感度多目标光源‑掩模优化方法
CN109690402A (zh) * 2016-07-21 2019-04-26 凸版印刷株式会社 光掩模、光掩模制造方法、以及使用光掩模的滤色器的制造方法
CN110210326A (zh) * 2019-05-10 2019-09-06 南京航空航天大学 一种基于光纤振动信号的在线列车识别及速度估计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Design for Manufacturing With Emerging Nanolithography;David Z. Pan et al;《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》;20131031;全文 *
光刻掩模图形筛选技术研究;廖陆峰;《光学精密测试技术的其他应用》;20181231;全文 *
基于多染色体遗传算法的像素化光源掩模优化方法;杨朝兴;《光学学报》;20160831;全文 *

Also Published As

Publication number Publication date
CN111415362A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US9038002B2 (en) Method and system for semiconductor design hierarchy analysis and transformation
US20140189614A1 (en) Method and system of mask data preparation for curvilinear mask patterns for a device
US5553273A (en) Vertex minimization in a smart optical proximity correction system
US8166424B2 (en) Method for constructing OPC model
JP5147711B2 (ja) 電子線描画のシステム及び方法
CN111415362B (zh) 一种用于全芯片光源掩模联合优化关键图形筛选的掩模图形频谱包络分割方法
CN111338179B (zh) 基于多宽度表征的全芯片光源掩模优化关键图形筛选方法
CN108873604B (zh) 一种光刻工艺热点的检查方法
CN111812940A (zh) 一种优化光学邻近效应修正中曝光辅助图形的方法
US6418553B1 (en) Circuit designing method for semiconductor device and computer-readable medium
CN109459911B (zh) 一种提高opc模型精度的方法
CN111624850A (zh) 用于全芯片光源掩模优化的关键图形筛选方法
CN111447364B (zh) 一种cdsem图像处理方法及其装置
CN111929983A (zh) 基于多边形区域表征的全芯片光源掩模优化关键图形筛选方法
JP4791020B2 (ja) １つまたは複数のカット・ライン上の複数の点の同時計算
JP4195825B2 (ja) プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム
JP2002072441A (ja) レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体
CN113741140B (zh) 基于深度优先搜索的全芯片光源掩模优化关键图形筛选方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
CN111399336B (zh) 基于轮廓表征的全芯片光源掩模优化关键图形筛选方法
CN115758699B (zh) 面向全芯片光源掩模优化的关键图形快速筛选方法和装置
CN115457350A (zh) 光学邻近修正的蚀刻模型训练方法及光学邻近修正方法
CN111505898A (zh) 一种结合图形匹配的opc修正方法
US20050114822A1 (en) Integrated scheme for yield improvement by self-consistent minimization of IC design and process interactions
CN101482696B (zh) 一种光刻系统NA-σ的设置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant