CN111406403A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN111406403A
CN111406403A CN201880076273.0A CN201880076273A CN111406403A CN 111406403 A CN111406403 A CN 111406403A CN 201880076273 A CN201880076273 A CN 201880076273A CN 111406403 A CN111406403 A CN 111406403A
Authority
CN
China
Prior art keywords
pixel
voltage
pixel circuit
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880076273.0A
Other languages
English (en)
Other versions
CN111406403B (zh
Inventor
冈巧
河津直树
铃木敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202310610710.5A priority Critical patent/CN116600100A/zh
Publication of CN111406403A publication Critical patent/CN111406403A/zh
Application granted granted Critical
Publication of CN111406403B publication Critical patent/CN111406403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

根据本发明的摄像装置设置有：多个像素电路，其包括第一至第三像素电路，各像素电路包括第一端子、第二端子、第三端子、能够存储电荷的存储单元、能够基于第一端子的电压将第三端子连接至存储单元的第一晶体管、能够基于第二端子的电压将预定电压供给到存储单元的第二晶体管和能够输出与存储单元中的电压相对应的信号的输出单元；第一控制线，其在第一方向上延伸且连接至第一至第三像素电路的第一端子；第二控制线，其在第一方向上延伸且连接至第一至第三像素电路的第二端子；第一电压供给线，其连接至第一像素电路的第三端子；第二电压供给线，其连接至第二像素电路的第三端子；第一受光元件，其连接至第三像素电路的第三端子；以及诊断单元。

Description

摄像装置
技术领域
本发明涉及拍摄图像的摄像装置。
背景技术
通常，在摄像装置中，像素被布置成矩阵，并且每个像素都包括光电二极管并生成与受光量相对应的电信号。然后，例如，AD转换电路(模数转换器)将在每个像素中生成的电信号(模拟信号)转换为数字信号。一些这样的摄像装置具有内置自测试(BIST：Built-inself test)功能(例如，专利文献1)。
引用列表
专利文献
专利文献1：美国未经审查的专利申请公开第2005/0231620号的说明书
发明内容
如上所述，期望摄像装置通过BIST功能执行自我诊断以诊断故障的存在或不存在。
期望提供一种能够执行自我诊断的摄像装置。
根据本发明的实施方式的第一摄像装置包括多个像素电路、第一控制线、第二控制线、第一电压供给线、第二电压供给线、第一受光元件和诊断单元。多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元。多个像素电路包括第一像素电路、第二像素电路和第三像素电路。累积单元被构造成累积电荷。第一晶体管被构造成基于第一端子的电压将第三端子连接至累积单元。第二晶体管被构造成基于第二端子的电压将预定电压供给到累积单元。输出单元被构造成输出与累积单元中的电压相对应的信号。第一控制线在第一方向上延伸。第一控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第一端子。第二控制线在第一方向上延伸。第二控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第二端子。第一电压供给线连接至第一像素电路的第三端子。第二电压供给线连接至第二像素电路的第三端子。受光元件连接至第三像素电路的第三端子。诊断单元被构造成基于第一信号和第二信号执行诊断处理。第一信号从第一像素电路的输出单元输出。第二信号从第二像素电路的输出单元输出。
根据本发明的实施方式的第二摄像装置包括多个像素电路、第一控制线、第二控制线、第一电压供给线、第二电压供给线和第一受光元件。多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元。多个像素电路包括第一像素电路、第二像素电路和第三像素电路。累积单元被构造成累积电荷。第一晶体管被构造成基于第一端子的电压将第三端子连接至累积单元。第二晶体管被构造成基于第二端子的电压将预定电压供给到累积单元。输出单元被构造成输出与累积单元中的电压相对应的信号。第一控制线在第一方向上延伸。第一控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第一端子。第二控制线在第一方向上延伸。第二控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第二端子。第一电压供给线连接至第一像素电路的第三端子。第二电压供给线连接至第二像素电路的第三端子。受光元件连接至第三像素电路的第三端子。
根据本发明的实施方式的第三摄像装置包括第一像素电路、第一信号线、第一转换电路、第一选择器、传输部和诊断单元。第一信号线连接至第一像素电路。第一转换电路被构造成通过基于第一信号线中的信号执行AD转换来生成第一数字代码。第一选择器包括第一输入端子和第二输入端子。第一输入端子供给有第一数字代码。第二输入端子供给有第一固定数字代码。第一选择器被构造成选择和输出第一数字代码和第一固定数字代码中的任何一者。传输部被构造成传输从第一选择器输出的数字代码。诊断单元被构造成基于由传输部传输的第一固定数字代码执行诊断处理。
在根据本发明的实施方式的第一摄像装置中，第一控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第一端子。第二控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第二端子。第一电压供给线连接至第一像素电路的第三端子。第二电压供给线连接至第二像素电路的第三端子。第一受光元件连接至第三像素电路的第三端子。基于第一信号和第二信号执行诊断处理。第一信号从第一像素电路的输出单元输出。第二信号从第二像素电路的输出单元输出。
在根据本发明的实施方式的第二摄像装置中，第一控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第一端子。第二控制线连接至第一像素电路、第二像素电路和第三像素电路的各自第二端子。第一电压供给线连接至第一像素电路的第三端子。第二电压供给线连接至第二像素电路的第三端子。第一受光元件连接至第三像素电路的第三端子。
在根据本发明的实施方式的第三摄像装置中，基于连接有第一像素电路的第一信号线中的信号执行AD转换，从而生成第一数字代码。第一选择器选择和输出第一数字代码和第一固定数字代码中的任何一者。从第一选择器输出的数字代码被传输到诊断单元。诊断单元然后基于第一固定数字代码执行诊断处理。
在根据本发明的各个实施方式的第一摄像装置和第二摄像装置中，第一电压供给线连接至第一像素电路的第三端子，并且第二电压供给线连接至第二像素电路的第三端子。因此，可以执行自我诊断。
根据本发明的实施方式的第三摄像装置设置有第一选择器，该第一选择器被构造成选择和输出第一数字代码和第一固定数字代码中的任何一者。因此，可以执行自我诊断。
需要注意，这里描述的效果不一定是限制性的，而是可以包括本发明中的任何效果。
附图说明
图1是图示了根据本发明的第一实施方式的摄像装置的构造例的框图。
图2是图示了图1所示的像素的构造例的电路图。
图3A是图示了图1所示的虚拟像素的构造例的电路图。
图3B是图示了图1所示的虚拟像素的构造例的另一电路图。
图4是图示了图1所示的像素阵列的构造例的电路图。
图5是表示图3A和图3B所示的虚拟像素的配置例的表格。
图6是图示了图1所示的读出部的构造例的电路图。
图7是图示了图1所示的摄像装置的实施例的说明图。
图8是图示了图1所示的摄像装置的另一实施例的说明图。
图9是图示了图1所示的摄像装置的操作例的时序图。
图10是图示了图1所示的摄像装置的操作例的时序波形图。
图11是图示了图1所示的摄像装置的操作例的另一时序波形图。
图12是图示了图6所示的读出部的操作例的说明图。
图13是图示了根据第一实施方式的诊断处理的操作例的示意图。
图14是图示了图1所示的读出部和诊断处理部的操作例的说明图。
图15是图示了根据第一实施方式的变形例的摄像装置的构造例的框图。
图16A是根据第一实施方式的另一变形例的虚拟像素的构造例的电路图。
图16B是根据第一实施方式的另一变形例的虚拟像素的构造例的另一电路图。
图16C是根据第一实施方式的另一变形例的虚拟像素的构造例的另一电路图。
图16D是根据第一实施方式的另一变形例的虚拟像素的构造例的另一电路图。
图17是表示图16A至图16D所示的虚拟像素的配置例的表格。
图18是图示了根据第一实施方式的另一变形例的读出部和诊断处理部的操作例的说明图。
图19是表示根据第一实施方式的另一变形例的虚拟像素的配置例的表格。
图20是图示了图1所示的摄像装置的另一实施例的结构图。
图21是图示了图1所示的摄像装置的另一实施例的结构图。
图22是图示了图1所示的摄像装置的另一实施例的结构图。
图23是图示了图1所示的摄像装置的另一实施例的结构图。
图24是图示了图1所示的摄像装置的另一实施例的结构图。
图25是图示了图1所示的摄像装置的另一实施例的结构图。
图26是图示了图1所示的摄像装置的另一实施例的结构图。
图27是图示了图1所示的摄像装置的另一实施例的结构图。
图28A是图示了图1所示的摄像装置的另一实施例的结构图。
图28B是图示了图1所示的摄像装置的另一实施例的结构图。
图29是图示了图1所示的摄像装置的另一实施例的结构图。
图30是图示了图1所示的摄像装置的另一实施例的结构图。
图31是图示了根据第二实施方式的摄像装置的构造例的框图。
图32是图示了图31所示的读出部的构造例的电路图。
图33是表示图32所示的固定数字代码的示例的表格。
图34是图示了根据第二实施方式的诊断处理的操作例的示意图。
图35是图示了摄像装置的使用例的说明图。
图36是示出了车辆控制系统的示意性构造的示例的框图。
图37是辅助说明车外信息检测部和摄像部的安装位置的示例的图。
具体实施方式
下面参照附图详细地描述本发明的实施方式。需要注意，按照以下顺序给出描述。
1.第一实施方式
2.第二实施方式
3.摄像装置的使用例
4.移动体的应用例
<1.第一实施方式>
[构造例]
图1图示了根据实施方式的摄像装置(摄像装置1)的构造例。摄像装置1包括像素阵列10、两个扫描单元20L和20R、读出部30及控制器40。
像素阵列10包括布置成矩阵的多个像素P1。像素P1分别包括(下面描述的)光电二极管PD，并且生成与受光量相对应的像素电压Vpix。多个这些像素P1被布置在普通像素区域R1中。
此外，除了多个像素P1之外，像素阵列10还包括多个遮光像素P2和多个虚拟像素P3(虚拟像素P3A和P3B)。每个遮光像素P2是包括(下面描述的)光电二极管PD的像素。对于遮光像素P2，光被遮挡。如下所述，遮光像素P2用于检测光电二极管PD的暗电流。多个遮光像素P2被布置在遮光像素区域R21和R22中。每个虚拟像素P3是不包括光电二极管PD的像素。多个虚拟像素P3被布置在虚拟像素区域R31和R32中。在该示例中，在像素阵列10中，虚拟像素区域R31、遮光像素区域R21、普通像素区域R1、遮光像素区域R22和虚拟像素区域R32在水平方向(图1中的横向方向)上从左到右依次设置。
下面详细地描述像素P1、遮光像素P2和虚拟像素P3。
图2图示了普通像素区域R1中的像素P1的构造例。像素阵列10在普通像素区域R1中包括多条控制线TGL、多条控制线RSTL、多条控制线SELL、多条电源线PL和多条信号线SGL。
控制线TGL分别在水平方向(图2中的横向方向)上延伸。控制线TGL的一端连接至扫描单元20L。另一端连接至扫描单元20R。即，控制线TGL被布置成延伸穿过虚拟像素区域R31、遮光像素区域R21、普通像素区域R1、遮光像素区域R22和虚拟像素区域R32。扫描单元20L和20R将控制信号STG施加到控制线TGL。
控制线RSTL分别在水平方向上延伸。控制线RSTL的一端连接至扫描单元20L。另一端连接至扫描单元20R。即，控制线RSTL被布置成延伸穿过虚拟像素区域R31、遮光像素区域R21、普通像素区域R1、遮光像素区域R22和虚拟像素区域R32。扫描单元20L和20R将控制信号SRST施加到控制线RSTL。
控制线SELL分别在水平方向上延伸。控制线SELL的一端连接至扫描单元20L。另一端连接至扫描单元20R。即，控制线SELL被布置成延伸穿过虚拟像素区域R31、遮光像素区域R21、普通像素区域R1、遮光像素区域R22和虚拟像素区域R32。扫描单元20L和20R将控制信号SSEL施加到控制线SELL。
电源线PL分别连接至控制器40的(下面描述的)电压生成部42。电压生成部42将电源电压VDD施加到该电源线PL。
信号线SGL分别在垂直方向(图2中的纵向方向)上延伸，并且其端部连接至读出部30。
像素P1包括光电二极管PD和像素电路CKT。像素电路CKT包括晶体管TG、RST、AMP和SEL以及浮动扩散部FD。在该示例中，晶体管TG、RST、AMP和SEL均为N型金属氧化物半导体(MOS：Metal Oxide Semiconductor)晶体管。
光电二极管PD是生成并累积与受光量相对应的量的电荷的光电转换器。光电二极管PD的阳极接地，并且阴极连接至晶体管TG的源极。
晶体管TG的栅极通过像素电路CKT的端子T1连接至控制线TGL。其源极通过像素电路CKT的端子T3连接至光电二极管PD的阴极。其漏极连接至浮动扩散部FD。
浮动扩散部FD累积从光电二极管PD供给的电荷，并且包括例如形成在半导体基板的表面上的扩散层。图2使用电容器的符号图示了浮动扩散部FD。
在该构造中，在像素P1中，晶体管TG基于控制信号STG导通，并且在像素P1的光电二极管PD中生成的电荷被传输到浮动扩散部FD(电荷传输操作)。
晶体管RST的栅极通过像素电路CKT的端子T2连接至控制线RSTL。其漏极连接至电源线PL。其源极连接至浮动扩散部FD。
在该构造中，在像素P1中，在电荷从光电二极管PD传输到浮动扩散部FD之前，晶体管RST基于控制信号SRST导通，并且电源电压VDD被供给到浮动扩散部FD。这使得像素P1中的浮动扩散部FD的电压被复位(复位操作)。
晶体管AMP具有连接至浮动扩散部FD的栅极、连接至电源线PL的漏极、以及连接至晶体管SEL的漏极的源极。
晶体管SEL具有连接至控制线SELL的栅极、连接至晶体管AMP的源极的漏极、以及连接至信号线SGL的源极。
在该构造中，在像素P1中，晶体管SEL导通使得晶体管AMP连接至读出部30的(下面描述的)电流源35。这使得晶体管AMP作为所谓的源极跟随器操作，并且通过晶体管SEL将与浮动扩散部FD的电压相对应的电压作为信号SIG输出到信号线SGL。具体地，在浮动扩散部FD的电压被复位之后，晶体管AMP在P相(Pre-charge相)时段TP内输出复位电压Vreset作为信号SIG。复位电压Vreset对应于P相时段TP内的浮动扩散部FD的电压。此外，在电荷从光电二极管PD被传输到浮动扩散部FD之后，晶体管AMP在D相(Data相)时段TD内输出与受光量相对应的像素电压Vpix作为信号SIG。像素电压Vpix对应于D相时段TD内的浮动扩散部FD的电压。
接下来，描述遮光像素区域R21和R22中的遮光像素P2。类似于普通像素区域R1(图2)，在遮光像素区域R21和R22中，像素阵列10包括多条控制线TGL、多条控制线RSTL、多条控制线SELL、多条电源线PL和多条信号线SGL。
类似于像素P1(图2)，遮光像素P2包括光电二极管PD和像素电路CKT。遮光像素P2与像素P1的不同之处在于，光被诸如钨之类的金属遮挡而不会进入光电二极管PD。遮光像素P2用于生成参考信号，以调整像素P1的黑电平。
在该构造中，在遮光像素P2中，与像素P1一样，晶体管SEL导通使得晶体管AMP通过晶体管SEL将与浮动扩散部FD的电压相对应的信号SIG输出到信号线SGL。光在遮光像素P2中被遮蔽，因此，在D相时段TD内浮动扩散部FD的电压是与光电二极管PD的暗电流相对应的电压。因此，晶体管AMP将与D相时段TD内的暗电流相对应的像素电压Vpix作为信号SIG输出。
图3A和图3B分别图示了虚拟像素区域R31和R32的各者中的虚拟像素P3的构造例。图3A图示了虚拟像素P3A的示例，并且图3B图示了虚拟像素P3B的示例。在虚拟像素区域R31和R32中，像素阵列10包括多条控制线TGL、多条控制线RSTL、多条控制线SELL、多条电源线PL、多条电压供给线VL0和多条信号线SGL。电压供给线VL0分别连接至控制器40的(下面描述的)电压生成部42。电压生成部42将单个电压信号SVR施加给多条电压供给线VL0。该电压信号SVR是在预定电压VR和电源电压VDD之间变化的信号。在晶体管TG和RST都导通的时段内，电压信号SVR被设定为电源电压VDD，并且在D相时段TD内，电压信号SVR被设定为电压VR。
虚拟像素P3(虚拟像素P3A和P3B)分别包括像素电路CKT。虚拟像素P3A和P3B的各自晶体管TG的源极具有不同的连接目的地。具体地，如图3A所示，虚拟像素P3A的晶体管TG的源极连接至电源线PL，并且如图3B所示，虚拟像素P3B的晶体管TG的源极连接至电压供给线VL0。
在该构造中，在虚拟像素P3中，与像素P1一样，晶体管SEL导通使得晶体管AMP通过晶体管SEL将与浮动扩散部FD的电压相对应的信号SIG输出到信号线SGL。虚拟像素P3A的晶体管TG的源极连接至电源线PL，因此，在D相时段TD内浮动扩散部FD的电压是电源电压VDD。这使得虚拟像素P3A的晶体管AMP在D相时段TD内将与电源电压VDD相对应的电压作为信号SIG输出。此外，虚拟像素P3B的晶体管TG的源极连接至电压供给线VL0。施加给该电压供给线VL0的电压信号SVR的电压在D相时段TD内被设定为电压VR，因此，在D相时段TD内浮动扩散部FD的电压是电压VR。这使得虚拟像素P3B的晶体管AMP在D相时段TD内将与电压VR相对应的电压作为信号SIG输出。
图4图示了像素阵列10中的像素P1、遮光像素P2和虚拟像素P3的布置。在图4中，绘制了虚拟像素区域R31、遮光像素区域R21和普通像素区域R1。像素线L包括一行的像素P1、遮光像素P2和虚拟像素P3。属于特定像素线L的像素P1、遮光像素P2和虚拟像素P3连接至一条控制线TGL，连接至一条控制线RSTL，并且连接至一条控制线SELL。在该示例中，一条像素线L在虚拟像素区域R31中包括11个虚拟像素P3(虚拟像素P3[10]至P3[0])。这些虚拟像素P3[10]至P3[0]中的各者是虚拟像素P3A(图3A)或虚拟像素P3B(图3B)。
图5图示了虚拟像素区域R31中的虚拟像素P3A和P3B的布置。在图5中，“0”表示虚拟像素P3A，并且“1”表示虚拟像素P3B。例如，第0条像素线L[0]具有“00000000000”作为虚拟像素P3的布置。即，11个虚拟像素P3[10]至P3[0]全部为虚拟像素P3A。第1条像素线L[1]具有“00000000001”作为虚拟像素P3的布置。即，虚拟像素P3[0]为虚拟像素P3B，其他虚拟像素P3[10]至P3[1]为虚拟像素P3A。第2条像素线L[2]具有“00000000010”作为虚拟像素P3的布置。即，虚拟像素P3[1]为虚拟像素P3B，其他虚拟像素P3[10]至P3[2]和P3[0]为虚拟像素P3A。以这种方式，在像素线L之间虚拟像素P3的布置被设定为不同。特别是在该示例中，虚拟像素P3的布置是与以二进制数表示的像素线L的序数相对应的布置。在该示例中，设置了11个虚拟像素P3，因此可以表示2048条像素线L的各自基数。即，11个虚拟像素P3的布置起到用于识别像素线L的线识别信息INFL的作用。
需要注意，虽然已经在图4和图5中描述了虚拟像素区域R31，但是这同样适用于虚拟像素区域R32。即，一条像素线L在虚拟像素区域R32中包括11个虚拟像素P3。这些虚拟像素P3中的各者是虚拟像素P3A或虚拟像素P3B。类似于图5，虚拟像素区域R32中的虚拟像素P3的布置表示以二进制数表示的像素线L的基数。即，虚拟像素区域R32中的11个虚拟像素P3的布置与虚拟像素区域R31中的11个虚拟像素P3的布置相同。
基于来自控制器40的指令，两个扫描单元20L和20R(图1)分别以像素线L为单位依次驱动像素阵列10中的像素P1、遮光像素P2和虚拟像素P3。扫描单元20L包括地址解码器21L、逻辑部22L和驱动部23L。类似地，扫描单元20R包括地址解码器21R、逻辑部22R和驱动部23R。
地址解码器21L基于从控制器40供给的地址信号ADR选择像素阵列10中的像素线L。像素线L对应于由地址信号ADR指示的地址。逻辑部22L基于来自地址解码器21L的指令生成与各条像素线L相对应的信号STG1、SRST1和SSEL1。驱动部23L基于与各条像素线L相对应的信号STG1、SRST1和SSEL1生成与各条像素线L相对应的控制信号STG、SRST和SSEL。这同样适用于地址解码器21R、逻辑部22R和驱动部23R。供给到地址解码器21R的地址信号ADR与供给到地址解码器21L的地址信号ADR相同。因此，地址解码器21L和21R基于地址信号ADR选择相同的像素线L。这使得扫描单元20L和20R以像素线L为单位从像素阵列10的左右两侧依次驱动像素阵列10中的像素P1、遮光像素P2和虚拟像素P3。
读出部30基于通过信号线SGL从像素阵列10供给的信号SIG执行AD转换，从而生成图像信号DATA0。
图6图示了读出部30的构造例。需要注意，除了读出部30之外，图6还绘制了控制器40。读出部30包括读出控制器31、参考信号发生器32、多个模数(AD：Analog to Digital)转换器ADC(AD转换器ADC[0]、ADC[1]、ADC[2]、……)、多个开关SW(开关SW[0]、SW[1]、SW[2]、……)和总线配线(bus wiring line)100。
读出控制器31基于来自控制器40的指令控制读出部30的读出操作。具体地，读出控制器31将控制信号供给到参考信号发生器32，从而使得参考信号发生器32生成(下面描述的)参考信号REF。此外，读出控制器31将时钟信号CLK和控制信号CC供给到多个AD转换器ADC，从而控制多个AD转换器ADC的AD转换操作。
参考信号发生器32生成参考信号REF。参考信号REF具有所谓的斜坡波形，其中，在P相时段TP和D相时段TD内，电压电平随着时间的推移而逐渐减小。然后，参考信号发生器32将所生成的参考信号REF供给到多个AD转换器ADC。
每个AD转换器ADC基于从像素阵列10供给的信号SIG执行AD转换，以将信号SIG的电压转换为数字代码CODE。多个AD转换器ADC与多条信号线SGL相关联地设置。具体地，第0个AD转换器ADC[0]与第0条信号线SGL[0]相关联地设置，第1个AD转换器ADC[1]与第1条信号线SGL[1]相关联地设置，并且第2个AD转换器ADC[2]与第2条信号线SGL[2]相关联地设置。
每个AD转换器ADC都包括电容器33和34、电流源35、比较器36、计数器37及锁存器38。电容器33的一端供给有参考信号REF，且另一端连接至比较器36的正输入端子。电容器34的一端连接至信号线SGL，且另一端连接至比较器36的负输入端子。电流源35允许具有预定电流值的电流从信号线SGL流向地面。比较器36将正输入端子处的输入电压与负输入端子处的输入电压进行比较，并将比较结果作为信号CMP输出。比较器36具有通过电容器33供给有参考信号REF的正输入端子和通过电容器34供给有信号SIG的负输入端子。该比较器36还具有执行调零的功能，在P相时段TP之前的预定时段内，该功能使得正输入端子和负输入端子电气连接。计数器37基于从比较器36供给的信号CMP以及从读出控制器31供给的时钟信号CLK和控制信号CC执行计数操作。锁存器38保持计数值CNT作为数字代码CODE。计数值CNT由计数器37获得。数字代码CODE具有多个位。
每个开关SW基于从控制器40供给的控制信号SSW向总线配线100供给从AD转换器ADC输出的数字代码CODE。多个开关SW与多个AD转换器ADC相关联地设置。具体地，第0个开关SW[0]与第0个AD转换器ADC[0]相关联地设置，第1个开关SW[1]与第1个AD转换器ADC[1]相关联地设置，并且第2个开关SW[2]与第2个AD转换器ADC[2]相关联地设置。
在该示例中，每个开关SW都包括与数字代码CODE的位数相同数量的晶体管。基于从控制器40供给的控制信号SSW(控制信号SSW[0]、SSW[1]、SSW[2]、……)的各个位，控制这些晶体管的导通和截止。具体地，例如，基于控制信号SSW[0]导通各个晶体管使得第0个开关SW[0]将从第0个AD转换器ADC[0]输出的数字代码CODE供给到总线配线100。类似地，例如，基于控制信号SSW[1]导通各个晶体管使得第1个开关SW[1]将从第1个AD转换器ADC[1]输出的数字代码CODE供给到总线配线100。这同样适用于其他开关SW。
总线配线100包括多条配线，并且传输从AD转换器ADC输出的数字代码CODE。读出部30使用该总线配线100将从AD转换器ADC供给的多个数字代码CODE作为图像信号DATA0依次传输到控制器40(数据传输操作)。
控制器40(图1)向扫描单元20L和20R以及读出部30供给控制信号以控制摄像装置1的操作。控制器40包括地址生成部41、电压生成部42、列扫描部43、图像处理部44和诊断处理部45。
地址生成部41确定像素阵列10中待驱动的像素线L，并且生成指示与该像素线L相对应的地址的地址信号ADR。然后，地址生成部41将所生成的地址信号ADR供给到扫描单元20L的地址解码器21L和扫描单元20R的地址解码器21R。
电压生成部42生成电压信号SVR和电源电压VDD。电压信号SVR是在预定电压VR和电源电压VDD之间变化的信号。在晶体管TG和RST都导通的时段内，电压信号SVR被设定为电源电压VDD，并且在D相时段TD内，电压信号SVR被设定为电压VR。然后，电压生成部42将所生成的电压信号SVR供给到像素阵列10中的多条电压供给线VL0，并且将所生成的电源电压VDD供给到像素阵列10中的多条电源线PL。
列扫描部43确定读出部30中的要进行数据传输操作的AD转换器ADC，并且基于确定结果来生成控制信号SSW。然后，列扫描部43将所生成的控制信号SSW供给到读出部30的多个开关SW。
图像处理部44对由图像信号DATA0指示的图像执行预定图像处理。预定图像处理的示例包括暗电流校正处理，该暗电流校正处理从包括在图像信号DATA0中的数字代码CODE中减去光电二极管PD的暗电流的贡献部分。具体地，图像处理部44基于遮光像素P2的数字代码CODE来校正像素P1的数字代码CODE，从而执行暗电流校正处理。图像处理部44执行这样的预定图像处理，以输出指示已经进行了图像处理的图像的图像信号DATA。
诊断处理部45基于地址信号ADR和图像信号DATA0执行诊断处理。具体地，诊断处理部45基于包括在图像信号DATA0中的虚拟像素P3的数字代码CODE来获得线识别信息INFL，并且将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1是否正在执行期望的操作。然后，诊断处理部45输出诊断处理的结果(诊断结果RES)。
接下来，参照一些示例描述摄像装置1的实施例。
图7图示了摄像装置1的实施例E1。在该实施例E1中，摄像装置1被形成为一个半导体芯片200。像素阵列10被布置在半导体芯片200的中央附近。扫描单元20L被布置在像素阵列10的左侧，并且扫描单元20R被布置在像素阵列10的右侧。读出部30和控制器40的列扫描部43被布置在像素阵列10下方。在像素阵列10上方，形成有控制单元40A。该控制单元40A对应于控制器40的列扫描部43以外的电路。
在该构造中，控制单元40A中的地址生成部41将地址信号ADR供给到扫描单元20L和20R。扫描单元20L和20R将控制信号STG、SRST和SSEL供给到像素阵列10。控制单元40A中的电压生成部42将电压信号SVR和电源电压VDD供给到像素阵列10。像素阵列10将信号SIG供给到读出部30。读出部30将图像信号DATA0供给到控制单元40A中的图像处理部44和诊断处理部45。摄像装置1执行诊断处理。这允许摄像装置1检测例如每个电路的操作故障或诸如半导体芯片200中的各种配线的开路或短路之类的连接故障。
图8图示了摄像装置1的另一实施例E2。在该实施例E2中，摄像装置1被形成为两个半导体芯片201和202。
在该示例中，像素阵列10被形成在半导体芯片201中。即，多个像素P1、多个遮光像素P2、多个虚拟像素P3、控制线TGL、RSTL和SELL、电源线PL、电压供给线VL0及信号线SGL被形成在半导体芯片201中。此外，在半导体芯片201中设置有电极区域201A、201B和201C。电极区域201A被设置成靠近半导体芯片201的左侧，电极区域201B被设置成靠近半导体芯片201的右侧，并且电极区域201C被设置成靠近半导体芯片201的下侧。在电极区域201A中形成有多个电极，并且多个这些电极例如通过诸如芯片贯通孔(TCV：Through Chip Via)之类的通孔连接至像素阵列10中的控制线TGL、RSTL和SELL、电源线PL及电压供给线VL0。在电极区域201B中形成有多个电极，并且多个这些电极例如通过诸如TCV之类的通孔连接至像素阵列10中的控制线TGL、RSTL和SELL、电源线PL及电压供给线VL0。在电极区域201B中形成有多个电极，并且多个这些电极通过诸如TCV之类的通孔连接至例如像素阵列10中的多条信号线SGL。
在该示例中，扫描单元20L和20R、控制单元40A、列扫描部43及读出部30被形成在半导体芯片202中。控制单元40A、列扫描部43和读出部30被布置在半导体芯片202的中央附近。扫描单元20L被布置在控制单元40A、列扫描部43和读出部30的左侧，并且扫描单元20R被布置在控制单元40A、列扫描部43和读出部30的右侧。此外，在半导体芯片202中设置有电极区域202A、202B和202C。电极区域202A以与扫描单元20L相邻的方式被设置成靠近半导体芯片202的左侧，并且电极区域202B以与扫描单元20R相邻的方式被设置成靠近半导体芯片202的右侧。电极区域202C以与读出部30相邻的方式被设置成靠近半导体芯片202的下侧。在电极区域202A中形成有多个电极，并且多个这些电极通过诸如TCV之类的通孔连接至例如扫描单元20L和控制单元40A中的电压生成部42。在电极区域202B中形成有多个电极，并且多个这些电极通过诸如TCV之类的通孔连接至例如扫描单元20R和控制单元40A中的电压生成部42。在电极区域202C中形成有多个电极，并且多个这些电极通过诸如TCV之类的通孔连接至例如读出部30。
在该实施例E2中，半导体芯片201和半导体芯片202彼此接合。这将半导体芯片201的电极区域201A中的多个电极电气连接至半导体芯片202的电极区域202A中的多个电极，将半导体芯片201的电极区域201B中的多个电极电气连接至半导体芯片202的电极区域202B中的多个电极，并且将半导体芯片201的电极区域201C中的多个电极电气连接至半导体芯片202的电极区域202C中的多个电极。
在该构造中，半导体芯片202的控制单元40A中的地址生成部41将地址信号ADR供给到扫描单元20L和20R。半导体芯片202的扫描单元20L和20R通过各个电极区域201A和202A中的多个电极以及各个电极区域201B和202B中的多个电极将控制信号STG、SRST和SSEL供给到半导体芯片201的像素阵列10。半导体芯片202的控制单元40A中的电压生成部42通过各个电极区域201A和202A中的多个电极以及各个电极区域201B和202B中的多个电极将电压信号SVR和电源电压VDD供给到半导体芯片201的像素阵列10。半导体芯片201的像素阵列10通过各个电极区域201C和201C中的多个电极将信号SIG供给到半导体芯片202的读出部30。在半导体芯片202中，读出部30将图像信号DATA0供给到控制单元40A中的图像处理部44和诊断处理部45。摄像装置1执行诊断处理。这允许摄像装置1检测例如每个电路的操作故障、诸如半导体芯片201和202的各者中的各种配线的开路或短路之类的连接故障、或半导体芯片201和半导体芯片202之间的连接故障。
此外，以此方式将像素阵列10主要布置在半导体芯片201中使得可以通过使用专用于像素的半导体制造工艺来制造半导体芯片201。即，半导体芯片201不包括晶体管，而是包括像素阵列10。因此，例如，即使在1000摄氏度下执行退火处理的情况下，像素阵列10以外的电路也不会受到影响。因此，在半导体芯片201的制造中，可以引入例如高温处理作为预防白点的措施，结果，可以改善摄像装置1的特性。
这里，端子T1对应于本发明中的“第一端子”的具体示例。端子T2对应于本发明中的“第二端子”的具体示例。端子T3对应于本发明中的“第三端子”的具体示例。浮动扩散部FD对应于本发明中的“累积单元”的具体示例。晶体管TG对应于本发明中的“第一晶体管”的具体示例。晶体管RST对应于本发明中的“第二晶体管”的具体示例。晶体管AMP和SEL对应于本发明中的“输出单元”的具体示例。虚拟像素P3B的像素电路CKT对应于本发明中的“第一像素电路”的具体示例。虚拟像素P3A的像素电路CKT对应于本发明中的“第二像素电路”的具体示例。像素P1的像素电路CKT对应于本发明中的“第三像素电路”的具体示例。虚拟像素P3C的像素电路CKT对应于本发明中的“第四像素电路”的具体示例。遮光像素P2的像素电路CKT对应于本发明中的“第五像素电路”的具体示例。虚拟像素P3E的像素电路CKT对应于本发明中的“第六像素电路”的具体示例。存在于虚拟像素区域R32中的虚拟像素P3A和虚拟像素P3B的各自像素电路CKT对应于本发明中的“第七像素电路”和“第八像素电路”的具体示例。控制线TGL对应于本发明中的“第一控制线”和“第三控制线”的具体示例。控制线RSTL对应于本发明中的“第二控制线”和“第四控制线”的具体示例。电压供给线VL0对应于本发明中的“第一电压供给线”的具体示例。电源线PL对应于本发明中的“第二电压供给线”的具体示例。电压供给线VL2对应于本发明中的“第三电压供给线”的具体示例。光电二极管PD对应于本发明中的“第一受光元件”的具体示例。扫描单元20L和20R对应于本发明中的“驱动单元”的具体示例。扫描单元20L对应于本发明中的“第一驱动单元”的具体示例，并且扫描单元20R对应于本发明中的“第二驱动单元”的具体示例。诊断单元49对应于本发明中的“诊断单元”的具体示例。多个AD转换器对应于本发明中的“转换电路”的具体示例。诊断处理部45对应于本发明中的“诊断电路”的具体示例。电压生成部42对应于本发明中的“电压供给部”的具体示例。电压信号SVR对应于本发明中的“第一电压信号”的具体示例。虚拟像素区域R31对应于本发明中的“第一区域”的具体示例。普通像素区域R1对应于本发明中的“第二区域”的具体示例。虚拟像素区域R32对应于本发明中的“第三区域”的具体示例。
[操作和作用]
接下来，描述根据本实施方式的摄像装置1的操作和作用。
(整体操作的概述)
首先，参照图1描述摄像装置1的整体操作的概述。控制器40的地址生成部41确定像素阵列10中待驱动的像素线L，并生成指示与该像素线L相对应的地址的地址信号ADR。基于来自控制器40的指令，两个扫描单元20L和20R分别以像素线L为单位依次驱动像素阵列10中的像素P1、遮光像素P2和虚拟像素P3。控制器40的电压生成部42生成电压信号SVR和电源电压VDD。像素阵列10将信号SIG供给到读出部30。读出部30的AD转换器ADC基于信号SIG执行AD转换，以生成数字代码CODE。控制器40的列扫描部43确定要进行数据传输操作的AD转换器ADC，并且基于确定结果来生成控制信号SSW。读出部30的开关SW基于该控制信号SSW将从AD转换器ADC输出的数字代码CODE供给到总线配线100。以这种方式，读出部30生成图像信号DATA0。控制器40的图像处理部44对由图像信号DATA0表示的图像执行预定图像处理以生成图像信号DATA。控制器40的诊断处理部45基于地址信号ADR和图像信号DATA0执行诊断处理，并且输出诊断结果RES。
(详细操作)
在摄像装置1中，普通像素区域R1中的多个像素P1分别累积根据受光量的电荷，并且将与受光量相对应的像素电压Vpix作为信号SIG输出。下面详细地描述该操作。
图9图示了扫描普通像素区域R1中的像素P1的操作的示例。图10图示了摄像装置1的操作例。(A)图示了水平同步信号XHS的波形。(B)至(D)分别图示了控制线RSTL[0]、TGL[0]和SELL[0]中的控制信号SRST[0]、STG[0]和SSEL[0]的波形，控制线RSTL[0]、TGL[0]和SELL[0]分别对应于第0条像素线L[0]。(E)至(G)分别图示了控制线RSTL[1]、TGL[1]和SELL[1]中的控制信号SRST[1]、STG[1]和SSEL[1]的波形，控制线RSTL[1]、TGL[1]和SELL[1]分别对应于第1条像素线L[1]。(H)至(J)分别图示了控制线RSTL[2]、TGL[2]和SELL[2]中的控制信号SRST[2]、STG[2]和SSEL[2]的波形，控制线RSTL[2]、TGL[2]和SELL[2]分别对应于第2条像素线L[2]。(K)图示了电压信号SVR的波形。
如图9所示，在从时刻t0到时刻t1的时段内，摄像装置1在垂直方向上从顶部开始按顺序对普通像素区域R1中的像素P1执行累积开始驱动D1。
具体地，例如，如图10所示，在从时刻t21开始的水平时段H内，电压生成部42首先在时刻t21将电压信号SVR的电压从电压VR改变为电源电压VDD(图10的(K))。接下来，扫描单元20L和20R在时刻t22将控制信号SRST[0]的电压从低电平改变为高电平(图10的(B))，并且在时刻t23将控制信号STG[0]的电压从低电平改变为高电平(图10的(C))。这使属于第0条像素线L[0]的像素P1中的晶体管TG和RST都导通，并且将浮动扩散部FD的电压和光电二极管PD的阴极的电压设定为电源电压VDD。然后，扫描单元20L和20R在时刻t24将控制信号STG[0]的电压从高电平改变为低电平(图10的(C))。这使该像素P1中的晶体管TG截止，并且使得光电二极管PD累积根据受光量的电荷。以这种方式，在该像素P1中开始累积时段T10。接下来，电压生成部42在时刻t25将电压信号SVR的电压从电源电压VDD改变为电压VR(图10的(K))，并且扫描单元20L和20R在时刻t26将控制信号SRST[0]的电压从高电平改变为低电平(图10的(B))。这使该像素P1中的晶体管RST截止。
在从该时刻t21开始的水平时段H内，类似于属于该像素线L[0]的像素P1，驱动属于第0条像素线L[0]的遮光像素P2和虚拟像素P3。即，属于像素线L[0]的像素P1、遮光像素P2和虚拟像素P3连接至相同的控制线TGL、相同的控制线RSTL和相同的控制线SELL，因此类似地被驱动。
在从时刻t23到时刻24的时段内，在属于该像素线L[0]的遮光像素P2中，晶体管TG和RST都导通，并且浮动扩散部FD的电压和光电二极管PD的阴极的电压被设定为电源电压VDD。然后，在时刻t24，晶体管TG截止，并且光电二极管PD开始累积电荷。在该遮光像素P2中，光被遮挡而不能进入光电二极管PD，因此光电二极管PD开始累积由暗电流引起的电荷。
此外，属于该像素线L[0]的虚拟像素P3不包括光电二极管PD，因此虚拟像素P3的操作与像素P1和遮光像素P2的操作略有不同。在虚拟像素P3A中，如图3A所示，晶体管TG的源极连接至电源线PL。因此，当在从时刻t23到时刻t24的时段内晶体管TG和RST都导通时，浮动扩散部FD的电压被设定为电源电压VDD。此外，在虚拟像素P3B中，如图3B所示，晶体管TG的源极连接至电压供给线VL0。因此，当晶体管TG和RST都导通时，浮动扩散部FD的电压被设定为电源电压VDD。即，如图10的(K)所示，在从时刻t23到时刻t24的时段内，电压供给线VL0中的电压信号SVR的电压被设定为电源电压VDD，因此可以在减小大电流从电源线PL流向电压供给线VL0的可能性的同时将浮动扩散部FD的电压设定为电源电压VDD。
类似地，在从时刻t27开始的水平时段H内，属于第1条像素线L[1]的像素P1开始累积根据受光量的电荷。在从时刻t28开始的水平时段H内，属于第2条像素线L[2]的像素P1开始根据受光量累积电荷。
摄像装置1以这种方式执行累积开始驱动D1，以依次使像素P1开始累积电荷。然后，在各个像素P1中，在执行读出驱动D2之前，在累积时段T10内累积电荷。
然后，如图9所示，在从时刻t10到时刻t11的时段内，摄像装置1在垂直方向上从顶部开始按顺序对普通像素区域R1中的像素P1执行读出驱动D2。
具体地，例如，如图10所示，在从时刻t31开始的水平时段H内，电压生成部42首先在时刻t31将电压信号SVR的电压从电压VR改变为电源电压VDD(图10的(K))。接下来，扫描单元20L和20R然后在时刻t32将控制信号SSEL[0]的电压从低电平改变为高电平(图10的(D))。这使属于第0条像素线L[0]的像素P1中的晶体管SEL导通，并且将该像素P1电气连接至读出部30。接下来，扫描单元20L和20R在从时刻t33到时刻t34的时段内将控制信号SRST[0]的电压设定为高电平(图10的(B))。因此，在该像素P1中，晶体管RST导通。浮动扩散部FD供给有电源电压VDD，并且浮动扩散部FD的电压被复位(复位操作)。然后，在该时刻t34之后的P相时段TP内，该像素P1将复位电压Vreset作为信号SIG输出。复位电压Vreset对应于P相时段TP内的浮动扩散部FD的电压。此外，电压生成部42将电压信号SVR的电压从电源电压VDD改变为电压VR(图10的(K))。接下来，扫描单元20L和20R从时刻t35到时刻t36将控制信号STG[0]的电压设定为高电平(图10的(C))。因此，在该像素P1中，晶体管TG导通。在光电二极管PD中生成的电荷被传输到浮动扩散部FD(电荷传输操作)。以这种方式，在该像素P1中累积时段T10结束。然后，在该时刻t36之后的D相时段TD内，该像素P1将像素电压Vpix作为信号SIG输出。像素电压Vpix对应于P相时段TP内的浮动扩散部FD的电压。之后，扫描单元20L和20R接着将控制信号SSEL[0]的电压从高电平改变为低电平(图10的(D))。因此，在该像素P1中，晶体管SEL截止。像素P1与读出部30电气断开。读出部30基于该信号SIG(复位电压Vreset和像素电压Vpix)执行AD转换，从而生成数字代码CODE。
在从该时刻t31开始的水平时段H内，与属于该像素线L[0]的像素P1类似地驱动属于第0条像素线L[0]的遮光像素P2和虚拟像素P3。
属于该像素线L[0]的遮光像素P2在P相时段TP内将复位电压Vreset作为信号SIG输出，并且在D相时段TD内将像素电压Vpix作为信号SIG输出。在该遮光像素P2中，光被遮挡而不能进入光电二极管PD，因此该像素电压Vpix是与暗电流相对应的电压。
此外，属于该像素线L[0]的虚拟像素P3不包括光电二极管PD，因此虚拟像素P3的操作与像素P1和遮光像素P2的操作略有不同。如图3A所示，虚拟像素P3A的晶体管TG的源极连接至电源线PL。因此，虚拟像素P3A在P相时段TP内将复位电压Vreset作为信号SIG输出，并且在D相时段TD内将与电源电压VDD相对应的电压作为信号SIG输出。此外，如图3B所示，虚拟像素P3B的晶体管TG的源极连接至电压供给线VL0。因此，虚拟像素P3B在P相时段TP内将复位电压Vreset作为信号SIG输出，并且在D相时段TD内将与电压VR相对应的电压作为信号SIG输出。
类似地，在从时刻t37开始的水平时段H内，属于第1条像素线L[1]的像素P1输出信号SIG，并且读出部30基于该信号SIG执行AD转换，从而生成数字代码CODE。此外，在从时刻t38开始的水平时段H内，属于第2条像素线L[2]的像素P1输出信号SIG，并且读出部30基于该信号SIG执行AD转换，从而生成数字代码CODE。
以这种方式，摄像装置1执行读出驱动D2，从而基于从像素P1输出的信号SIG(复位电压Vreset和像素电压Vpix)依次执行AD转换，以生成数字代码CODE。
摄像装置1重复这样的累积开始驱动D1和读出驱动D2。具体地，如图9所示，摄像装置1在从时刻t2到时刻t3的时段内执行累积开始驱动D1，并且在从时刻t12到时刻t13的时段内执行读出驱动D2。此外，摄像装置1在从时刻t4到时刻t5的时段内执行累积开始驱动D1，并且在从时刻t14到时刻t15的时段内执行读出驱动D2。
接下来，详细地描述读出驱动D2。
图11图示了受关注的像素P1中的读出驱动D2的操作例。(A)图示了水平同步信号XHS的波形。(B)图示了控制信号SRST的波形。(C)图示了控制信号STG的波形。(D)图示了控制信号SSEL的波形。(E)图示了参考信号REF的波形。(F)图示了信号SIG的波形。(G)图示了从AD转换器ADC的比较器36输出的信号CMP的波形。(H)图示了时钟信号CLK的波形。(I)图示了AD转换器ADC的计数器37的计数值CNT。这里，在图11(E)和(F)中，各个信号的波形被绘制在相同的电压轴上。图11(E)中的参考信号REF表示在比较器36的正输入端子处的波形，并且图11(F)中的信号SIG表示在比较器36的负输入端子处的波形。
在摄像装置1中，首先，在某一水平时段(H)内，扫描单元20L和20R中的各者对像素P1执行复位操作，并且在随后的P相时段TP内，AD转换器ADC基于从像素P1输出的复位电压Vreset执行AD转换。然后，扫描单元20L和20R中的各者对像素P1执行电荷传输操作，并且在D相时段TD内，AD转换器ADC基于从像素P1输出的像素电压Vpix执行AD转换。下面详细地描述该操作。
首先，水平时段H在时刻t41开始，然后扫描单元20L和20R中的各者在时刻t42将控制信号SSEL的电压从低电平改变为高电平(图11(D))。这使像素P1中的晶体管SEL导通。像素P1电气连接至信号线SGL。
接下来，在时刻t43，扫描单元20L和20R中的各者将控制信号SRST的电压从低电平改变为高电平(图11(B))。这使像素P1中的晶体管RST导通，并且将浮动扩散部FD的电压设定为电源电压VDD(复位操作)。此外，在从时刻t43到时刻t45的时段内，比较器36执行调零，这使得正输入端子和负输入端子连接。
接下来，在时刻t44，扫描单元20L和20R中的各者将控制信号SRST的电压从高电平改变为低电平(图11(B))。这使像素P1中的晶体管RST截止。然后，从该时刻t44起，像素P1输出与此时的浮动扩散部FD的电压相对应的电压(复位电压Vreset)(图11(F))。
接下来，在时刻t45，比较器36终止调零，并且使正输入端子和负输入端子电气断开。然后，在该时刻t45，参考信号发生器32将参考信号REF的电压改变为电压V1(图11(E))。
接下来，在从时刻t46到时刻t48的时段(P相时段TP)内，读出部30基于复位电压Vreset执行AD转换。具体地，首先，在时刻t46，读出控制器31开始生成时钟信号CLK(图11(H))。与此同时，参考信号发生器32开始使参考信号REF的电压以预定的变化率从电压V1降低(图11(E))。因此，AD转换器ADC的计数器37开始计数操作，进而顺序地改变计数值CNT(图11(I))
然后，在时刻t47，参考信号REF的电压下降到信号SIG的电压(复位Vreset)以下(图11(E)和(F))。因此，AD转换器ADC的比较器36将信号CMP的电压从高电平改变为低电平(图11(G))。结果，计数器37停止计数操作(图11(I))。
接下来，在时刻t48，读出控制器31在P相时段TP结束时停止生成时钟信号CLK(图11(H))。与此同时，参考信号发生器32停止改变参考信号REF的电压，并且在随后的时刻t49，将参考信号REF的电压改变为电压V2(图11(E))。因此，参考信号REF的电压超过信号SIG的电压(复位电压Vreset)(图11(E)和(F))，因此，AD转换器ADC的比较器36将信号CMP的电压从低电平改变为高电平(图11(G))。
接下来，在时刻t50，AD转换器ADC的计数器37基于控制信号CC使计数值CNT的极性反转(图11(I))。
接下来，在时刻t51，扫描单元20L和20R中的各者将控制信号STG的电压从低电平改变为高电平(图11(C))。这使该像素P1中的晶体管TG导通。结果，在光电二极管PD中生成的电荷被传输到浮动扩散部FD(电荷传输操作)。因此，信号SIG的电压降低(图11(F))。
然后，在时刻t52，扫描单元20L和20R中的各者将控制信号STG的电压从高电平改变为低电平(图11(C))。这使像素P1中的晶体管TG截止。然后，从该时刻t52起，像素P1输出与此时的浮动扩散部FD的电压相对应的电压(像素电压Vpix)(图11(F))。
接下来，在从时刻t53到时刻t55的时段(D相时段TD)内，读出部30基于像素电压Vpix执行AD转换。具体地，首先，在时刻t53，读出控制器31开始生成时钟信号CLK(图11(H))。与此同时，参考信号发生器32开始使参考信号REF的电压以预定的变化率从电压V2降低(图11(E))。因此，AD转换器ADC的计数器37开始计数操作，进而顺序地依次改变计数值CNT(图11(I))。
然后，在时刻t54，参考信号REF的电压下降到信号SIG的电压(像素电压Vpix)以下(图11(E)和(F))。因此，AD转换器ADC的比较器36将信号CMP的电压从高电平改变为低电平(图11(G))。结果，计数器37停止计数操作(图11(I))。以这种方式，AD转换器ADC获得与像素电压Vpix和复位电压Vreset之间的差相对应的计数值CNT。然后，AD转换器ADC的锁存器38在保持计数值CNT作为数字代码CODE的同时输出该计数值CNT。
接下来，在时刻t55，读出控制器31在D相时段TD结束时停止生成时钟信号CLK(图11(H))。与此同时，参考信号发生器32停止改变参考信号REF的电压，并且在随后的时刻t56将参考信号REF的电压改变为电压V3(图11E))。因此，参考信号REF的电压超过信号SIG的电压(像素电压Vpix)(图11(E)和(F))，因此，AD转换器ADC的比较器36将信号CMP的电压从低电平改变为高电平(图11(G))。
接下来，在时刻t57，扫描单元20L和20R中的各者将控制信号SSEL的电压从高电平改变为低电平(图11(D))。这使像素P1中的晶体管SEL截止，并且使像素P1与信号线SGL电气断开。
然后，在时刻t58，AD转换器ADC的计数器37基于控制信号CC将计数值CNT复位为“0”(图11(I))。
如上所述，在摄像装置1中，基于P相时段TP内的复位电压Vreset执行计数操作，并且在使计数值CTN的极性反转之后，基于D相时段TD内的像素电压Vpix执行计数操作。这允许摄像装置1获取与像素电压Vpix和复位电压Vreset之间的电压差相对应的数字代码CODE。在摄像装置1中，执行这样的相关双采样，因此可以去除包括在像素电压Vpix中的噪声分量。结果，可以提高拍摄图像的图像质量。
读出部30通过总线配线100将从多个AD转换器ADC输出的数字代码CODE作为图像信号DATA0供给到控制器40的图像处理部44。接下来，详细地描述该数据传输操作。
图12示意性地图示了读出部30的数据传输操作的示例。在图12中，粗线表示针对多个位的总线配线。在图12中，例如，AD转换器ADC中的“0”表示第0个AD转换器ADC[0]，并且“1”表示第1个AD转换器ADC[1]。
列扫描部43生成控制信号SSW，以使得读出部30的多个AD转换器ADC依次执行数据传输操作。对于控制信号SSW的各个位，例如，将控制信号SSW[0]、控制信号SSW[1]、控制信号SSW[2]、……按此顺序变为有效。这首先将第0个AD转换器ADC[0]的数字代码CODE供给到读出部30中的总线配线100，然后将第1个AD转换器ADC[1]的数字代码CODE供给到总线配线100。接下来，将第2个AD转换器ADC[2]的数字代码CODE供给到总线配线100。以这种方式，数字代码CODE作为图像信号DATA0从左侧的AD转换器ADC按顺序(按传输顺序F)被传输到控制器40。
(关于诊断处理)
接下来，详细地描述摄像装置1的诊断处理。
图13示意性地图示了摄像装置1的诊断处理的整体操作例。该诊断处理与使用普通像素区域R1中的像素P1的普通摄像操作并行地执行。诊断单元49包括读出部30和诊断处理部45。
控制器40的地址生成部41首先确定像素阵列10中待驱动的像素线L，并且生成指示与该像素线L相对应的地址的地址信号ADR。然后，地址生成部41将该地址信号ADR供给到扫描单元20L和20R。
两个扫描单元20L和20R基于来自控制器40的指令驱动属于与由地址信号ADR指示的地址相对应的像素线L的像素P1、遮光像素P2和虚拟像素P3。
像素阵列10的虚拟像素区域R31中的11个虚拟像素P3和虚拟像素区域R32中的11个虚拟像素P3分别生成信号SIG，并将所生成的信号SIG供给到读出部30。读出部30的AD转换器ADC基于这些信号SIG生成相应的数字代码CODE。
虚拟像素区域R31和R32中的每个虚拟像素P3是虚拟像素P3A(图3A)或虚拟像素P3B(图3B)。如图3A所示，虚拟像素P3A的晶体管TG的源极连接至电源线PL。因此，虚拟像素P3A在P相时段TP内将复位电压Vreset作为信号SIG输出，并且在D相时段TD内将与电源电压VDD相对应的电压作为信号SIG输出。此外，如图3B所示，虚拟像素P3B的晶体管TG的源极连接至电压供给线VL0。因此，虚拟像素P3B在P相时段TP内将复位电压Vreset作为信号SIG输出，并且在D相时段TD内将与电压VR相对应的电压作为信号SIG输出。读出部30的AD转换器ADC基于这些信号SIG生成相应的数字代码CODE。
图14图示了虚拟像素P3A和P3B中的信号SIG和数字代码CODE之间的关系。虚拟像素P3A在D相时段TD内将与电源电压VDD相对应的电压作为信号SIG输出。这使得由AD转换器ADC转换的数字代码CODE成为接近零码的代码。此外，虚拟像素P3B在D相时段TD内将与电压VR相对应的电压作为信号SIG输出。在该示例中，这使得由AD转换器ADC转换的数字代码CODE成为接近全码的代码。
以这种方式，读出部30的多个AD转换器ADC分别生成数字代码CODE。控制器40的列扫描部43生成控制信号SSW，以使读出部30的多个AD转换器ADC依次执行数据传输操作。这使得读出部30将图像信号DATA0供给到控制器40。图像信号DATA0包括虚拟像素区域R31中的11个虚拟像素P3的11个数字码CODE和虚拟像素区域R32中的11个虚拟像素P3的11个数字码CODE。
控制器40的诊断处理部45基于包括在图像信号DATA0中的虚拟像素P3的数字代码CODE来获得线识别信息INFL，并且将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1是否正在执行期望的操作。
具体地，诊断处理部45首先使用设定在零码和全码之间的阈值TH来对虚拟像素区域R31中的11个虚拟像素P3的11个数字代码CODE中的各者执行二值化处理。如图14所示，虚拟像素P3A的数字代码CODE是接近零码的代码，因此具有“0”，而虚拟像素P3B的数字代码CODE是接近全码的代码，因此具有“1”。这使得诊断处理部45获得11位的二进制数。该11位的二进制数是图5所示的线识别信息INFL。然后，诊断处理部45将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1是否正在执行期望的操作。
这同样适用于虚拟像素区域R32。即，诊断处理部45首先对虚拟像素区域R32中的11个虚拟像素P3的11个数字代码CODE中的各者执行二值化处理，从而获得线识别信息INFL。然后，诊断处理部45将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1是否正在执行期望的操作。例如，在地址信号ADR指示第0条像素线L[0]的情况下，由地址信号ADR指示的地址是“00000000000”。在地址信号ADR指示第1条像素线L[1]的情况下，由地址信号ADR指示的地址是“00000000001”。在地址信号ADR指示第2条像素线L[2]的情况下，由地址信号ADR指示的地址是“00000000010”。
例如，在从虚拟像素区域R31的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址彼此匹配并且从虚拟像素区域R32的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址彼此匹配的情况下，诊断处理部45确定摄像装置1正在执行期望的操作。
此外，例如，在从虚拟像素区域R31的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址彼此不匹配的情况下，或者在从虚拟像素区域R32的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址彼此不匹配的情况下，诊断处理部45确定摄像装置1有故障。
例如，从虚拟像素区域R31的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址之间的不匹配可能是由于地址生成部41和扫描单元20L之间的连接故障、扫描单元20L的故障、扫描单元20L和虚拟像素区域R31中的虚拟像素P3之间的连接故障、虚拟像素区域R31中的虚拟像素P3的故障、虚拟像素区域R31中的虚拟像素P3和AD转换器ADC之间的连接故障或AD转换器ADC的故障等引起的。
此外，例如，从虚拟像素区域R32的数字代码CODE获取的线识别信息INFL和由地址信号ADR指示的地址之间的不匹配可能是由于地址生成部41和扫描单元20R之间的连接故障、扫描单元20R的故障、扫描单元20R和虚拟像素区域R32中的虚拟像素P3之间的连接故障、虚拟像素区域R32中的虚拟像素P3的故障、虚拟像素区域R32中的虚拟像素P3和AD转换器ADC之间的连接故障或AD转换器ADC的故障等引起的。
诊断处理部45以这种方式执行诊断处理。然后，诊断处理部45将诊断处理的结果作为诊断结果RES输出。
如上所述，摄像装置1设置有虚拟像素区域R31和R32。在每条像素线L中，虚拟像素区域R31设置有多个(在该示例中为11个)虚拟像素P3，并且虚拟像素区域R32设置有多个(在该示例中为11个)虚拟像素P3。这些虚拟像素P3包括如下的虚拟像素P3A(图3A)或虚拟像素P3B(图3B)：其各自晶体管TG的源极具有不同的连接目的地。这允许摄像装置1通过使用虚拟像素P3的配置如所谓的掩模型只读存储器(ROM：Read Only Memory)般固定和设定关于每条像素线L的信息。在该示例中，虚拟像素P3的配置用于设定用以识别像素线L的线识别信息INFL。因此，执行自我诊断使得可以检测地址控制的故障和像素控制的故障。
特别地，如图5所示，摄像装置1具有11个虚拟像素P3，这些虚拟像素P3以与由二进制数表示的像素线L的基数相对应的布置方式被布置。这使得可以简化用于将线识别信息INFL与由地址信号ADR指示的地址进行比较的电路的构造。
此外，摄像装置1在普通像素区域R1的左右两侧分别设置有两个虚拟像素区域R31和R32。与使用普通像素区域R1中的像素P1的普通摄像操作并行地执行诊断处理。例如，这使得可以及时地检测出故障。即，例如，在消隐时段T20内执行诊断处理的情况下，消隐时段T20较短。因此，难以在一个消隐时段T20内对全部的像素线L执行诊断处理。因此，通过使用多个消隐时段T20对全部的像素线L执行诊断处理。然而，在这种情况下，当发生故障时，可能无法及时地检测出故障。相比之下，摄像装置1在执行普通摄像操作的同时对全部的像素线L执行诊断处理。这允许摄像装置1在1帧周期内对全部的像素线L执行诊断处理。结果，摄像装置1能够及时地检测出故障。
[效果]
如上所述，在本实施方式中，设置有虚拟像素区域。在每条像素线L中，虚拟像素区域设置有多个虚拟像素。多个这些虚拟像素包括如下两种类型的像素：其各自晶体管TG的源极具有不同的连接目的地。因此，执行自我诊断使得可以检测摄像装置的故障。
在本实施方式中，摄像装置1在普通像素区域的左右两侧分别设置有两个虚拟像素区域。与使用普通像素区域中的像素的普通摄像操作并行地执行诊断处理。例如，这使得可以及时地检测出故障。
[变形例1-1]
在上述实施方式中，虽然设置有两个扫描单元20L和20R，但这不是限制性的。取而代之，有如图15所示的摄像装置1B，可以设置一个扫描单元。该摄像装置1B包括一个扫描单元20L、像素阵列10B、读出部30B和控制器40B。即，通过从根据上述实施方式的摄像装置1(图1)中移除扫描单元20R并且用像素阵列10B、读出部30B和控制器40B分别替换像素阵列10、读出部30和控制器40来获得摄像装置1B。
通过从根据上述实施方式的像素阵列10(图1)中移除虚拟像素区域R31来获得像素阵列10B。读出部30B基于通过信号线SGL从像素阵列10B供给的信号SIG执行AD转换，从而生成图像信号DATA0。控制器40B向扫描单元20L和读出部30B供给控制信号以控制摄像装置1B的操作。控制器40B包括列扫描部43B和诊断处理部45B。列扫描部43B确定读出部30B中的要进行数据传输操作的AD转换器ADC，并且基于确定结果来生成控制信号SSW。诊断处理部45B对虚拟像素区域R32中的11个虚拟像素P3的11个数字代码CODE中的各者执行二值化处理，从而获得线识别信息INFL。诊断处理部45B将由地址信号ADR指示的地址与该线识别信息INFL进行比较，从而诊断摄像装置1是否正在执行期望的操作。
在摄像装置1B中，扫描单元20L基于来自控制器40B的指令驱动属于与由地址信号ADR指示的地址相对应的像素线L的像素P1、遮光像素P2和虚拟像素P3。像素阵列10B的虚拟像素区域R32中的11个虚拟像素P3分别生成信号SIG，并且将所生成的信号SIG供给到读出部30B。扫描单元20L被布置在像素阵列10B的左侧，并且虚拟像素区域R32被设置在像素阵列10B的右端。即，摄像装置1B在像素阵列10B中的距扫描单元20L最远的位置处设置有虚拟像素区域R32，因此，执行诊断处理使得可以诊断扫描单元20L的驱动部23L的驱动性能。此外，以这种方式摄像装置1B在距扫描单元20L最远的位置处设置有虚拟像素区域R32，从而使得甚至可以诊断在遮光像素区域R21、普通像素区域R1和遮光像素区域R22中控制线TGL、RSTL和SELL与电源线PL的断开。
[变形例1-2]
在上述实施方式中，虽然虚拟像素P3包括2种虚拟像素P3A和P3B中的任何一种，但这不是限制性的。取而代之，例如，可以包括3种以上虚拟像素中的任何一种。下面详细地描述摄像装置1C。摄像装置1C的虚拟像素P3包括4种虚拟像素P3C、P3D、P3E和P3F。
类似于根据上述实施方式的摄像装置1，摄像装置1C包括像素阵列10C、读出部30C和控制器40C。
像素阵列10C包括多个虚拟像素P3(虚拟像素P3C、P3D、P3E和P3F)。多个虚拟像素P3被布置在虚拟像素区域R31和R32中。
图16A至图16D分别图示了虚拟像素区域R31和R32的各者中的虚拟像素P3的构造例。图16A图示了虚拟像素P3C的示例。图16B图示了虚拟像素P3D的示例。图16C图示了虚拟像素P3E的示例。图16D图示了虚拟像素P3F的示例。像素阵列10C在虚拟像素区域R31和R32中包括多条电压供给线VL1至VL3。(下面描述的)电压生成部42C将单个电压信号SVR1施加到多条电压供给线VL1。该电压信号SVR1是在预定电压VR1和电源电压VDD之间变化的信号。在D相时段TD内，电压信号SVR1被设定为电压VR1。电压生成部42C将单个电压信号SVR2施加到多条电压供给线VL2。该电压信号SVR2是在预定电压VR2和电源电压VDD之间变化的信号。在D相时段TD内，电压信号SVR2被设定为电压VR2。电压生成部42C将单个电压信号SVR3施加到多条电压供给线VL3。该电压信号SVR3是在预定电压VR3和电源电压VDD之间变化的信号。在D相时段TD内，电压信号SVR3被设定为电压VR3。电压VR1是低于电源电压VDD的电压。电压VR2是低于电压VR1的电压。电压VR3是低于电压VR2的电压。
虚拟像素P3(虚拟像素P3C至P3F)分别包括像素电路CKT。虚拟像素P3C至P3E的各自晶体管TG的源极具有不同的连接目的地。具体地，如图16A所示，虚拟像素P3C的晶体管TG的源极连接至电源线PL。如图16B所示，虚拟像素P3D的晶体管TG的源极连接至电压供给线VL1。如图16C所示，虚拟像素P3E的晶体管TG的源极连接至电压供给线VL2。如图16D所示，虚拟像素P3F的晶体管TG的源极连接至电压供给线VL3。
虚拟像素P3C的晶体管TG的源极连接至电源线PL，因此，在D相时段TD内浮动扩散部FD的电压为电源电压VDD。这使得虚拟像素P3C在D相时段TD内将与电源电压VDD相对应的电压作为信号SIG输出。此外，虚拟像素P3D的晶体管TG的源极连接至电压供给线VL1。施加到该电压供给线VL1的电压信号SVR1的电压在D相时段TD内被设定为电压VR1，因此，D相时段TD内的浮动扩散部FD的电压是电压VR1。这使得虚拟像素P3D在D相时段TD内将与电压VR1相对应的电压作为信号SIG输出。类似地，虚拟像素P3E的晶体管TG的源极连接至电压供给线VL2。因此，虚拟像素P3E在D相时段TD内将与电压VR2相对应的电压作为信号SIG输出。此外，虚拟像素P3F的晶体管TG的源极连接至电压供给线VL3。因此，虚拟像素P3F在D相时段TD内将与电压VR3相对应的电压作为信号SIG输出。
在该示例中，1条像素线L在虚拟像素区域R31中包括6个虚拟像素P3(虚拟像素P3[5]至P3[0])。这些虚拟像素P3[5]至P3[0]中的各者是虚拟像素P3C(图16A)、虚拟像素P3D(图16B)、虚拟像素P3E(图16C)和虚拟像素P3F(图16D)中的任何一者。
图17图示了虚拟像素区域R31中的虚拟像素P3C至P3F的布置。在图17中，“00”表示虚拟像素P3C，“01”表示虚拟像素P3D，“10”表示虚拟像素P3E，并且“11”表示虚拟像素P3F。例如，第0条像素线L[0]具有“00”、“00”、“00”、“00”、“00”和“00”作为虚拟像素P3的布置。即，6个虚拟像素P3[5]至P3[0]全部是虚拟像素P3C。第1条像素线L[1]具有“00”、“00”、“00”、“00”、“00”和“01”作为虚拟像素P3的布置。即，虚拟像素P3[0]是虚拟像素P3D，其他虚拟像素P3[5]至P3[1]是虚拟像素P3C。第2条像素线L[2]具有“00”、“00”、“00”、“00”、“00”和“10”作为虚拟像素P3的布置。即，虚拟像素P3[0]是虚拟像素P3E，其他虚拟像素P3[5]至P3[1]是虚拟像素P3C。第3条像素线L[3]具有“00”、“00”、“00”、“00”、“00”和“11”作为虚拟像素P3的布置。即，虚拟像素P3[0]是虚拟像素P3F，其他虚拟像素P3[5]至P3[1]是虚拟像素P3C。第4条像素线L[4]具有“00”、“00”、“00”、“00”、“01”和“00”作为虚拟像素P3的布置。即，虚拟像素P3[1]是虚拟像素P3D，其他虚拟像素P3[5]至P3[2]和P3[0]是虚拟像素P3C。6个虚拟像素P3的布置用作用以识别像素线L的线识别信息INFL。虚拟像素区域R32中的虚拟像素P3的布置与虚拟像素区域R31中的虚拟像素P3的布置(图17)相同。
读出部30C的AD转换器ADC基于从像素阵列10C供给的信号SIG来生成相应的数字代码CODE。然后，读出部30C将虚拟像素区域R31中的6个虚拟像素P3的6个数字代码CODE和虚拟像素区域R32中的6个虚拟像素P3的6个数字代码CODE作为图像信号DATA0供给到控制器40C。
控制器40C的诊断处理部45C基于包括在图像信号DATA0中的虚拟像素P3的数字代码CODE来获得线识别信息INFL，并且将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1C是否正在执行期望的操作。
图18图示了虚拟像素P3C至P3F中的信号SIG和数字代码CODE之间的关系。基于虚拟像素区域R31中的6个虚拟像素P3的6个数字代码CODE，诊断处理部45C首先通过使用3个阈值TH1至TH3来执行到四个代码“00”、“01”、“10”和“11”的转换，这3个阈值TH1至TH3各者被设定在零码和全码之间。虚拟像素P3C的数字代码CODE被转换为代码“00”，虚拟像素P3D的数字代码CODE被转换为代码“01”，虚拟像素P3E的数字代码CODE被转换为代码“10”，并且虚拟像素P3F的数字代码CODE被转换为代码“11”。这使得诊断处理部45C获得图17所示的线识别信息INFL。然后，诊断处理部45C将由地址信号ADR指示的地址与该线识别信息INFL进行比较，以诊断摄像装置1C是否正在执行期望的操作。这同样适用于虚拟像素区域R32。
[变形例1-3]
在上述实施方式中，虽然由虚拟像素P3的布置指示的信息包括线识别信息INFL，但这不是限制性的。例如，如图19所示，还可以包括其他信息。在该示例中，除了线识别信息INFL之外，由虚拟像素P3的布置指示的信息还包括2位的线属性信息INFP。2位的线属性信息INFP指示每条像素线L的属性。该线属性信息INFP可以是例如关于像素线L的滤色器的信息。此外，例如，在像素线L之间的像素尺寸不同的情况下，线属性信息INFP可以是关于像素尺寸的信息。此外，例如，在像素线L之间的累积时段T10的长度不同的情况下，线属性信息INFP可以是关于累积时段T10的长度的信息。诊断处理部45可以基于数字代码CODE获得该线属性信息INFP，并且输出该线属性信息INFP。
[变形例1-4]
如实施例E2(图8)，摄像装置1包括两个彼此接合的半导体芯片201和202。例如，在半导体芯片201的表面上形成有铜(Cu)配线，并且在半导体芯片202的表面上形成有铜配线。这些铜配线可以通过所谓的Cu-Cu接合而接合在一起。下面详细地描述该构造。
图20图示了根据本变形例的摄像装置431的构造例。摄像装置431包括通过将第一半导体芯片426和第二半导体芯片428接合在一起而获得的堆叠型半导体芯片432。像素阵列434被形成在第一半导体芯片426中。逻辑电路455被形成在第二半导体芯片428中。第一半导体芯片426对应于半导体芯片201，并且第二半导体芯片428对应于半导体芯片202。
在第一半导体芯片426中，半导体阱430被形成在薄化的半导体基板433上，并且像素阵列434被形成在与该半导体阱430相对应的区域中。在该像素阵列434中，多个像素被二维布置着。多个像素包括光电二极管PD以及多个像素晶体管Tr1和Tr2。光电二极管PD被形成在与像素阵列434中的有效像素阵列442和光学黑色区域441相对应的区域中。此外，多个MOS晶体管被形成在半导体基板433上。多个MOS晶体管被包括在用于控制像素阵列434的控制电路(未图示)中。多层配线层437被形成在半导体基板433的前表面433a侧。多层配线层437包括第一至第四金属配线层M1至M4的配线435(配线435a至435d)和第五金属配线层M5的连接配线436，并且层间绝缘膜453插入在配线435和连接配线436之间。配线435和连接配线436是通过双镶嵌法形成的铜(Cu)配线。遮光膜439被形成在半导体基板433的后表面侧的包括光学黑色区域441的区域中，并且绝缘膜438插入在遮光膜439和半导体基板433的后表面侧之间。然后，平坦化膜443被形成在上方的整个区域上，并且滤色器444和透镜阵列445被形成在该平坦化膜443上的与有效像素阵列442相对应的区域中。
在第一半导体芯片426的多层配线层437中，像素晶体管和配线435通过导电通孔452彼此接合。类似地，在上下方向上彼此相邻的两条配线435通过导电通孔452彼此接合。在多层配线层437中，第五金属配线层M5的连接配线436进一步被形成在与第二半导体芯片428的接合表面440上。连接配线436通过导电通孔452连接至第四金属配线层M4的配线435d1。
在第二半导体芯片428中，半导体阱450被形成在第二半导体基板454上，并且用作外围电路的逻辑电路455被形成在与该半导体阱450相对应的区域中。逻辑电路455包括多个具有CMOS晶体管的MOS晶体管Tr11至Tr14。多层配线层459被形成在第二半导体基板454的前表面侧。多层配线层459包括第一至第三金属配线层M11至M13的配线457(配线457a至457c)和第四金属配线层M14的连接配线458，并且层间绝缘膜456插入在配线457和连接配线458之间。配线457和连接配线458是通过双镶嵌法形成的铜(Cu)配线。
在第二半导体芯片428的多层配线层459中，MOS晶体管Tr11至Tr14和配线457通过导电通孔464彼此接合。在上下方向上彼此相邻的两条配线457通过导电通孔464彼此接合。在多层配线层459中，第四金属配线层M14的连接配线458进一步被形成在与第一半导体芯片426的接合表面440上。连接配线458通过导电通孔464连接至第三金属配线层M13的配线457c。
第一半导体芯片426和第二半导体芯片428接合在一起，以使得多层配线层437和多层配线层459彼此面对。连接配线436和连接配线458通过隔着接合表面440直接接合在一起而电气连接。作为铜(Cu)配线的连接配线436和458通过热扩散接合而接合在一起。此外，可以在多层配线层437和多层配线层459的相应表面上形成绝缘薄膜(未图示)，以通过等离子体接合等将连接配线436和458接合在一起。作为铜(Cu)配线的这些连接配线436和458的直接接合是Cu-Cu接合。
[变形例1-5]
虽然如实施例E2(图8)，摄像装置1包括彼此接合的两个半导体芯片201和202，但这不是限制性的。摄像装置1可以包括三个堆叠的半导体芯片(第一半导体芯片501、第二半导体芯片502和第三半导体芯片503)。
例如，第一半导体芯片501可以对应于半导体芯片201，并且第三半导体芯片503可以对应于半导体芯片202。例如，可以在第二半导体芯片502中形成动态随机存取存储器(DRAM：Dynamic Random Access Memory)。DRAM存储拍摄的图像(图像信号DATA)。在这种情况下，从第一半导体芯片501的像素阵列511输出的信号SIG被直接供给到第三半导体芯片503的AD转换器。因此，例如，如图21所示，例如可以将诸如硅贯通孔(TSV：Through SiliconVia)之类的贯通电极512用于该连接。贯通电极512连接至第一半导体芯片501的触点，并且连接至第三半导体芯片503的铝焊盘。
此外，例如，可以在第二半导体芯片502中形成包括在AD转换器中的比较器，并且可以在第三半导体芯片503中形成包括在AD转换器中的计数器。在这种情况下，在这种情况下，从第一半导体芯片501的像素阵列511输出的信号SIG被供给到第二半导体芯片502的比较器，并且比较器的输出信号被供给到第三半导体芯片403的计数器。因此，如图22所示，可以将诸如TSV之类的贯通电极512a用于第一半导体芯片501和第二半导体芯片502之间的连接。类似地，可以将诸如TSV之类的贯通电极512c用于第二半导体芯片502和第三半导体芯片503之间的连接。
[变形例1-6]
晶圆级芯片尺寸封装(WCSP：Waferlevel Chip Size Package)可以应用于根据本实施方式的摄像装置1。下面详细地描述本变形例。
图23示意性地图示了根据本变形例的摄像装置801的构造例。摄像装置801包括：堆叠结构853，其中，第一结构851和第二结构852被堆叠；多个外部端子854；以及保护基板858，其被形成在第一结构851上方。需要注意，第一结构851对应于半导体芯片201，并且第二结构852对应于半导体芯片202。滤色器855和片上透镜856被形成在第一结构851的光入射表面上。然后，保护基板858被布置在片上透镜856上，并且玻璃密封树脂857插入在保护基板858和片上透镜856之间。外部端子854是用于与摄像装置801的外部电路交换信号的输入/输出端子，并且例如包括焊球。
图24图示了摄像装置801的电路配置例。包括多个像素871的像素阵列864被形成在第一结构851中。
摄像装置801的像素外围电路部之中的扫描单元862被布置在第一结构851和第二结构852中。例如，扫描单元862的驱动部被布置在第一结构851中，并且地址解码器被布置在第二结构852中。布置在第一结构851中的扫描单元862在行方向(横向方向)上被布置在像素阵列864的外部，并且布置在第二结构852中的扫描单元862的至少一部分被布置在第一结构851中的扫描单元862的下层侧。配线连接单元869被布置在第一结构851中布置的扫描单元862的外部和第二结构852中布置的扫描单元862的外部。配线连接单元869将这两个扫描单元862彼此连接。
包括在摄像装置801中的像素外围电路部之中的读出部865被布置在第一结构851和第二结构852中。例如，读出部865的电流源和比较器被布置在第一结构851中，并且计数器和锁存器被布置在第二结构852中。布置在第一结构851中的读出部865在列方向(纵向方向)上被布置在像素阵列864的外部，并且布置在第二结构852中的读出部865的至少一部分被布置在第一结构851中的读出部865的下层侧。配线连接单元869被布置在第一结构851中布置的读出部865的外部和第二结构852中布置的读出部865的外部。配线连接单元869将这两个读出部865彼此连接。
图像信号处理单元866被布置在第二结构852中布置的扫描单元862和读出部865的内侧。
在第二结构852中，多个输入/输出电路部889被布置在与第一结构851的像素阵列864的下层侧相对应的区域中。多个输入/输出电路部889与多个相应的外部端子854相关联地设置。
图25图示了摄像装置801的截面结构的示例。图25图示了沿着图24中的A-A’线截取的截面结构。像素阵列864被布置在包括第一结构851及其上方的部分中。在形成有像素阵列864的区域(像素阵列区域)中设置有像素晶体管区域1001。像素晶体管区域1001是像素中形成有晶体管的区域。多个外部端子854在第二结构852的半导体基板921的下表面上被布置在与第一结构851的像素阵列864相对应的区域中。多个外部端子854通过贯通孔928和导电焊盘1022连接至输入/输出电路部889。
将包括在第一结构851的多层配线层942中的配线和包括在第二结构852的多层配线层922中的配线连接的配线连接结构称为上/下配线连接结构。该上/下配线连接结构被设置在上/下配线连接区域1014中。上/下配线连接区域1014被设置在像素外围电路区域1013的外部。上/下配线连接结构包括贯通电极949、贯通电极945和连接配线946。贯通电极949是从第一结构851的上表面穿透半导体基板941到达多层配线层942的硅贯通电极(TSV；Through Silicon Via)。贯通电极945是从第一结构851的上表面穿透半导体基板941和多层配线层942到达第二结构852的多层配线层922的芯片穿透电极(chip penetratingelectrode)。连接配线946连接这两个贯通电极。这样的上/下配线连接结构也被称为双接触结构。
图26图示了摄像装置801的截面结构的另一示例。该示例中的上/下配线连接结构与图25所示的上/下配线连接结构不同。在该示例中，在像素外围电路区域1013中，第一结构851的多层配线层942中的一部分配线被布置在多层配线层942的最下表面上。即，多层配线层942中的一部分配线被布置在第一结构851和第二结构852之间的接合表面上。类似地，第二结构852的多层配线层922中的一部分配线被布置在多层配线层922的最上表面上。即，多层配线层922中的一部分配线被布置在第一结构851和第二结构852之间的接合表面上。多层配线层942中的配线和多层配线层922中的配线的这些相应部分被布置在该接合表面上的大致相同的位置处，并且这些配线彼此电气连接。
图27图示了具有双接触结构的摄像装置801的构造例。图27图示了摄像装置801的外周附近的部分的截面结构。
多层配线层922被形成在第二结构852的半导体基板921的上侧(第一结构851侧)。多层配线层922包括多个配线层923和层间绝缘膜924。多个配线层923包括最上层的配线层923a、中间的配线层923b和最下层的配线层923c等。最上层的配线层923a最靠近第一结构851。最下层的配线层923c最靠近半导体基板921。层间绝缘膜924被形成在各个配线层923之间。
在半导体基板921上的预定位置处，形成有穿透半导体基板921的硅通孔925，并且连接导体927被嵌入在硅通孔925的内壁中，并且绝缘膜926插入在连接导体927和硅通孔925的内壁之间，从而形成了贯通孔(TSV：Through Silicon Via)928。贯通孔928的连接导体927连接至形成在半导体基板921的下表面侧的配线930，并且配线930连接至外部端子854。此外，在半导体基板921的下表面侧上，除了形成有外部端子854的区域，以覆盖配线930和绝缘膜926的方式形成阻焊膜(阻焊剂)931。
多层配线层942被形成在第一结构851的半导体基板941的下侧(第二结构852侧)。多层配线层942包括多个配线层943和层间绝缘膜944。多个配线层943包括最上层的配线层943a、中间的配线层943b和最下层的配线层943c等。最上层的配线层943a最靠近半导体基板941。最下层的配线层943c最靠近第二结构852。层间绝缘膜944被形成在各个配线层943之间。
在半导体基板941上的没有形成滤色器855或片上透镜856的预定区域中，形成作为硅贯通电极的贯通电极949和作为芯片穿透电极的贯通电极945。贯通电极949将第一结构851的配线层943和形成在半导体基板941的上表面上的连接配线946连接，并且贯通电极945将第二结构852的配线层923和连接配线946连接。此外，绝缘膜947被形成在贯通电极949和半导体基板941之间以及贯通电极945和半导体基板941之间。
在半导体基板941的光电二极管891和滤色器855之间形成平坦化膜948，并且还在片上透镜856和玻璃密封树脂857之间形成平坦化膜950。
需要注意，本变形例不限于这样的构造。例如，如图28A所示，可以在与贯通孔928的位置重叠的位置处形成外部端子854。这消除了在摄像装置801的后表面侧形成配线930的空间的必要性。因此，可以如图28B所示更密集地布置外部端子854。
此外，例如，如图29所示，在堆叠结构853中，第二结构852的配线层943和第一结构851的配线层923可以通过贯通电极949和贯通电极945这两个贯通电极而连接，并且第一结构851的配线层923和外部端子854可以通过贯通孔(TSV：Through Silicon Via)928和配线930而连接。
此外，例如，如图30所示，可以用阻焊膜(阻焊剂)931填充贯通孔928，并且可以切割形成有贯通孔928的部分。
[其他变形例]
此外，可以组合这些变形例中的两个或多个变形例。
<2.第二实施方式>
接下来，描述根据第二实施方式的摄像装置2。在本实施方式中，为读出部设置AD转换器ADC的识别信息，并且该识别信息用于执行诊断处理。需要注意，相同的附图标记用于表示与根据上述的第一实施方式的摄像装置1的部件基本相同的部件，并且在必要时省略其说明。
图31图示了根据本实施方式的摄像装置2的构造例。摄像装置2包括像素阵列50、两个扫描单元20L和20R、读出部60及控制器70。
像素阵列50包括多个像素P1和多个遮光像素P2。多个像素P1被布置在普通像素区域R1中，并且多个遮光像素P2被布置在遮光像素区域R21和R22中。在该示例中，在像素阵列50中，遮光像素区域R21、普通像素区域R1和遮光像素区域R22在水平方向(图31中的横向方向)上从左到右按此顺序被设置。
读出部60基于通过信号线SGL从像素阵列50供给的信号SIG执行AD转换，从而生成图像信号DATA0。
图32图示了读出部60的构造例。需要注意，除了读出部60之外，图32中还绘制了控制器70。读出部60包括读出控制器61、参考信号发生器32、多个AD转换器ADC(AD转换器ADC[0]、ADC[1]、ADC[2]、……)、多个选择器SL(选择器SL[0]、SL[1]、SL[2]、……)、多个开关SW(开关SW[0]、SW[1]、SW[2]、……))和总线配线100。
读出控制器61基于来自控制器70的指令控制读出部60的读出操作。具体地，读出控制器61将控制信号供给到参考信号发生器32，从而使得参考信号发生器32生成参考信号REF。此外，读出控制器61将时钟信号CLK和控制信号CC供给到多个AD转换器ADC，从而控制多个AD转换器ADC的AD转换操作。此外，读出控制器61向多个选择器SL供给控制信号CTL，从而控制多个选择器SL的各个选择操作。
选择器SL基于控制信号CTL选择并输出从AD转换器ADC供给的数字代码CODE和与AD转换器ADC相关联的固定数字代码CODE2中的一者。多个选择器SL与多个AD转换器ADC相关联地设置。具体地，第0个选择器SL[0]与第0个AD转换器ADC[0]相关联地设置，第1个选择器SL[1]与第1个AD转换器ADC[1]相关联地设置，并且第2个选择器SL[2]与第2个AD转换器ADC[2]相关联地设置。
在该示例中，每个数字代码CODE2是12位代码。选择器SL分别包括输入端子，该输入端子供给有该12位的数字代码CODE2。读出部60包括两条电压供给线VHL和VLL。(下面描述的)电压生成部72将高电平电压VH施加到电压供给线VHL，并且电压生成部72将低电平电压VL施加到电压供给线VLL。选择器SL的针对12位的各个输入端子连接至电压供给线VHL或电压供给线VLL。即，数字代码CODE2分别是通过连接而被固定和设定的。
图33图示了12位的数字代码CODE2的示例。例如，与第0个AD转换器ADC[0]相对应的数字代码CODE2为“000000000000”，与第1个AD转换器ADC[1]相对应的数字代码CODE2为“000000000001”，并且与第2个AD转换器ADC[2]相对应的数字代码CODE2为“000000000010”。以这种方式，数字代码CODE2被设定为彼此不同。特别是在该示例中，每个数字代码CODE2是与以二进制数表示的AD转换器ADC的基数相对应的代码。在该示例中，数字代码CODE2是12位代码，因此可以表示4096个AD转换器ADC的基数。即，数字代码CODE2用作用于识别AD转换器ADC的识别信息INFA。
然后，开关SW基于从控制器40供给的控制信号SSW将从选择器SL输出的数字代码供给到总线配线100。
控制器70(图31)向扫描单元20L和20R以及读出部60供给控制信号以控制摄像装置2的操作。控制器70包括地址生成部41、电压生成部72、列扫描部73、图像处理部44和诊断处理部75。
电压生成部72生成高电平电压VH、低电平电压VL和电源电压VDD。电压生成部72将所生成的高电平电压VH供给到读出部60中的电压供给线VHL，将所生成的低电平电压VL供给到读出部60中的电压供给线VLL，并且将所生成的电源电压VDD供给到像素阵列50中的多条电源线PL。
列扫描部73确定读出部30中的要进行数据传输操作的选择器SL，并且基于确定结果来生成控制信号SSW。然后，列扫描部43将所生成的控制信号SSW供给到读出部60的多个开关SW。
诊断处理部75基于由列扫描部43生成的控制信号SSW和图像信号DATA0来执行诊断处理。具体地，诊断处理部75基于控制信号SSW生成指示要进行数据传输操作的选择器SL的代码。具体地，例如，在第0个选择器SL[0]要进行数据传输操作的情况下，诊断处理部75生成代码“000000000000”。在第1个选择器SL[1]要进行数据传输操作的情况下，诊断处理部75生成代码“000000000001”。在第2个选择器SL[2]要进行数据传输操作的情况下，诊断处理部75生成代码“000000000010”。然后，诊断处理部75将基于控制信号SSW生成的代码与包括在图像信号DATA0中的数字代码CODE2进行比较，以诊断摄像装置2是否正在执行期望的操作。
这里，AD转换器ADC对应于本发明中的“第一转换电路”和“第二转换电路”的具体示例。选择器SL对应于本发明中的“第一选择器”和“第二选择器”的具体示例。开关SW对应于本发明中的“传输部”的具体示例。诊断处理部75对应于本发明中的“诊断单元”的具体示例。
图34示意性地图示了摄像装置2的诊断处理的整体操作例。
读出部60的读出控制器61基于来自控制器70的指令将控制信号CTL供给到多个选择器SL，从而控制多个选择器SL的各个操作以使得固定数字代码CODE2被选择并输出。
然后，控制器70的列扫描部43生成控制信号SSW，以使得选择器SL依次进行数据传输操作。这使得读出部60将由多个选择器SL输出的数字代码CODE2作为图像信号DATA0供给到控制器70。
控制器70的诊断处理部75基于控制信号SSW生成指示要进行数据传输操作的选择器SL的代码。然后，诊断处理部75将基于控制信号SSW生成的代码与包括在图像信号DATA0中的数字代码CODE2进行比较，以诊断摄像装置2是否正在执行期望的操作。
例如，在基于控制信号SSW生成的代码和包括在图像信号DATA0中的数字代码CODE2彼此匹配的情况下，诊断处理部75诊断摄像装置2正在执行期望的操作。
此外，例如，在基于控制信号SSW生成的代码和包括在图像信号DATA0中的数字代码CODE2彼此不匹配的情况下，诊断处理部75诊断摄像装置2有故障。所生成的代码和包括在图像信号DATA0中的数字代码CODE2之间的不匹配可能是由于例如列扫描部73的故障、列扫描部73和多个开关SW之间的连接故障、多个开关SW的故障、或读出部60和诊断处理部75之间的连接故障等引起的。
诊断处理部75以这种方式执行诊断处理。然后，诊断处理部75输出诊断处理的结果作为诊断结果RES。
如上所述，摄像装置2在AD转换器ADC和开关SW之间设置有选择器SL。选择器SL选择并输出从AD转换器ADC供给的数字代码CODE和与AD转换器ADC相关联的固定数字代码CODE2中的一者。因此，执行自我诊断使得可以检测数据传输控制的故障。
如上所述，在本实施方式中，在AD转换器和开关之间设置有选择器。选择器能够输出与AD转换器相关联的固定数字代码。因此，执行自我诊断使得可以检测摄像装置的故障。
[变形例2-1]
例如，可以组合根据第一实施方式的技术和根据第二实施方式的技术。
[变形例2-2]
可以将上述第一实施方式的各个变形例应用于根据上述实施方式的摄像装置2。
<3.摄像装置的使用例>
图35图示了根据上述实施方式的摄像装置1和2的使用例。例如，上述的摄像装置1和2可以如下在对诸如可见光、红外光、紫外光和X射线之类的光进行感测的各种情况下使用。
·拍摄鉴赏用的图像的装置，诸如数码相机和具有相机功能的移动设备
·用于交通用途的装置，诸如：为了诸如自动停车之类的安全驾驶和识别驾驶员的状态，拍摄汽车的前、后、周围和内部等的图像的车载传感器；用于监视行驶车辆和道路的监视相机；以及用于测量车辆与车辆之间的距离的测距传感器
·用于诸如电视、冰箱和空调之类的家用电器以拍摄用户手势的图像并根据手势来操作电器的装置
·用于医疗保健用途的装置，诸如内窥镜和通过接收红外光来拍摄血管图像的装置
·用于安全用途的装置，诸如用于预防犯罪的监视相机和用于个人认证的相机
·用于美容用途的装置，诸如拍摄皮肤图像的皮肤测量设备和拍摄头皮图像的显微镜
·用于运动用途的装置，诸如用于运动应用的运动相机和可穿戴式相机等
·用于农业用途的装置，诸如用于监视田地和农作物的相机
<4.移动体的应用例>
根据本发明的技术(本技术)适用于各种产品。例如，根据本发明的技术可以被实现为安装在任何类型的移动体上的装置，上述移动体诸如是汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶或机器人。
图36是示出了作为能够应用根据本发明的实施方式的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图36所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053被图示为集成控制单元12050的功能构造。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作下列装置的控制装置：用于产生车辆的驱动力的驱动力产生装置，诸如内燃机或驱动电机等；用于将驱动力传递给车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；和用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制设置在车体上的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如车头灯、车尾灯、刹车灯、转向灯或雾灯等各种灯的控制装置。在这种情况下，可以将从代替按键的移动设备发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动车窗装置或灯等。
车外信息检测单元12030检测包括车辆控制系统12000的车辆外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031对车辆外部的图像进行摄像，并且接收摄像的图像。基于接收到的图像，车外信息检测单元12030可以执行对诸如人、车辆、障碍物、标志或路面上的文字等物体进行检测的处理，或者执行检测与上述物体之间的距离的处理。
摄像部12031是光学传感器，其接收光并且输出与光的受光量相对应的电信号。摄像部12031可以输出作为图像的电信号，或者可以输出作为测量距离的信息的电信号。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等的不可见光。
车内信息检测单元12040检测车辆内部的信息。车内信息检测单元12040例如与用于检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括用于对驾驶员进行摄像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的专注程度，或者可以确定驾驶员是否正在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车内外的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且将控制命令输出到驱动系统控制单元12010。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：Advanced Driver Assistance System)的功能的协同控制，上述功能包括车辆的碰撞规避或冲击缓和、基于跟随距离的跟随驾驶、车辆速度保持驾驶、车辆碰撞警告或车辆偏离车道警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车内外的信息，微型计算机12051可以通过控制驱动力产生装置、转向机构或制动装置等来执行旨在自动驾驶等的协同控制，这使得车辆不依赖于驾驶员的操作而自主行驶。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车外的信息将控制命令输出到车身系统控制单元12020。例如，通过例如根据由车外信息检测单元12030检测到的前行车辆或对向车辆的位置来控制车头灯以从远光改变为近光，微型计算机12051可以执行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号发送到输出装置，该输出装置能够在视觉或听觉上将信息通知给车辆的乘员或车辆的外部。在图36的示例中，音频扬声器12061、显示部12062和仪表板12063被图示为输出装置。显示部12062可以例如包括车载显示器和平视显示器中的至少一者。
图37是示出了摄像部12031的安装位置的示例的图。
在图37中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
摄像部12101、12102、12103、12104和12105例如被布置在车辆12100的前鼻、侧视镜、后保险杠和后门的位置处以及车辆内部的挡风玻璃的上部的位置处。设置在前鼻处的摄像部12101和设置在车辆内部的挡风玻璃的上部处的摄像部12105主要获得车辆12100前方的图像。设置在侧视镜处的摄像部12102和12103主要获得车辆12100侧面的图像。设置在后保险杠或后门处的摄像部12104主要获得车辆12100后方的图像。设置在车辆内部的挡风玻璃的上部处的摄像部12105主要用于检测前行车辆、行人、障碍物、信号灯、交通标志或车道等。
顺便提及，图37示出了摄像部12101至12104的摄影范围的示例。摄像范围12111表示设置在前鼻处的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置在侧视镜处的摄像部12102和12103的摄像范围。摄像范围12114表示设置在后保险杠或后门处的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104摄像的图像数据，获得从上方观看时的车辆12100的鸟瞰图像。
摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051可以基于从摄像部12101至12104获得的距离信息来确定与摄像范围12111至12114内的每个三维物体之间的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而提取特别是存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0km/h)沿与车辆12100基本相同的方向行驶的最近三维物体作为前行车辆。另外，微型计算机12051可以预先设置与前行车辆前方要保持的跟随距离，并且可以执行自动制动控制(包括跟随停止控制)或自动加速控制(包括跟随开始控制)等。因此，可以执行旨在使车辆自主行驶而无需依赖驾驶员的操作的自动驾驶等的协同控制。
例如，微型计算机12051可以基于从摄像部12101至12104获得的距离信息来将三维物体上的三维物体数据分类为两轮车、标准尺寸车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类的三维物体数据，并且将提取的三维物体数据用于自动规避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的危险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驱动系统控制单元12010执行强制减速或规避转向。微型计算机12051可以由此辅助驾驶以规避碰撞。
摄像部12101至12104中的至少一者可以是用于检测红外线的红外相机。微型计算机12051可以例如通过确定在摄像部12101至12104的摄像图像中是否存在行人来识别行人。对行人的这种识别例如是通过下列过程执行的：提取作为红外相机的摄像部12101至12104的摄像图像中的特征点的过程；以及通过对表示物体轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程。当微型计算机12051确定在摄像部12101至12104的摄像图像中存在行人并由此识别出行人时，声音/图像输出部12052控制显示部12062，使得用于强调的正方形轮廓线以叠加在识别出的行人上的方式被显示。声音/图像输出部12052还可以控制显示部12062，使得在期望的位置处显示表示行人的图标等。
上面已经描述了可以应用根据本发明的技术的车辆控制系统的示例。根据本发明的技术可以应用于上述部件之中的摄像部12031。因此，在车辆控制系统12000中，执行诊断处理使得可以诊断摄像部12031是否正常操作。然后，在摄像部12031有故障的情况下，例如，将诊断结果通知给微型计算机12051。这允许车辆控制系统12000意识到摄像部12031有故障。例如，这允许车辆控制系统12000执行诸如引起驾驶员注意等的适当处理，使得可以增加可靠性。此外，在车辆控制系统12000中，可以基于诊断处理的结果来限制控制车辆的功能。控制车辆的功能的具体示例包括车辆的碰撞规避或冲击缓和的功能、基于车辆与车辆之间的距离的跟随驾驶的功能、车辆速度保持驾驶的功能、车辆碰撞警告的功能、车辆偏离车道警告的功能等。在通过诊断处理的结果确定摄像部12031有故障的情况下，可以限制或禁用控制车辆的功能。这允许车辆控制系统12000防止由基于摄像部12031中的故障的检测错误而引起的事故。
上面已经通过使用一些实施方式、变形例及其具体应用例描述了本技术。然而，本技术不限于这些实施方式等，并且可以以各种方式进行修改。
例如，可以组合根据第一实施方式的技术和根据第二实施方式的技术。
需要注意，本说明书中描述的效果仅是说明性的，而不是限制性的。可以包括其他效果。
需要注意，本技术可以如下地构造。
(1)一种摄像装置，其包括：
多个像素电路，所述多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元，所述累积单元被构造成累积电荷，所述第一晶体管被构造成基于所述第一端子的电压将所述第三端子连接至所述累积单元，所述第二晶体管被构造成基于所述第二端子的电压将预定电压供给到所述累积单元，所述输出单元被构造成输出与所述累积单元中的电压相对应的信号，所述多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
第一控制线，所述第一控制线在第一方向上延伸，并且所述第一控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第一端子；
第二控制线，所述第二控制线在所述第一方向上延伸，并且所述第二控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第二端子；
第一电压供给线，所述第一电压供给线连接至所述第一像素电路的所述第三端子；
第二电压供给线，所述第二电压供给线连接至所述第二像素电路的所述第三端子；
第一受光元件，所述第一受光元件连接至所述第三像素电路的所述第三端子；以及
诊断单元，所述诊断单元被构造成基于第一信号和第二信号执行诊断处理，所述第一信号从所述第一像素电路的所述输出单元输出，所述第二信号从所述第二像素电路的所述输出单元输出。
(2)根据(1)所述的摄像装置，还包括：
地址生成部，所述地址生成部被构造成生成地址信号；以及
驱动单元，所述驱动单元被构造成基于所述地址信号驱动所述第一控制线和所述第二控制线，其中
所述诊断单元基于所述地址信号、所述第一信号和所述第二信号执行所述诊断处理。
(3)根据(2)所述的摄像装置，其中，所述诊断单元包括：
转换电路，所述转换电路被构造成通过基于所述第一信号执行AD转换来生成第一数字代码，并且通过基于所述第二信号执行AD转换来生成第二数字代码，以及
诊断电路，所述诊断电路被构造成基于所述地址信号、所述第一数字代码和所述第二数字代码执行所述诊断处理。
(4)根据(2)或(3)所述的摄像装置，其中
所述第一控制线、所述第二控制线、所述第一电压供给线、所述第二电压供给线、所述多个像素电路和所述第一受光元件形成在第一半导体基板上，并且
所述地址生成部和所述驱动单元形成在第二半导体基板上，所述第二半导体基板被接合至所述第一半导体基板。
(5)根据(1)至(4)中任一项所述的摄像装置，其中
所述多个像素电路分别属于多条像素线中的任何一条，
所述第一像素电路、所述第二像素电路和所述第三像素电路属于所述多条像素线中的第一像素线，
预定数量的像素电路属于所述多条像素线中的相应者，所述预定数量的像素电路的各自所述第三端子连接至所述第一电压供给线或所述第二电压供给线，所述预定数量大于或等于2，并且
所述多条像素线的数量小于或等于由所述预定数量的像素电路中的各自所述第三端子与所述第一电压供给线或所述第二电压供给线的连接组合表示的数量。
(6)根据(5)所述的摄像装置，其中，第一信息包括第二信息，所述第一信息由所述预定数量的像素电路中的各自所述第三端子与所述第一电压供给线或所述第二电压供给线的连接组合表示，所述预定数量的像素电路属于所述第一像素线，所述第二信息被构造成识别所述第一像素线。
(7)根据(6)所述的摄像装置，其中，所述第一信息还包括第三信息，所述第三信息指示所述第一像素线的属性。
(8)根据(1)至(7)中任一项所述的摄像装置，还包括：
第三控制线和第四控制线，所述第三控制线和所述第四控制线分别在所述第一方向上延伸；以及
信号线，所述信号线连接至所述第一像素电路的所述输出单元，其中
所述多个像素电路包括第四像素电路，
所述第四像素电路的所述第一端子连接至所述第三控制线，
所述第四像素电路的所述第二端子连接至所述第四控制线，
所述第四像素电路的所述输出单元连接至所述信号线，并且
所述第四像素电路的所述第三端子连接至所述第二电压供给线。
(9)根据(1)至(8)中任一项所述的摄像装置，还包括第二受光元件，所述第二受光元件的光被遮挡，其中
所述多个像素电路包括第五像素电路，
所述第五像素电路的所述第一端子连接至所述第一控制线，
所述第五像素电路的所述第二端子连接至所述第二控制线，并且
所述第五像素电路的所述第三端子连接至所述第二受光元件。
(10)根据(1)至(9)中任一项所述的摄像装置，还包括电压供给部，所述电压供给部被构造成向所述第一电压供给线施加第一电压信号，所述第一电压信号具有第一电压和第二电压。
(11)根据(10)所述的摄像装置，其中
所述第一电压包括所述预定电压，并且
所述第一电压信号在第一时段内具有所述第一电压，在所述第一时段内所述第一晶体管和所述第二晶体管均导通，并且所述第一电压信号在所述第一时段之外的第二时段内具有所述第二电压。
(12)根据(1)至(11)中任一项所述的摄像装置，还包括第三电压供给线，其中
所述多个像素电路包括第六像素电路，
所述第六像素电路的所述第一端子连接至所述第一控制线，
所述第六像素电路的所述第二端子连接至所述第二控制线，并且
所述第六像素电路的所述第三端子连接至所述第三电压供给线。
(13)根据(1)至(12)中任一项所述的摄像装置，还包括第一驱动单元，所述第一驱动单元被构造成驱动所述第一控制线，其中
所述第一控制线具有第一端和第二端，所述第一端与所述第一驱动单元连接，
所述第一像素电路和所述第二像素电路布置在第一区域中，
所述第三像素电路布置在第二区域中，并且
所述第一区域和所述第二区域在从所述第二端到所述第一端的方向上按顺序布置。
(14)根据(13)所述的摄像装置，还包括第二驱动单元，所述第二驱动单元连接至所述第一控制线的所述第二端，并且所述第二驱动单元被构造成驱动所述第一控制线。
(15)根据(14)所述的摄像装置，其中
所述多个像素电路包括第七像素电路和第八像素电路，
所述第七像素电路和所述第八像素电路的各自所述第一端子连接至所述第一控制线，
所述第七像素电路和所述第八像素电路的各自所述第二端子连接至所述第二控制线，
所述第七像素电路的所述第三端子连接至所述第一电压供给线，
所述第八像素电路的所述第三端子连接至所述第二电压供给线，
所述第七像素电路和所述第八像素电路布置在所述第三区域中，并且
所述第一区域、所述第二区域和所述第三区域在从所述第二端到所述第一端的方向上按顺序布置。
(16)一种摄像装置，其包括：
多个像素电路，所述多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元，所述累积单元被构造成累积电荷，所述第一晶体管被构造成基于所述第一端子的电压将所述第三端子连接至所述累积单元，所述第二晶体管被构造成基于所述第二端子的电压将预定电压供给到所述累积单元，所述输出单元被构造成输出与所述累积单元中的电压相对应的信号，所述多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
第一控制线，所述第一控制线在第一方向上延伸，并且所述第一控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第一端子；
第二控制线，所述第二控制线在所述第一方向上延伸，并且所述第二控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第二端子；
第一电压供给线，所述第一电压供给线连接至所述第一像素电路的所述第三端子；
第二电压供给线，所述第二电压供给线连接至所述第二像素电路的所述第三端子；以及
第一受光元件，所述第一受光元件连接至所述第三像素电路的所述第三端子。
(17)一种摄像装置，其包括：
第一像素电路；
第一信号线，所述第一信号线连接至所述第一像素电路；
第一转换电路，所述第一转换电路被构造成通过基于所述第一信号线中的信号执行AD转换来生成第一数字代码；
第一选择器，所述第一选择器包括第一输入端子和第二输入端子，所述第一输入端子供给有所述第一数字代码，所述第二输入端子供给有第一固定数字代码，所述第一选择器被构造成选择和输出所述第一数字代码和所述第一固定数字代码中的任何一者；
传输部，所述传输部被构造成传输从所述第一选择器输出的数字代码；以及
诊断单元，所述诊断单元被构造成基于由所述传输部传输的所述第一固定数字代码执行诊断处理。
(18)根据(17)所述的摄像装置，还包括：
第二像素电路；
第二信号线，所述第二信号线连接至所述第二像素电路；
第二转换电路，所述第二转换电路被构造成通过基于所述第二信号线中的信号执行AD转换来生成第二数字代码；以及
第二选择器，所述第二选择器包括第一输入端子和第二输入端子，所述第一输入端子供给有所述第二数字代码，所述第二输入端子供给有第二固定数字代码，所述第二选择器被构造成选择和输出所述第二数字代码和所述第二固定数字代码中的任何一者，其中
所述第二固定数字代码包括与所述第一固定数字代码不同的数字代码，
所述传输部还传输从所述第二选择器输出的数字代码，并且
所述诊断单元基于所述第一固定数字代码和所述第二固定数字代码执行所述诊断处理，所述第一固定数字代码和所述第二固定数字代码是由所述传输部传输的。
(19)根据(17)或(18)所述的摄像装置，其中，所述第一固定数字代码包括信息，所述信息被构造成识别所述第一转换电路。
本申请要求于2017年12月6日向日本专利局提交的日本优先权专利申请JP2017-234360的优先权，因此将该优先权专利申请的全部内容通过引用并入本文中。
本领域技术人员应当理解，取决于设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要这些修改、组合、子组合和变更在所附权利要求或其等同物的范围内即可。

Claims (19)

1.一种摄像装置，其包括：
多个像素电路，所述多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元，所述累积单元被构造成累积电荷，所述第一晶体管被构造成基于所述第一端子的电压将所述第三端子连接至所述累积单元，所述第二晶体管被构造成基于所述第二端子的电压将预定电压供给到所述累积单元，所述输出单元被构造成输出与所述累积单元中的电压相对应的信号，所述多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
第一控制线，所述第一控制线在第一方向上延伸，并且所述第一控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第一端子；
第二控制线，所述第二控制线在所述第一方向上延伸，并且所述第二控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第二端子；
第一电压供给线，所述第一电压供给线连接至所述第一像素电路的所述第三端子；
第二电压供给线，所述第二电压供给线连接至所述第二像素电路的所述第三端子；
第一受光元件，所述第一受光元件连接至所述第三像素电路的所述第三端子；以及
诊断单元，所述诊断单元被构造成基于第一信号和第二信号执行诊断处理，所述第一信号从所述第一像素电路的所述输出单元输出，所述第二信号从所述第二像素电路的所述输出单元输出。
2.根据权利要求1所述的摄像装置，其还包括：
地址生成部，所述地址生成部被构造成生成地址信号；以及
驱动单元，所述驱动单元被构造成基于所述地址信号驱动所述第一控制线和所述第二控制线，其中
所述诊断单元基于所述地址信号、所述第一信号和所述第二信号执行所述诊断处理。
3.根据权利要求2所述的摄像装置，其中，所述诊断单元包括：
转换电路，所述转换电路被构造成通过基于所述第一信号执行AD转换来生成第一数字代码，并且通过基于所述第二信号执行AD转换来生成第二数字代码，以及
诊断电路，所述诊断电路被构造成基于所述地址信号、所述第一数字代码和所述第二数字代码执行所述诊断处理。
4.根据权利要求2所述的摄像装置，其中
所述第一控制线、所述第二控制线、所述第一电压供给线、所述第二电压供给线、所述多个像素电路和所述第一受光元件形成在第一半导体基板上，并且
所述地址生成部和所述驱动单元形成在第二半导体基板上，所述第二半导体基板被接合至所述第一半导体基板。
5.根据权利要求1所述的摄像装置，其中
所述多个像素电路分别属于多条像素线中的任何一条，
所述第一像素电路、所述第二像素电路和所述第三像素电路属于所述多条像素线中的第一像素线，
预定数量的像素电路属于所述多条像素线中的相应者，所述预定数量的像素电路的各自所述第三端子连接至所述第一电压供给线或所述第二电压供给线，所述预定数量大于或等于2，并且
所述多条像素线的数量小于或等于由所述预定数量的像素电路中的各自所述第三端子与所述第一电压供给线或所述第二电压供给线的连接组合表示的数量。
6.根据权利要求5所述的摄像装置，其中，第一信息包括第二信息，所述第一信息由所述预定数量的像素电路中的各自所述第三端子与所述第一电压供给线或所述第二电压供给线的连接组合表示，所述预定数量的像素电路属于所述第一像素线，所述第二信息被构造成识别所述第一像素线。
7.根据权利要求6所述的摄像装置，其中，所述第一信息还包括第三信息，所述第三信息指示所述第一像素线的属性。
8.根据权利要求1所述的摄像装置，还包括：
第三控制线和第四控制线，所述第三控制线和所述第四控制线分别在所述第一方向上延伸；以及
信号线，所述信号线连接至所述第一像素电路的所述输出单元，其中
所述多个像素电路包括第四像素电路，
所述第四像素电路的所述第一端子连接至所述第三控制线，
所述第四像素电路的所述第二端子连接至所述第四控制线，
所述第四像素电路的所述输出单元连接至所述信号线，并且
所述第四像素电路的所述第三端子连接至所述第二电压供给线。
9.根据权利要求1所述的摄像装置，还包括第二受光元件，所述第二受光元件的光被遮挡，其中
所述多个像素电路包括第五像素电路，
所述第五像素电路的所述第一端子连接至所述第一控制线，
所述第五像素电路的所述第二端子连接至所述第二控制线，并且
所述第五像素电路的所述第三端子连接至所述第二受光元件。
10.根据权利要求1所述的摄像装置，还包括电压供给部，所述电压供给部被构造成向所述第一电压供给线施加第一电压信号，所述第一电压信号具有第一电压和第二电压。
11.根据权利要求10所述的摄像装置，其中
所述第一电压包括所述预定电压，并且
所述第一电压信号在第一时段内具有所述第一电压，在所述第一时段内所述第一晶体管和所述第二晶体管均导通，并且所述第一电压信号在所述第一时段之外的第二时段内具有所述第二电压。
12.根据权利要求1所述的摄像装置，还包括第三电压供给线，其中
所述多个像素电路包括第六像素电路，
所述第六像素电路的所述第一端子连接至所述第一控制线，
所述第六像素电路的所述第二端子连接至所述第二控制线，并且
所述第六像素电路的所述第三端子连接至所述第三电压供给线。
13.根据权利要求1所述的摄像装置，还包括第一驱动单元，所述第一驱动单元被构造成驱动所述第一控制线，其中
所述第一控制线具有第一端和第二端，所述第一端与所述第一驱动单元连接，
所述第一像素电路和所述第二像素电路布置在第一区域中，
所述第三像素电路布置在第二区域中，并且
所述第一区域和所述第二区域在从所述第二端到所述第一端的方向上按顺序布置。
14.根据权利要求13所述的摄像装置，还包括第二驱动单元，所述第二驱动单元连接至所述第一控制线的所述第二端，并且所述第二驱动单元被构造成驱动所述第一控制线。
15.根据权利要求14所述的摄像装置，其中
所述多个像素电路包括第七像素电路和第八像素电路，
所述第七像素电路和所述第八像素电路的各自所述第一端子连接至所述第一控制线，
所述第七像素电路和所述第八像素电路的各自所述第二端子连接至所述第二控制线，
所述第七像素电路的所述第三端子连接至所述第一电压供给线，
所述第八像素电路的所述第三端子连接至所述第二电压供给线，
所述第七像素电路和所述第八像素电路布置在所述第三区域中，并且
所述第一区域、所述第二区域和所述第三区域在从所述第二端到所述第一端的方向上按顺序布置。
16.一种摄像装置，其包括：
多个像素电路，所述多个像素电路分别包括第一端子、第二端子、第三端子、累积单元、第一晶体管、第二晶体管和输出单元，所述累积单元被构造成累积电荷，所述第一晶体管被构造成基于所述第一端子的电压将所述第三端子连接至所述累积单元，所述第二晶体管被构造成基于所述第二端子的电压将预定电压供给到所述累积单元，所述输出单元被构造成输出与所述累积单元中的电压相对应的信号，所述多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
第一控制线，所述第一控制线在第一方向上延伸，并且所述第一控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第一端子；
第二控制线，所述第二控制线在所述第一方向上延伸，并且所述第二控制线连接至所述第一像素电路、所述第二像素电路和所述第三像素电路的各自所述第二端子；
第一电压供给线，所述第一电压供给线连接至所述第一像素电路的所述第三端子；
第二电压供给线，所述第二电压供给线连接至所述第二像素电路的所述第三端子；以及
第一受光元件，所述第一受光元件连接至所述第三像素电路的所述第三端子。
17.一种摄像装置，其包括：
第一像素电路；
第一信号线，所述第一信号线连接至所述第一像素电路；
第一转换电路，所述第一转换电路被构造成通过基于所述第一信号线中的信号执行AD转换来生成第一数字代码；
第一选择器，所述第一选择器包括第一输入端子和第二输入端子，所述第一输入端子供给有所述第一数字代码，所述第二输入端子供给有第一固定数字代码，所述第一选择器被构造成选择和输出所述第一数字代码和所述第一固定数字代码中的任何一者；
传输部，所述传输部被构造成传输从所述第一选择器输出的数字代码；以及
诊断单元，所述诊断单元被构造成基于由所述传输部传输的所述第一固定数字代码执行诊断处理。
18.根据权利要求17所述的摄像装置，其还包括：
第二像素电路；
第二信号线，所述第二信号线连接至所述第二像素电路；
第二转换电路，所述第二转换电路被构造成通过基于所述第二信号线中的信号执行AD转换来生成第二数字代码；以及
第二选择器，所述第二选择器包括第一输入端子和第二输入端子，所述第一输入端子供给有所述第二数字代码，所述第二输入端子供给有第二固定数字代码，所述第二选择器被构造成选择和输出所述第二数字代码和所述第二固定数字代码中的任何一者，其中
所述第二固定数字代码包括与所述第一固定数字代码不同的数字代码，
所述传输部还传输从所述第二选择器输出的数字代码，并且
所述诊断单元基于所述第一固定数字代码和所述第二固定数字代码执行所述诊断处理，所述第一固定数字代码和所述第二固定数字代码是由所述传输部传输的。
19.根据权利要求17所述的摄像装置，其中，所述第一固定数字代码包括信息，所述信息被构造成识别所述第一转换电路。
CN201880076273.0A 2017-12-06 2018-11-07 摄像装置 Active CN111406403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310610710.5A CN116600100A (zh) 2017-12-06 2018-11-07 摄像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-234360 2017-12-06
JP2017234360 2017-12-06
PCT/JP2018/041307 WO2019111624A1 (ja) 2017-12-06 2018-11-07 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310610710.5A Division CN116600100A (zh) 2017-12-06 2018-11-07 摄像装置

Publications (2)

Publication Number Publication Date
CN111406403A true CN111406403A (zh) 2020-07-10
CN111406403B CN111406403B (zh) 2023-06-23

Family

ID=66750836

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310610710.5A Pending CN116600100A (zh) 2017-12-06 2018-11-07 摄像装置
CN201880076273.0A Active CN111406403B (zh) 2017-12-06 2018-11-07 摄像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310610710.5A Pending CN116600100A (zh) 2017-12-06 2018-11-07 摄像装置

Country Status (5)

Country Link
US (3) US11089293B2 (zh)
EP (2) EP3723361B1 (zh)
JP (1) JP7242551B2 (zh)
CN (2) CN116600100A (zh)
WO (1) WO2019111624A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109775A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서 및 이의 모니터링 방법
EP4037308B1 (fr) * 2021-01-29 2024-07-31 Stmicroelectronics (Grenoble 2) Sas Capteurs d'images
CN118541987A (zh) * 2022-01-13 2024-08-23 索尼半导体解决方案公司 成像元件和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281014A (ja) * 2003-03-19 2004-10-07 Renesas Technology Corp 半導体集積回路
EP1881699A1 (en) * 2005-05-11 2008-01-23 Matsushita Electric Industrial Co., Ltd. Solid-state imaging pickup device, camera, automobile and monitoring device
JP2008182330A (ja) * 2007-01-23 2008-08-07 Fujifilm Corp 固体撮像装置の検査装置及び検査方法、並びに固体撮像装置
JP2009118427A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
US20130083204A1 (en) * 2011-09-29 2013-04-04 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode
JP2014017834A (ja) * 2013-08-26 2014-01-30 Sony Corp 固体撮像装置および電子機器
US20150245019A1 (en) * 2014-02-21 2015-08-27 Semiconductor Components Industries, Llc Imagers with error checking capabilities

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
US7420602B2 (en) 2001-05-29 2008-09-02 Samsung Semiconductor Israel R&D Center (Sirc) Cmos imager for cellular applications and methods of using such
JP4337779B2 (ja) * 2004-07-01 2009-09-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
WO2006029394A2 (en) * 2004-09-09 2006-03-16 Transchip, Inc. Imager flicker compensation systems and methods
US8730330B2 (en) * 2011-07-25 2014-05-20 Aptina Imaging Corporation Image sensors with dark pixels for real-time verification of imaging systems
US8843343B2 (en) * 2011-10-31 2014-09-23 Aptina Imaging Corporation Failsafe image sensor with real time integrity checking of pixel analog paths and digital data paths
US9652692B1 (en) * 2016-09-26 2017-05-16 Cognex Corporation Machine vision system for capturing a digital image of a sparsely illuminated scene
JP6436953B2 (ja) * 2016-09-30 2018-12-12 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281014A (ja) * 2003-03-19 2004-10-07 Renesas Technology Corp 半導体集積回路
EP1881699A1 (en) * 2005-05-11 2008-01-23 Matsushita Electric Industrial Co., Ltd. Solid-state imaging pickup device, camera, automobile and monitoring device
US20090066793A1 (en) * 2005-05-11 2009-03-12 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, camera, automobile and monitoring device
JP2008182330A (ja) * 2007-01-23 2008-08-07 Fujifilm Corp 固体撮像装置の検査装置及び検査方法、並びに固体撮像装置
JP2009118427A (ja) * 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
US20130083204A1 (en) * 2011-09-29 2013-04-04 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode
JP2014017834A (ja) * 2013-08-26 2014-01-30 Sony Corp 固体撮像装置および電子機器
US20150245019A1 (en) * 2014-02-21 2015-08-27 Semiconductor Components Industries, Llc Imagers with error checking capabilities

Also Published As

Publication number Publication date
EP3723361A1 (en) 2020-10-14
EP3975551B1 (en) 2024-09-18
CN116600100A (zh) 2023-08-15
WO2019111624A1 (ja) 2019-06-13
US20200322597A1 (en) 2020-10-08
CN111406403B (zh) 2023-06-23
US20230239460A1 (en) 2023-07-27
EP3723361A4 (en) 2020-10-28
EP3975551A1 (en) 2022-03-30
JPWO2019111624A1 (ja) 2020-12-10
EP3723361B1 (en) 2021-12-29
JP7242551B2 (ja) 2023-03-20
US20210409680A1 (en) 2021-12-30
US11089293B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
JP6543419B2 (ja) 撮像装置および撮像方法、カメラモジュール、並びに電子機器
US20210409680A1 (en) Imaging device
JP6953274B2 (ja) 撮像システム及び撮像装置
CN111630846B (zh) 摄像装置和校准方法
US20230254442A1 (en) Imaging device and imaging system
JPWO2020085116A1 (ja) 固体撮像素子、固体撮像素子パッケージ、及び、電子機器
CN111684790B (zh) 成像设备、成像系统和成像方法
JP7503500B2 (ja) 撮像装置
CN110226325B (zh) 摄像系统和摄像装置
CN116601971A (zh) 摄像装置和电子设备
CN110235434B (zh) 摄像系统、摄像装置和控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant