CN111402938A - 一种低负载的64gb容量新型服务器内存条 - Google Patents
一种低负载的64gb容量新型服务器内存条 Download PDFInfo
- Publication number
- CN111402938A CN111402938A CN201910002068.6A CN201910002068A CN111402938A CN 111402938 A CN111402938 A CN 111402938A CN 201910002068 A CN201910002068 A CN 201910002068A CN 111402938 A CN111402938 A CN 111402938A
- Authority
- CN
- China
- Prior art keywords
- capacity
- circuit board
- load
- memory
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 54
- 238000012937 correction Methods 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims abstract description 11
- 238000009826 distribution Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种低负载的64GB容量新型服务器内存条,旨在提供一种增加负载容量,功耗少,使服务器更稳定的内存条,其技术方案要点是包括电子线路板,所述电子线路板上通过线路连接设有存储芯片模块、读写错误纠正模块及模式寄存器模块和金手指,所述金手指中的部分对应典型连接的读写错误纠正模块及模式寄存器模块。本产品采用新型架构形式,架构形式有了新的突破。原来普通的处理器可以支持3个内存通道,每个内存通道最多支持3个RDIMM,而改用采用新架构后LRDIMM内存之后,同样的系统可以每通道支持到9个DIMM,内存容量提升到原来的三倍。
Description
技术领域
本发明属于半导体芯片领域,尤其涉及一种低负载的64GB容量新型服务器内存条。
背景技术
各类互联网技术的不断发展,云存储数据量不断提高,高端服务器及一些图形处理站上对内存处理数据准确性以及容量的要求不断提高,开发低负载服务器内存成为各大半导体存储器生产厂家的重大课题。
目前,公开号为CN104168324的中国专利公开了一种安全云存储层,涉及网络存储安全领域,包括存储设备、底层磁盘存储阵列和便于数据通信的背板,采用FPGA形成隔离逻辑将存储设备分为内网单元和外网单元,外网单元包含有用来连接外网的万兆网络接口和外网主控芯片,隔离单元包含FPGA实现的隔离逻辑,且隔离逻辑与外网主控芯片交互通信,内网单元包含内网主控芯片,内网主控芯片与隔离逻辑交互通信;内、外网主控芯片均通过背板的高速数据同步通道同步数据,磁盘存储阵列连接至背板存储最终数据。
本着满足服务器在高速度的运算能力、长时间的可靠运行、强大的外部数据吞吐能力以及节约能源的高指标要求,突破现有服务器内存架构模式,急需开发一款新架构,低负载,大容量,低错率,已经成为各大厂商未来发展的必然趋势。从市场前景考虑,低负载大容量的新型服务器内存在世界范围内有很大的发展空间,有待我们不断开发改进新型产品来满足市场的需求。本公司为了满足客户需求和拓宽市场范围也开始研发新型低负载大容量的Load Reduced DIMM。
新型低负载大容量的LRDIMM是Load-Reduced DIMM的缩写,指使用新的技术和较低的工作电压,达到降低服务器内存总线负载和功耗的目的,并让服务器内存总线可以达到更高的工作频率并大幅提升内存支持容量。
随着数据存储量及存储速度要求的不断提升,传统的服务器负载量已经达到极限。特别是服务器内存容量因为负载限制,已经无法大幅度提升,并且传统服务器内存由于其工作原理,需要不停的进行自刷新,导致其功耗巨大,同时服务器各器件散热问题,需要更为强大的热处理设备,否则服务器将会很不稳定。
发明内容
本发明的目的是提供一种低负载的64GB容量新型服务器内存条。其具有增加负载容量,功耗少,使服务器稳定的优点。
本发明的的目的可以通过以下技术方案来实现:
一种低负载的64GB容量新型服务器内存条,包括电子线路板,所述电子线路板上通过线路连接设有存储芯片模块、读写错误纠正模块及模式寄存器模块和金手指,所述金手指中的部分对应典型连接的读写错误纠正模块及模式寄存器模块。
优选的,所述读写错误纠正模块设有两个,分别设于电子线路板的正面及反面。
优选的,所述模式寄存器模块设于电子线路板的正面。
优选的,所述电子线路板上各个存储芯片模块的分布采用交错式排列方式。
本发明的有益效果:
相对于通常的Unbuffered DIMM,服务器使用的Registered DIMM 通过在内存条上缓冲信号并重驱动内存颗粒来提升内存支持容量,而 LRDIMM内存通过将当前RDIMM内存上的Register芯片改为一种IMB 内存隔离缓冲芯片来降低内存总线的负载,并相应地进一步提升内存支持容量。相比于通常的RDIMM,2Rank LRDIMM内存的功耗只有其 50%,4RankLRDIMM也能低到其75%。
本产品采用新型架构形式,架构形式有了新的突破。原来普通的处理器可以支持3个内存通道,每个内存通道最多支持3个RDIMM,而改用采用新架构后LRDIMM内存之后,同样的系统可以每通道支持到9个DIMM,内存容量提升到原来的三倍。
附图说明
图1是内存条正面结构示意图;
图2是内存条背面结构示意图。
图中,
1、电子线路板;2、存储芯片模块;3、读写错误纠正模块;4、模式寄存器模块;5、金手指;
具体实施方式
以下结合附图对本发明作进一步详细说明。
实施例1:一种低负载的64GB容量新型服务器内存条,如图1、图2所示,包括电子线路板1,所述电子线路板1上通过线路连接设有存储芯片模块2、读写错误纠正模块3及模式寄存器模块4和金手指5,所述金手指5中的部分对应典型连接的读写错误纠正模块3及模式寄存器模块4。
优选的,所述读写错误纠正模块3设有两个,分别设于电子线路板1的正面及反面。
优选的,所述模式寄存器模块4设于电子线路板1的正面。
优选的,所述电子线路板1上各个存储芯片模块2的分布采用交错式排列方式。
如图1可见,各个存储芯片模块2的分布采用交错式排列方式,对64GB相对较大容量的内存来说使得单位面积的电路板可以容纳更多的内存颗粒,使得实现大容量64GB成为可能。
基于2Z纳米制成技术的DDR4DRAM动态随机存取存储器颗粒, 单个颗粒容量达到16Gb,工作电压稳定在1.20V,为领先的DRAM颗粒之一。
相对于一般只能检查错误的奇偶校验技术,服务器内存采用模式寄存控制芯片及ECC错误检查及纠正技术。它新增了错误纠正的功能,使得数据在读写错误的情况下能够自我纠正,确保服务器的正常运行。
另外相对于一般内存8物理Rank,新研发的服务器内存采用2~4 物理Rank,使得服务器内存的工作的可控性更为强大并且与外部设备通信的更为快速。
相对于通常的Unbuffered DIMM,服务器使用的Registered DIMM 通过在内存条上缓冲信号并重驱动内存颗粒来提升内存支持容量,而 LRDIMM内存通过将当前RDIMM内存上的Register芯片改为一种IMB 内存隔离缓冲芯片来降低内存总线的负载,并相应地进一步提升内存支持容量。相比于通常的RDIMM,2Rank LRDIMM内存的功耗只有其 50%,4RankLRDIMM也能低到其75%。
本产品采用新型架构形式,架构形式有了新的突破。原来普通的处理器可以支持3个内存通道,每个内存通道最多支持3个RDIMM,而改用采用新架构后LRDIMM内存之后,同样的系统可以每通道支持到9个DIMM,内存容量提升到原来的三倍。
需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
最后应说明的是:以上实施例仅用以说明而非限制本发明的技术方案,尽管参照上述实施例对本发明进行了详细说明,本领域的普通技术人员应当理解:依然可以对本发明进行修改或者等同替换,而不脱离本发明的精神和范围,而所附权利要求意在涵盖落入本发明精神和范围中的这些修改或者等同替换。
Claims (4)
1.一种低负载的64GB容量新型服务器内存条,其特征在于:包括电子线路板(1),所述电子线路板(1)上通过线路连接设有存储芯片模块(2)、读写错误纠正模块(3)及模式寄存器模块(4)和金手指(5),所述金手指(5)中的部分对应典型连接的读写错误纠正模块(3)及模式寄存器模块(4)。
2.根据权利要求1所述的一种低负载的64GB容量新型服务器内存条,其特征在于:所述读写错误纠正模块(3)设有两个,分别设于电子线路板(1)的正面及反面。
3.根据权利要求2所述的一种低负载的64GB容量新型服务器内存条,其特征在于:所述模式寄存器模块(4)设于电子线路板(1)的正面。
4.根据权利要求3所述的一种低负载的64GB容量新型服务器内存条,其特征在于:所述电子线路板(1)上各个存储芯片模块(2)的分布采用交错式排列方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910002068.6A CN111402938A (zh) | 2019-01-02 | 2019-01-02 | 一种低负载的64gb容量新型服务器内存条 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910002068.6A CN111402938A (zh) | 2019-01-02 | 2019-01-02 | 一种低负载的64gb容量新型服务器内存条 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111402938A true CN111402938A (zh) | 2020-07-10 |
Family
ID=71428305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910002068.6A Pending CN111402938A (zh) | 2019-01-02 | 2019-01-02 | 一种低负载的64gb容量新型服务器内存条 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111402938A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040205433A1 (en) * | 2003-04-14 | 2004-10-14 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US20090119451A1 (en) * | 2007-11-07 | 2009-05-07 | Christopher Haywood | Redriven/Retimed Registered Dual Inline Memory Module |
CN204288069U (zh) * | 2014-12-19 | 2015-04-22 | 海太半导体(无锡)有限公司 | 一种服务器内存 |
CN204576342U (zh) * | 2014-12-18 | 2015-08-19 | 海太半导体(无锡)有限公司 | 一种服务器内存 |
CN209804266U (zh) * | 2019-01-02 | 2019-12-17 | 海太半导体(无锡)有限公司 | 一种低负载的64gb容量新型服务器内存条 |
-
2019
- 2019-01-02 CN CN201910002068.6A patent/CN111402938A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040205433A1 (en) * | 2003-04-14 | 2004-10-14 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US20090119451A1 (en) * | 2007-11-07 | 2009-05-07 | Christopher Haywood | Redriven/Retimed Registered Dual Inline Memory Module |
CN204576342U (zh) * | 2014-12-18 | 2015-08-19 | 海太半导体(无锡)有限公司 | 一种服务器内存 |
CN204288069U (zh) * | 2014-12-19 | 2015-04-22 | 海太半导体(无锡)有限公司 | 一种服务器内存 |
CN209804266U (zh) * | 2019-01-02 | 2019-12-17 | 海太半导体(无锡)有限公司 | 一种低负载的64gb容量新型服务器内存条 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
O'Connor et al. | Fine-grained DRAM: Energy-efficient DRAM for extreme bandwidth systems | |
US8930647B1 (en) | Multiple class memory systems | |
US10163508B2 (en) | Supporting multiple memory types in a memory slot | |
US8438328B2 (en) | Emulation of abstracted DIMMs using abstracted DRAMs | |
JP5205280B2 (ja) | メモリ回路システム及び方法 | |
US10869386B2 (en) | Method and structure for layout and routing of PCB | |
CN205015813U (zh) | 一种3u高密度微服务器 | |
US20140185352A1 (en) | Configurable-width memory channels for stacked memory structures | |
US20210074333A1 (en) | Package pin pattern for device-to-device connection | |
WO2023282941A1 (en) | Stacked memory chip solution with reduced package inputs/outputs (i/os) | |
CN101211649B (zh) | 带有固态磁盘的动态随机存取内存模块 | |
CN209804266U (zh) | 一种低负载的64gb容量新型服务器内存条 | |
US11687407B2 (en) | Shared error correction code (ECC) circuitry | |
CN205540398U (zh) | 内存子卡、主板及机箱 | |
US20230350795A1 (en) | Dual-port memory module design for composable computing | |
CN111402938A (zh) | 一种低负载的64gb容量新型服务器内存条 | |
US20230307030A1 (en) | Adaptive Wordline Refresh | |
US20210313744A1 (en) | Ground pin for device-to-device connection | |
WO2022198193A1 (en) | Configurable error correction code (ecc) circuitry and schemes | |
CN202120617U (zh) | 一种插槽式固态硬盘 | |
CN104765420A (zh) | 一种基于Power平台的内存板方案设计方法 | |
Kim et al. | A 640 MB/s bi-directional data strobed, double-data-rate SDRAM with a 40 mW DLL circuit for a 256 MB memory system | |
US20210328370A1 (en) | Leaf spring for improved memory module that conserves motherboard wiring space | |
Lee et al. | Understanding power-performance relationship of energy-efficient modern DRAM devices | |
EP4020472B1 (en) | Improved memory module that conserves motherboard wiring space |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |