CN111384926A - 数字滤波电路、系统、方法及数字滤波电路重构方法 - Google Patents
数字滤波电路、系统、方法及数字滤波电路重构方法 Download PDFInfo
- Publication number
- CN111384926A CN111384926A CN201811647852.4A CN201811647852A CN111384926A CN 111384926 A CN111384926 A CN 111384926A CN 201811647852 A CN201811647852 A CN 201811647852A CN 111384926 A CN111384926 A CN 111384926A
- Authority
- CN
- China
- Prior art keywords
- module
- signal
- control
- delay
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000001914 filtration Methods 0.000 claims abstract description 160
- 230000001934 delay Effects 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims description 44
- 238000012544 monitoring process Methods 0.000 claims description 33
- 239000000284 extract Substances 0.000 claims description 20
- 238000004148 unit process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/0081—Theoretical filter design of FIR filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
本申请涉及一种数字滤波电路、系统、方法及数字滤波电路重构方法。其中，一种数字滤波电路，旁路开关模块通过切换通断状态，以控制延时模块进入接入状态；处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；第一加法模块对延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；第二加法模块对相乘信号进行相加，得到滤波结果。本申请能够基于滤波阶数对滤波电路进行重构，并能利用同一滤波电路实现低阶滤波器以及高阶滤波器，提高电路的适用性，并降低了实现的复杂度。
Description
技术领域
本申请涉及信号处理技术领域，特别是涉及一种数字滤波电路、系统、方法及数字滤波电路重构方法。
背景技术
随着通信技术的发展，通信制式越发多样化，不同制式的单载波带宽也有所不同。在对数字信号进行处理时，不同制式以及不同带宽的数字信号对滤波阶数的要求也有所区别。此外，在数字滤波电路中，进行信号处理的FPGA(Field－Programmable Gate Array，现场可编程门阵列)中的乘法模块资源是极其有限的。因此，为提高数字滤波电路的通用性，一般要求数字滤波电路的阶数可进行动态配置，以提高数字滤波电路的兼容性，并降低其复杂度。
然而在实现的过程中，发明人发现传统技术至少存在如下问题：目前的数字滤波系统，无法在实现低复杂度的同时，保证低阶滤波器群时延小。
发明内容
基于此，有必要针对上述技术问题，提供一种能够在实现低复杂度的同时，保证低阶滤波器群时延小的数字滤波电路、系统、方法及数字滤波电路重构方法。
为了实现上述目的，一方面，本申请实施例提供了一种数字滤波电路，包括通路选择模块、旁路开关模块、第一加法模块、第二加法模块、用于接收输入信号的延时模块以及用于接收滤波系数的乘法模块；通路选择模块分别连接第一加法模块、乘法模块；延时模块分别连接第一加法模块、旁路开关模块；第二加法模块连接乘法模块；
旁路开关模块通过切换通断状态，以控制延时模块进入接入状态；处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；
第一加法模块对延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；
乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；
第二加法模块对相乘信号进行相加，得到滤波结果。
另一方面，本申请实施例还提供了一种数字滤波系统，包括上述任一项数字滤波电路，以及分别连接旁路开关模块、通路选择模块以及乘法模块的控制模组；
控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数；配置参数包括滤波阶数；
旁路开关模块基于开关控制信号切换通断状态；通路选择模块基于通路选择控制信号、导通第一加法模块与乘法模块的连接。
一方面，本申请实施例提供了一种数字滤波电路重构方法，包括以下步骤：
处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；其中，旁路开关模块通过切换通断状态、以控制延时模块进入接入状态；
第一加法模块对相应的延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；
乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；
第二加法模块对相乘信号进行相加，得到滤波结果。
另一方面，本申请实施例还提供了一种数字滤波方法，包括以下步骤：
控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数；配置参数包括滤波阶数；
开关控制信号用于指示旁路开关模块通过切换通断状态、以控制延时模块进入接入状态；通路选择控制信号用于指示通路选择模导通第一加法模块与乘法模块的连接。
上述技术方案中的一个技术方案具有如下优点和有益效果：
通过利用旁路开关模块切换通断状态，并控制延时模块的接入状态，以及利用通路选择模块、导通第一加法模块与乘法模块的连接，从而实现根据滤波阶数调整延时模块的接入状态、以及第一加法模块与乘法模块的连接状态，进而能基于滤波阶数对数字滤波电路进行重构，保证了低阶滤波器的群时延特性；通过利用同一数字滤波电路实现低阶滤波以及高阶滤波，避免需要通过两个滤波模块完成不同阶数的滤波应用，从而提高了数字滤波电路的适用性，并降低了实现的复杂度。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为一个实施例中数字滤波电路的第一示意性结构框图；
图2为一个实施例中数字滤波电路的第二示意性结构框图；
图3为一个实施例中延时模块与开关模块的示意性结构框图；
图4为一个实施例中数字滤波电路的第三示意性结构框图；
图5为一个实施例中数字滤波电路的第四示意性结构框图；
图6为一个实施例中数字滤波电路的第五示意性结构框图；
图7为一个实施例中数字滤波系统的第一示意性结构框图；
图8为一个实施例中数字滤波系统的第二示意性结构框图；
图9为一个实施例中数字滤波系统的第三示意性结构框图；
图10为一个实施例中数字滤波电路重构方法的流程示意图；
图11为一个实施例中数字滤波方法的流程示意图；
图12为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
随着通信技术的发展，通信制式越发多样化，从专网的TETRA(Trans EuropeanTrunked Radio，陆上集群无线电)、P25(Project 25)、PDT(Police DigitalTrunkingCommunicationSystem，警用数字集群)等，到公网的GSM(Global System ForMobile Communications，全球移动通信系统)、WCDMA(Wideband Code Division MultipleAccess，宽带码分多址)、CDMA(Code Division Multiple Access，码分多址2000)、LTE(Long Term Evolution，长期演进)等，不同制式所对应的单载波带宽也从6.25KHz(千赫兹)至20MHz(兆赫兹)。
由于制式和单载波带宽的多样化，系统进行信号处理的能力应相应地进行提升，才能有效处理不同制式、不同带宽的数字信号。一般在进行数字信号处理时，特别是在完成上下变频、采样率变换和/或信号成型等功能的时候，滤波电路都是不可或缺的器件，而不同制式以及不同带宽的数字信号对滤波电路的滤波阶数有不同的要求。但同时进行信号处理的FPGA器件中，乘法器的数量是极其有限的。因此，处理不同制式以及不同带宽的数字信号时，若提高滤波电路结构的通用性以及阶数的动态可配置性，则会提升滤波电路的兼容性，并有效降低滤波电路实现的复杂度。
传统技术可以通过人工对系数进行调整，以实现不同阶数的滤波电路，但其时延将会跟最高阶数滤波电路统一，无法保证低阶滤波电路的群时延特性，从而无法将滤波电路应用于对时延敏感的系统。若要保证低阶滤波电路的群时延，需要单独例化一个模块实现低阶的滤波电路，这种情况下，在使用同一模块进行滤波时，仅能实现对相同阶数的滤波电路进行系数重载，在对不同阶数的滤波电路进行处理时，需要调用两个不同的模块，即无法由同一模块实现低阶滤波电路和高阶滤波电路，增加了实现复杂度。
其中，数字滤波电路的通用数字表达式如下式所示：
其中，t为时间；N为滤波阶数；h(i)为滤波系数；X(t)为输入信号。
根据滤波系数的对称特性，FIR滤波器的系数为奇对称或偶对称，所以相应的滤波系数是对称的。例如，当FIR滤波系数为偶对称时，则h(0)＝h(N)，h(1)＝h(N-1)，h(2)＝h(N-2)，h(3)＝h(N-3)，并可以此类推。因此，在基于滤波系数对称的特征设计滤波电路时，可节省乘法器资源。
在一个实施例中，如图1所示，提供了一种数字滤波电路，包括通路选择模块110、旁路开关模块120、第一加法模块130、第二加法模块140、用于接收输入信号的延时模块150以及用于接收滤波系数的乘法模块160；通路选择模块110分别连接第一加法模块130、乘法模块160；延时模块150分别连接第一加法模块130、旁路开关模块120；第二加法模块140连接乘法模块160；
旁路开关模块120通过切换通断状态，以控制延时模块150进入接入状态；处于接入状态的延时模块150、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块130；
第一加法模块130对延时信号进行相加，得到第一相加信号，并通过通路选择模块110、将第一相加信号传输给乘法模块160；
乘法模块160处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块140；
第二加法模块140对相乘信号进行相加，得到滤波结果。
其中，旁路开关模块根据滤波阶数切换通断状态，以控制延时模块进入接入状态；第一加法模块与第二加法模块均包括加法器；乘法模块包括乘法器。
具体地，输入信号输入到延时模块时，延时模块根据旁路开关的通断状态、调整接入状态，以实现根据滤波阶数对输入信号进行延时处理。第一加法模块接收延时模块传输的延时信号，并将滤波系数对称的延时信号输入到同一加法器中，从而实现将滤波系数对称的延时信号进行相加。例如滤波阶数为N时，可将X(0)与X(N)输入到同一加法器的信号输入端，将X(1)与X(N-1)输入到同一加法器的信号输入端，将X(2)与X(N-2)输入到同一加法器的信号输入端，将X(3)与X(N-3)输入到同一加法器的信号输入端，并可以此类推，分别令X(0)与X(N)，X(1)与X(N-1)，X(2)与X(N-2)，X(3)与X(N-3)等信号进行相加，并得到相应的相加信号，如可得到X(0)与X(N)的和、X(1)与X(N-1)的和、X(2)与X(N-2)的和、以及X(3)与X(N-3)的和等，各相加信号构成第一相加信号。
通路选择模块根据滤波阶数导通第一加法模块与乘法模块的连接，即通路选择模块根据滤波阶数，将第一相加信号中的各相加信号输入乘法器的信号输入端。具体地，可通过将第一加法模块中各加法器的信号输出端连接至对应的乘法器的信号输入端实现。乘法器将各相加信号乘以其对应的滤波系数，如可将X(0)与X(N)的和乘以h(0)、将X(1)与X(N-1)的和乘以h(1)、将X(2)与X(N-2)的和乘以h(2)以及将X(3)与X(N-3)的和乘以h(3)，从而得到相乘信号，并将相乘信号传输给第二加法模块，第二加法模块对接收到的相乘信号进行相加，得到滤波结果，即各相乘信号相加的和。
其中，可将各相加信号分别输入不同乘法器的信号输入端，例如可将X(0)与X(N)的和输入第一乘法器的信号输入端、将X(1)与X(N-1)的和输入第二乘法器的信号输入端、将X(2)与X(N-2)的和输入第三乘法器的信号输入端、以及将X(3)与X(N-3)的和输入第四乘法器的信号输入端，并通过各乘法器得到多个相乘信号；或是可以将各相加信号输入同一乘法器的信号输入端，其中，各相加信号的输入应与接收到的滤波系数对应，即当乘法器接收h(0)时，将X(0)与X(N)的和输入到乘法器的信号输入端，并得到相乘信号，从而实现乘法器的复用，进而可节省乘法器资源。
进一步地，滤波器系数可跟不同时刻的信号和相对应，当时滤波电路的时钟信号与采样率关系满足乘法器的复用倍数时，可通过1个乘法器完成滤波功能，即可以通过通路选择模块将各相加信号同时送入同一个乘法器。
需要说明的是，第一加法模块并不只对X(0)与X(N)，X(1)与X(N-1)，X(2)与X(N-2)，X(3)与X(N-3)进行相加，即第一相加信号中各相加信号的数量并不只限于四个，其具体数量应根据滤波阶数确定，可以为
个(N为滤波阶数)。当滤波阶数N为偶数阶时，可将
单独输入到第一加法模块对应的加法器中，则进行处理后，该加法器的信号输出端得到的信号依然为
即可不对
进行相加。例如当滤波阶数为4时，第一加法模块应分别对X(0)与X(4)、X(1)与X(3)进行相加，并可将X(2)单独地输入到第一加法模块对应的加法器中，即该加法器的信号输入端可只接受X(2)，且在该加法器的信号输出端得到的输出为X(2)。当滤波阶数为5时，第一加法模块应分别对X(0)与X(5)、X(1)与X(4)、X(2)与X(3)进行相加，并得到第一相加信号。
上述数字滤波电路中，通过利用旁路开关模块切换通断状态，并控制延时模块的接入状态，以及利用通路选择模块、导通第一加法模块与乘法模块的连接，从而实现根据滤波阶数调整延时模块的接入状态、以及第一加法模块与乘法模块的连接状态，进而能基于滤波阶数对数字滤波电路进行重构，保证了低阶滤波器的群时延特性；通过利用同一数字滤波电路实现低阶滤波以及高阶滤波，避免需要通过两个滤波模块完成不同阶数的滤波应用，从而提高了数字滤波电路的适用性，并降低了实现的复杂度。
在一个实施例中，如图2所示，提供了一种数字滤波电路，包括通路选择模块、旁路开关模块210、第一加法模块220、第二加法模块230、用于接收输入信号的延时模块240以及用于接收滤波系数的乘法模块250；通路选择模块分别连接第一加法模块220、乘法模块250；延时模块240分别连接第一加法模块220、旁路开关模块210；第二加法模块230连接乘法模块250；
旁路开关模块210通过切换通断状态，以控制延时模块240进入接入状态；处于接入状态的延时模块240、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块220；
第一加法模块220对延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块250；
乘法模块250处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块230；
第二加法模块230对相乘信号进行相加，得到滤波结果。
其中，通路选择模块连接第二加法模块230；
通路选择模块包括第一选择单元260以及第二选择单元270；第一选择单元260分别连接第一加法模块220以及乘法模块250；第二选择单元270连接第二加法模块230；
第一加法模块220通过第一选择单元260、将第一相加信号传输给乘法模块250；
第二选择单元270用于从第二加法模块230的信号输出端获取滤波结果。
其中，旁路开关模块根据滤波阶数切换通断状态，以控制延时模块进入接入状态；第一加法模块与第二加法模块均包括加法器；乘法模块包括乘法器。
具体地，输入信号输入到延时模块时，延时模块根据旁路开关的通断状态，调整接入状态，以实现根据滤波阶数对输入信号进行延时处理。第一加法模块接收延时模块传输的延时信号，并将滤波系数对称的延时信号输入到同一加法器中，从而实现将滤波系数对称的延时信号进行相加
第一选择单元根据接收到的选择控制信号导通第一加法模块与乘法模块的连接，即第一选择单元根据选择控制信号，将第一相加信号中的各相加信号输入乘法器的信号输入端，可通过将第一加法模块中各加法器的信号输出端连接至对应的乘法器的信号输入端实现。乘法器将各相加信号乘以其对应的滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块，第二加法模块对接收到的相乘信号进行相加，并通过第二选择单元、选择并获取第二加法模块中相应的加法器的输出信号，从而得到滤波结果，即各相乘信号相加的和。其中，选择控制信号可根据滤波阶数确定。
其中，可将各相加信号分别输入不同乘法器的信号输入端，并通过各乘法器得到多个相乘信号；或是可以将各相加信号在不同时刻输入同一乘法器的信号输入端，其中，各相加信号的输入应与接收到的滤波系数对应，并得到相乘信号，从而实现乘法器的复用，进而可节省乘法器资源。第二加法模块可通过多个加法器对对接收到的相乘信号进行相加，也可通过单个加法器对接收到的相乘信号进行相加，通过第二选择单元，可以从对应的加法器的信号输出端得到滤波结果，并可将滤波结果进行输出。
需要说明的是，当滤波阶数N为偶数阶时，可将
单独输入到第一加法模块对应的加法器中，则进行处理后，该加法器的信号输出端得到的信号依然为
即可不对
进行相加。
在一个具体的实施例中，如图3所示，延时模块包括至少两个延时单元；旁路开关模块包括至少两个旁路开关；
各旁路开关分别一一对应连接各延时单元；
各旁路开关通过切换通断状态、以控制各延时单元的工作状态。
其中，延时模块进入接入状态可以包括延时模块中的各延时单元的接入状态，以及处于接入状态的延时单元的个数；旁路开关模块可包括普通旁路开关单元310与奇偶控制开关单元320；奇偶控制开关单元320用于根据滤波阶数的奇偶性控制对应的延时单元的接入状态；普通旁路开关单元310用于根据滤波阶数控制对应的延时单元的接入状态。
具体地，各旁路开关可分别一一对应连接各延时单元；或除第一延时单元外，各旁路开关可分别一一对应连接各延时单元。由于旁路开关的第一端连接延时单元的第一端，旁路开关的第二端连接延时单元的第二端，当旁路开关闭合时，两端分别与该旁路开关连接的延时单元会被旁路，即输入信号将不会通过该延时单元。因此，可通过切换各旁路开关的通断状态，从而控制各延时单元的工作状态，即各延时单元是否被旁路。若旁路开关闭合，则该旁路开关控制的延时单元被旁路，该延时单元处于非工作状态，输入信号将不会通过该延时单元；若旁路开关断开，则该旁路开关控制的延时单元处于工作状态，输入信号将通过该延时单元，进而能够控制输入信号在延时模块中的延时次数。
进一步地，普通旁路开关单元可包括两个旁路开关，两个旁路开关分别控制不同的延时单元。同一普通旁路开关单元中的旁路开关的通断状态相同，即两个旁路开关会同时断开，或同时闭合，以分别控制两个相应的延时单元进入同一工作状态。
需要说明的是，延时模块中延时单元的数量并不只限于7个，延时单元的数量可取决于数字滤波电路所能实现的最高滤波阶数，或可根据实际情况以及设计需求，对延时单元进行增删；此外，普通旁路开关单元的数量也并不只限于2个，可根据延时模块中延时单元的数量、对普通旁路开关单元进行增删。
下面通过一个具体的例子进行说明，如图4所示，提供了一种数字滤波电路，包括第一选择单元、第二选择单元、旁路开关模块、第一加法模块、第二加法模块、用于接收输入信号的延时模块以及用于接收滤波系数的乘法模块；第一选择单元连接第一加法模块、乘法模块；延时模块分别连接第一加法模块、旁路开关模块；第二加法模块连接乘法模块、第二选择单元；
旁路开关模块通过切换通断状态，以控制延时模块进入接入状态；处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；
第一加法模块对延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；
乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；
第二加法模块对相乘信号进行相加，得到滤波结果。
第一加法模块通过第一选择单元、将第一相加信号传输给乘法模块；
第二选择单元用于从第二加法模块的信号输出端获取滤波结果；
延时模块包括至少两个延时单元；旁路开关模块包括至少两个旁路开关；
各旁路开关分别一一对应连接各延时单元；
各旁路开关通过切换通断状态、以控制各延时单元的工作状态。
其中，旁路开关模块根据开关控制信号切换通断状态，以控制延时模块进入接入状态；第一加法模块与第二加法模块均包括加法器；乘法模块包括乘法器；旁路开关可包括奇偶控制开关单元与普通旁路开关单元；奇偶控制开关单元用于根据滤波阶数的奇偶性控制对应的延时单元的接入状态；普通旁路开关单元用于根据滤波阶数控制对应的延时单元的接入状态。
具体地，普通开关单元可包括
个(N为滤波阶数)，如图4所示，共包括m个普通开关单元(m为
)，分别为S1、S2、S3、……、Sm-1以及Sm。当滤波阶数为9时，将普通旁路开关单元S1、普通旁路开关单元S2、普通旁路开关单元S3以及奇偶控制开关单元Seo断开，并将其它普通旁路开关单元闭合，形成9级时延点，当乘法器复用倍数为5时，可用单个乘法器就可以完成所有乘法操作，此时，数字滤波电路如图5所示。第一选择单元将第一加法模块中的加法器A1、加法器A2、加法器A3、加法器A4以及加法器A5的输出全部连接至乘法器M1处，并作为乘法器M1的数据输入。第二选择单元将第二加法模块中的加法器A6的输出作为滤波结果即可。
进一步地，当滤波阶数为8时，普通旁路开关单元S1、普通旁路开关单元S2以及普通旁路开关单元S3断开，奇偶控制开关单元Seo以及其他旁路开关闭合，形成8级时延点，当乘法器复用倍数为5时，可用单个乘法器就可以完成所有乘法操作，此时，数字滤波电路如图6所示。第一选择单元将第一加法模块中的加法器A1、加法器A2、加法器A3、加法器A4以及加法器A5的输出全部连接至乘法器M1处，并作为乘法器M1的数据输入。第二选择单元将第二加法模块中的加法器A6的输出作为滤波结果即可。
需要说明的是，乘法器的复用倍数可以与根据采样率和工作时钟确定；延时模块中延时单元的数量并不只限于8或9个，延时单元的数量可取决于数字滤波电路所能实现的最高滤波阶数，或可根据实际情况以及设计需求，对延时单元进行增删；普通旁路开关单元的数量也并不只限于2个，可根据延时模块中延时单元的数量、对普通旁路开关单元进行增删。此外。乘法器复用倍数可根据控制信息进行调整，并不只限于5。
通过上述数字滤波电路，解决了现有技术需要通过例化两个针对不同阶数的滤波模块，以完成不同阶数的滤波应用，避免了例化两个滤波模块所导致的对可编程逻辑器件适应性的影响，并降低了数字滤波电路实现的复杂度。此外，通过对链路通道进行重构，能够在高阶滤波电路与低阶滤波电路共用同一数字滤波电路的同时，保证低阶滤波电路的群时延特性。
上述数字滤波电路中，通过利用第一选择单元导通第一加法模块与乘法模块的连接，以及利用各旁路开关分别一一对应连接各延时单元，从而能够通过第一选择单元实现乘法器的复用，进而能在乘法器数量相同的情况下，实现更高阶的数字滤波电路；同时，可通过各旁路开关控制延时单元的工作状态，从而能够按照接收到的延时控制信息控制输入信号在延时模块中的延时次数，实现数字滤波电路的链路通道重构。其中，延时控制信息根据滤波阶数确定。
在一个实施例中，如图7所示，提供了一种数字滤波系统，包括上述任一实施例的数字滤波电路，以及分别连接旁路开关模块、第一选择单元、第二选择单元以及乘法模块的控制模组；
控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数；配置参数包括滤波阶数；
旁路开关模块基于开关控制信号切换通断状态；通路选择模块基于通路选择控制信号、导通第一加法模块与乘法模块的连接。
其中，配置参数可以包括滤波阶数、滤波电路类型、带宽信息、乘法器复用倍数；控制信息可以包括配置参数、复位控制信号、旁路控制信号和/或溢出控制信号。
其中，旁路开关模块根据滤波阶数切换通断状态，以控制延时模块进入接入状态；第一加法模块与第二加法模块均包括加法器；乘法模块包括乘法器。
具体地，通过控制模组接收控制信息，并根据接口协议对控制信息进行解析，提取出配置参数。控制模块基于配置参数得到滤波阶数，并可根据滤波阶数分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数。
旁路开关模块根据开关控制信号切换通断状态，以使延时模块调整其接入状态，并能够根据滤波阶数对输入信号进行延时处理。通路选择模块根据滤波阶数导通第一加法模块与乘法模块的连接，即通路选择模块根据滤波阶数，将第一相加信号中的各相加信号输入乘法器的信号输入端，可通过将第一加法模块中各加法器的信号输出端连接至对应的乘法器的信号输入端实现。
上述数字滤波系统中，通过控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，向数字滤波电路传输控制信号，以实现数字滤波电路能够基于滤波阶数进行自动重构，并对输入信号进行滤波处理。
在一个实施例中，如图8所示，提供了一种数字滤波系统，包括上述任一实施例的数字滤波电路，以及分别连接旁路开关模块、通路选择模块以及乘法模块的控制模组；
控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数；配置参数包括滤波阶数；
旁路开关模块基于开关控制信号切换通断状态；通路选择模块基于通路选择控制信号、导通第一加法模块与乘法模块的连接。
其中，控制信息包括滤波电路类型和滤波参数。
控制模组包括监控处理模块810，分别连接监控处理模块810、旁路开关模块以及通路选择模块的阶数控制模块820，以及分别连接监控处理模块810、乘法模块的系数输出模块830；
监控处理模块810根据控制信息，向阶数控制模块820传输第一控制时序、以及向系数输出模块830传输第二控制时序；
阶数控制模块820根据第一控制时序、从控制信息中提取滤波阶数，并基于滤波阶数向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号；
系数输出模块830根据第二控制时序，向乘法模块传输滤波系数。
具体地，配置参数可以包括滤波阶数、滤波电路类型、带宽信息和/或乘法器复用倍数；控制信息可以包括配置参数、复位控制信号、旁路控制信号和/或溢出控制信号。监控处理模块可对控制信息进行提取，并根据提取到的信息分别向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序。此外，监控处理模块还可作为监控信息的接口，其中，监控信息可以包括控制信息以及报警信号。监控处理模块可通过监控信息接收控制信息，或发送报警信号等。
进一步地，可通过利用监控处理模块输出接收到控制信息，如输出滤波阶数、滤波电路类型、带宽信息、乘法器复用倍数等参数。
阶数控制模块根据第一控制时序、从控制信息中提取滤波阶数。具体地，第一控制时序可以为阶数控制模块的读写使能信号，用于控制阶数控制模块进入读数据或写数据，如第一控制时序控制为读使能信号，则阶数控制模块获取滤波阶数；第一控制时序控制为写使能信号，则阶数控制模块将获取到的滤波阶数写入阶数控制模块的存储器中，将滤波阶数进行存储。此外，阶数控制模块根据滤波阶数，生成并输出阶数控制信号(即向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号)。系数控制模块，可以根据第二控制时序，向乘法模块传输滤波系数，即分别向乘法模块中各乘法器传输相应的滤波系数。其中，系数控制模块可将滤波系数输出至相应的系数缓存器中，以供各乘法器调用。
在一个具体的实施例中，阶数控制模块连接系数输出模块；
阶数控制模块根据将滤波阶数、向系数输出模块传输第三控制时序；
系数输出模块根据第二控制时序以及第三控制时序，向乘法模块传输滤波系数。
具体地，阶数控制模块还向系数控制模块传输第三控制时序。第三控制时序可以为系数传输辅助控制信号。当当前滤波阶数小于数字滤波电路的最大阶数时，超过部分的滤波系数自动用零填充。当乘法器进行复用时，系数控制模块按相应的分组时序输出至对应的系数缓存器中缓存，以供相应的乘法器实时调用。
在一个具体的实施例中，系数输出模块包括分别连接监控处理模块、阶数控制模块以及乘法模块的系数存储单元；
系数存储单元存储滤波系数，并根据第二控制时序、以及滤波阶数，输出滤波系数至乘法模块。
其中，系数存储单元用于存储特定配置参数所对应的各滤波系数。
具体地，系数存储单元可以用于存储滤波系数，并根据第二控制时序，向乘法模块传输滤波系数，即分别向乘法模块中各乘法器传输相应的滤波系数。其中，系数控制模块可将滤波系数输出至相应的系数缓存器中，以供各乘法器调用。
在一个具体的实施例中，系数输出模块包括系数运算单元以及系数存储单元；系数运算单元分别连接系数存储单元、监控处理模块以及阶数控制模块；系数存储单元分别连接监控处理模块、以及乘法模块；
系数运算单元处理配置参数，得到滤波系数，并将滤波系数传输给系数存储单元；
系数存储单元存储滤波系数，并根据第二控制时序、以及第三控制时序，输出滤波系数至乘法模块。
具体地，系数运算单元根据配置参数进行计算，得到滤波系数，并将计算得到的滤波系数传输给系数存储单元进行存储。系数存储单元可以根据第二控制时序，向乘法模块传输滤波系数，即分别向乘法模块中各乘法器传输相应的滤波系数。其中，系数控制模块可将滤波系数输出至相应的系数缓存器中，以供各乘法器调用。通过系数运算单元可实现动态地根据配置参数计算滤波系数，使得数字滤波系统的使用更为灵活，提高适用性。
下面通过一个具体的例子进行说明，如图9所示，提供了一种数字滤波系统，包括数字滤波电路、监控处理模块，分别连接监控处理模块、旁路开关模块以及通路选择模块的阶数控制模块，以及分别连接监控处理模块、乘法模块、以及阶数控制模块的系数输出模块；
监控处理模块根据控制信息，向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序；
阶数控制模块根据第一控制时序、从控制信息中提取滤波阶数，并基于滤波阶数向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号；
系数输出模块根据第二控制时序，向乘法模块传输滤波系数。
其中，数字滤波电路包括通路选择模块、旁路开关模块、第一加法模块、第二加法模块、用于接收输入信号的延时模块以及用于接收滤波系数的乘法模块；通路选择模块分别连接第一加法模块、乘法模块；延时模块分别连接第一加法模块、旁路开关模块；第二加法模块连接乘法模块；
旁路开关模块通过切换通断状态，以控制延时模块进入接入状态；处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；
第一加法模块对延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；
乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；
第二加法模块对相乘信号进行相加，得到滤波结果。
其中，通路选择模块连接第二加法模块；
通路选择模块包括第一选择单元以及第二选择单元；第一选择单元分别连接第一加法模块以及乘法模块；第二选择单元连接第二加法模块；
第一加法模块通过第一选择单元、将第一相加信号传输给乘法模块；
第二选择单元用于从第二加法模块的信号输出端获取滤波结果；
延时模块包括至少两个延时单元；旁路开关模块包括至少两个旁路开关；
各旁路开关分别一一对应连接各延时单元；
各旁路开关通过切换通断状态、以控制各延时单元的工作状态。
其中，旁路开关模块根据滤波阶数切换通断状态，以控制延时模块进入接入状态；第一加法模块与第二加法模块均包括加法器；乘法模块包括乘法器；旁路开关可包括奇偶控制开关单元与普通旁路开关单元；奇偶控制开关单元用于根据滤波阶数的奇偶性控制对应的延时单元的接入状态；普通旁路开关单元用于根据滤波阶数控制对应的延时单元的接入状态。
具体地，监控处理模块可对控制信息进行提取，并根据提取到的信息分别向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序。此外，监控处理模块还可作为监控信息的接口，其中，监控信息可以包括控制信息以及报警信号。监控处理模块可通过监控信息接收控制信息，或发送报警信号等。
阶数控制模块根据第一控制时序、从控制信息中提取滤波阶数。其中，第一控制时序可以为阶数控制模块的读写使能信号，用于控制阶数控制模块进入读数据或写数据，如第一控制时序控制为读使能信号，则阶数控制模块获取滤波阶数；第一控制时序控制为写使能信号，则阶数控制模块将获取到的滤波阶数写入阶数控制模块的存储器中，将滤波阶数进行存储。此外，阶数控制模块根据滤波阶数，生成并输出阶数控制信号(即向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号)。
系数控制模块，可以根据第二控制时序，向乘法模块传输滤波系数，即分别向乘法模块中各乘法器传输相应的滤波系数。其中，系数控制模块可将滤波系数输出至相应的系数缓存器中，以供各乘法器调用。
上述数字滤波系统中，通过利用监控处理模块根据控制信息，向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序，利用阶数控制模块根据第一控制时序、从控制信息中提取滤波阶数，并基于滤波阶数向数字滤波电路传输控制信号，以及利用系数输出模块，根据第二控制时序，向数字滤波电路传输滤波系数，从而能够更有效地处理接收到的控制信息，并基于控制信息向数字滤波电路传输控制信号。
在一个实施例中，如图10所示，提供了一种数字滤波电路重构方法，包括以下步骤：
步骤102，处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块。
其中，旁路开关模块通过切换通断状态、以控制延时模块进入接入状态。
具体地，输入信号输入到延时模块时，延时模块根据旁路开关的通断状态，调整接入状态，以使延时模块能够根据滤波阶数对输入信号进行延时处理。
步骤104，模块对相应的延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块。
其中，第一加法模块可以包括加法器。
具体地，第一加法模块接收延时模块传输的延时信号，并将滤波系数对称的延时信号输入到同一加法器中，从而实现将滤波系数对称的延时信号进行相加或相减。若滤波系数为偶对称，则将滤波系数对称的延时信号进行相加；若滤波系数为奇对称，则将滤波系数对称的延时信号进行相减。
步骤106，乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块。
其中，乘法模块可以包括乘法器。
具体地，通路选择模块根据滤波阶数导通第一加法模块与乘法模块的连接，即通路选择模块根据滤波阶数，将第一相加信号中的各相加信号输入乘法器的信号输入端，可通过将第一加法模块中各加法器的信号输出端连接至对应的乘法器的信号输入端实现。乘法器将各相加信号乘以其对应的滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块。
步骤108，第二加法模块对相乘信号进行相加，得到滤波结果。
具体地，第二加法模块对接收到的相乘信号进行相加，得到滤波结果，即各相乘信号相加的和。
在一个实施例中，提供了一种数字滤波方法，包括以下步骤：
控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数，分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数。
其中，配置参数包括滤波阶数；开关控制信号用于指示旁路开关模块通过切换通断状态、以控制延时模块进入接入状态；通路选择控制信号用于指示通路选择模导通第一加法模块与乘法模块的连接。
具体地，通过控制模组接收控制信息，并根据接口协议对控制信息进行解析，提取出配置参数。控制模块基于配置参数得到滤波阶数，并可根据滤波阶数分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号、以及向乘法模块传输滤波系数。
旁路开关模块根据开关控制信号切换通断状态，以使延时模块调整其接入状态，并能够根据滤波阶数对输入信号进行延时处理。通路选择模块根据滤波阶数导通第一加法模块与乘法模块的连接，即通路选择模块根据滤波阶数，将第一相加信号中的各相加信号输入乘法器的信号输入端，可通过将第一加法模块中各加法器的信号输出端连接至对应的乘法器的信号输入端实现。
下面通过一个具体的例子进行说明，如图11所示，提供了一种数字滤波方法，包括以下步骤：
步骤202，监控处理模块根据控制信息，向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序。
具体地，监控处理模块接收控制信息，并按照接口协议完成数据的解析，提取出数字滤波电路的配置参数，根据配置参数生成阶数控制模块的控制时序(即第一控制时序)，以及系数控制模块的控制时序(即第二控制时序)，并分别向阶数控制模块传输第一控制时序、以及向系数输出模块传输第二控制时序。
步骤204，阶数控制模块根据第一控制时序、从控制信息中提取滤波阶数，并基于滤波阶数向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号。
具体地，阶数控制模块利用第一控制时序提取相应的滤波阶数，并根据滤波阶数生成开关控制信号以及通路选择控制信号，并分别向旁路开关模块传输开关控制信号、向通路选择模块传输通路选择控制信号，以实现对旁路开关模块的普通旁路开关单元和奇偶控制开关单元进行导通控制，以及通过控制通路选择模块实现数字滤波电路链路通道重构。
步骤206，系数输出模块根据第二控制时序，向乘法模块传输滤波系数。
具体地，向乘法模块传输滤波系数，即分别向乘法模块中各乘法器传输相应的滤波系数。其中，系数控制模块可将滤波系数输出至相应的系数缓存器中，以供各乘法器调用。当配置参数中的滤波阶数小于数字滤波电路的最大滤波阶数时，超过部分的滤波系数自动用零填充。当乘法器进行复用时，系数控制模块按相应的分组时序输出至对应的系数缓存器中缓存，以供相应的乘法器实时调用。
进一步地，例如需要实现9阶滤波器，且乘法器复用倍数为5倍时，其系数分组为1组，即可用单个乘法器就可以完成所有乘法操作，故系数进行分组后可缓存于系数缓存器中。
步骤208，利用重构后的数字滤波电路对输入信号进行滤波处理，得到滤波结果。
具体地，通过步骤202、步骤204以及步骤206，可完成数字滤波电路的重构，并可利用重构后的数字滤波电路，输入信号进行滤波处理，得到滤波结果。
应该理解的是，虽然图10-11的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图10-11中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，提供了一种数字滤波电路重构装置，包括：延时信号获取模块、第一相加信号获取模块、相乘信号获取模块以及滤波结果获取模块，其中：
延时信号获取模块，用于处于接入状态的延时模块、对输入信号进行延时处理，得到延时信号，并将延时信号传输给第一加法模块；
第一相加信号获取模块，用于第一加法模块对相应的延时信号进行相加，得到第一相加信号，并通过通路选择模块、将第一相加信号传输给乘法模块；
相乘信号获取模块，用于乘法模块处理第一相加信号以及滤波系数，得到相乘信号，并将相乘信号传输给第二加法模块；
滤波结果获取模块，用于第二加法模块对相乘信号进行相加，得到滤波结果。
关于数字滤波电路重构装置的具体限定可以参见上文中对于数字滤波电路重构方法的限定，在此不再赘述。上述数字滤波电路重构装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种数字滤波装置，包括：配置参数获取模块、控制信号传输模块以及滤波系数传输模块，其中：
配置参数获取模块，用于控制模组对接收到的控制信息进行提取，得到配置参数，并基于配置参数；
控制信号传输模块，用于控制模组分别向旁路开关模块传输开关控制信号、以及向通路选择模块传输通路选择控制信号；
滤波系数传输模块，用于向乘法模块传输滤波系数。
关于数字滤波装置的具体限定可以参见上文中对于数字滤波方法的限定，在此不再赘述。上述数字滤波装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储滤波系数和/或配置参数数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种数字滤波电路重构方法。
本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种数字滤波电路，其特征在于，包括通路选择模块、旁路开关模块、第一加法模块、第二加法模块、用于接收输入信号的延时模块以及用于接收滤波系数的乘法模块；所述通路选择模块分别连接所述第一加法模块、所述乘法模块；所述延时模块分别连接所述第一加法模块、所述旁路开关模块；所述第二加法模块连接所述乘法模块；
所述旁路开关模块通过切换通断状态，以控制所述延时模块进入接入状态；处于所述接入状态的所述延时模块、对所述输入信号进行延时处理，得到延时信号，并将所述延时信号传输给所述第一加法模块；
所述第一加法模块对所述延时信号进行相加，得到第一相加信号，并通过所述通路选择模块、将所述第一相加信号传输给所述乘法模块；
所述乘法模块处理所述第一相加信号以及所述滤波系数，得到相乘信号，并将所述相乘信号传输给所述第二加法模块；
所述第二加法模块对所述相乘信号进行相加，得到滤波结果。
2.根据权利要求1所述的数字滤波电路，其特征在于，所述通路选择模块连接所述第二加法模块；
所述通路选择模块包括第一选择单元以及第二选择单元；所述第一选择单元分别连接所述第一加法模块以及所述乘法模块；所述第二选择单元连接所述第二加法模块；
所述第一加法模块通过所述第一选择单元、将所述第一相加信号传输给所述乘法模块；
所述第二选择单元用于从所述第二加法模块的信号输出端获取所述滤波结果。
3.根据权利要求2所述的数字滤波电路，其特征在于，所述延时模块包括至少两个延时单元；所述旁路开关模块包括至少两个旁路开关；
各所述旁路开关分别一一对应连接各所述延时单元；
各所述旁路开关通过切换通断状态、以控制各所述延时单元的工作状态。
4.一种数字滤波系统，其特征在于，包括如权利要求1至3任一项所述的数字滤波电路，以及分别连接所述旁路开关模块、所述通路选择模块以及所述乘法模块的控制模组；
所述控制模组对接收到的控制信息进行提取，得到配置参数，并基于所述配置参数，分别向所述旁路开关模块传输开关控制信号、向所述通路选择模块传输通路选择控制信号、以及向所述乘法模块传输所述滤波系数；所述配置参数包括滤波阶数；
所述旁路开关模块基于所述开关控制信号切换通断状态；所述通路选择模块基于所述通路选择控制信号、导通所述第一加法模块与所述乘法模块的连接。
5.根据权利要求4所述的数字滤波系统，其特征在于，所述控制信息包括滤波电路类型和滤波参数；
所述控制模组包括监控处理模块，分别连接所述监控处理模块、所述旁路开关模块以及所述通路选择模块的阶数控制模块，以及分别连接所述监控处理模块、所述乘法模块的系数输出模块；
所述监控处理模块根据所述控制信息，向所述阶数控制模块传输第一控制时序、以及向所述系数输出模块传输第二控制时序；
所述阶数控制模块根据所述第一控制时序、从所述控制信息中提取所述滤波阶数，并基于所述滤波阶数向所述旁路开关模块传输所述开关控制信号、向所述通路选择模块传输所述通路选择控制信号；
所述系数输出模块根据所述第二控制时序，向所述乘法模块传输所述滤波系数。
6.根据权利要求5所述的数字滤波系统，其特征在于，所述阶数控制模块连接所述系数输出模块；
所述阶数控制模块根据将所述滤波阶数、向所述系数输出模块传输第三控制时序；
所述系数输出模块根据所述第二控制时序以及所述第三控制时序，向所述乘法模块传输所述滤波系数。
7.根据权利要求6所述的数字滤波系统，其特征在于，所述系数输出模块包括分别连接所述监控处理模块、所述阶数控制模块以及所述乘法模块的系数存储单元；
所述系数存储单元存储所述滤波系数，并根据所述第二控制时序、以及所述第三控制时序，输出所述滤波系数至所述乘法模块。
8.根据权利要求6所述的数字滤波系统，其特征在于，所述系数输出模块包括系数运算单元以及系数存储单元；所述系数运算单元分别连接所述系数存储单元、所述监控处理模块以及所述阶数控制模块；所述系数存储单元分别连接所述监控处理模块、以及所述乘法模块；
所述系数运算单元处理所述配置参数，得到所述滤波系数，并将所述滤波系数传输给所述系数存储单元；
所述系数存储单元存储所述滤波系数，并根据所述第二控制时序、以及所述滤波阶数，输出所述滤波系数至所述乘法模块。
9.一种基于权利要求1至3任一项所述的数字滤波电路的数字滤波电路重构方法，其特征在于，包括以下步骤：
处于接入状态的所述延时模块、对输入信号进行延时处理，得到延时信号，并将所述延时信号传输给所述第一加法模块；其中，所述旁路开关模块通过切换通断状态、以控制所述延时模块进入所述接入状态；
所述第一加法模块对相应的所述延时信号进行相加，得到第一相加信号，并通过所述通路选择模块、将所述第一相加信号传输给所述乘法模块；
所述乘法模块处理所述第一相加信号以及所述滤波系数，得到相乘信号，并将所述相乘信号传输给所述第二加法模块；
所述第二加法模块对所述相乘信号进行相加，得到滤波结果。
10.一种基于权利要求4至8任一项所述的数字滤波系统的数字滤波方法，其特征在于，包括以下步骤：
所述控制模组对接收到的控制信息进行提取，得到配置参数，并基于所述配置参数，分别向所述旁路开关模块传输开关控制信号、向所述通路选择模块传输通路选择控制信号、以及向所述乘法模块传输滤波系数；所述配置参数包括滤波阶数；
所述开关控制信号用于指示所述旁路开关模块通过切换通断状态、以控制所述延时模块进入接入状态；所述通路选择控制信号用于指示所述通路选择模导通所述第一加法模块与所述乘法模块的连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811647852.4A CN111384926B (zh) | 2018-12-29 | 2018-12-29 | 数字滤波电路、系统、方法及数字滤波电路重构方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811647852.4A CN111384926B (zh) | 2018-12-29 | 2018-12-29 | 数字滤波电路、系统、方法及数字滤波电路重构方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111384926A true CN111384926A (zh) | 2020-07-07 |
| CN111384926B CN111384926B (zh) | 2024-03-19 |
Family
ID=71216871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811647852.4A Active CN111384926B (zh) | 2018-12-29 | 2018-12-29 | 数字滤波电路、系统、方法及数字滤波电路重构方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111384926B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112865747A (zh) * | 2020-12-31 | 2021-05-28 | 京信网络系统股份有限公司 | 数字滤波器、数字信号处理链路和无线通信系统 |
| CN114816524A (zh) * | 2022-03-18 | 2022-07-29 | 北京遥感设备研究所 | 一种通用数字信号处理通路加速ip核、数字信号处理方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865107A (ja) * | 1994-08-25 | 1996-03-08 | Hitachi Denshi Ltd | ディジタル補間フィルタ回路 |
| CN1346540A (zh) * | 1999-04-06 | 2002-04-24 | 艾利森公司 | 降低了功耗的复数匹配滤波器 |
| CN1354906A (zh) * | 2000-01-10 | 2002-06-19 | 皇家菲利浦电子有限公司 | 使用与多相滤波器组合的连续可变延迟滤波器的图象内插与抽取 |
| CN1516923A (zh) * | 2002-03-14 | 2004-07-28 | 松下电器产业株式会社 | 有限脉冲响应滤波器和数字信号接收装置 |
| CN1768477A (zh) * | 2003-03-31 | 2006-05-03 | 皇家飞利浦电子股份有限公司 | 用于灵活的上采样和下采样的fir滤波器装置 |
| WO2006064916A1 (ja) * | 2004-12-17 | 2006-06-22 | Pioneer Corporation | ディジタルフィルタ |
| CN106357271A (zh) * | 2015-07-15 | 2017-01-25 | 深圳市中兴微电子技术有限公司 | 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 |
-
2018
- 2018-12-29 CN CN201811647852.4A patent/CN111384926B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865107A (ja) * | 1994-08-25 | 1996-03-08 | Hitachi Denshi Ltd | ディジタル補間フィルタ回路 |
| CN1346540A (zh) * | 1999-04-06 | 2002-04-24 | 艾利森公司 | 降低了功耗的复数匹配滤波器 |
| CN1354906A (zh) * | 2000-01-10 | 2002-06-19 | 皇家菲利浦电子有限公司 | 使用与多相滤波器组合的连续可变延迟滤波器的图象内插与抽取 |
| CN1516923A (zh) * | 2002-03-14 | 2004-07-28 | 松下电器产业株式会社 | 有限脉冲响应滤波器和数字信号接收装置 |
| CN1768477A (zh) * | 2003-03-31 | 2006-05-03 | 皇家飞利浦电子股份有限公司 | 用于灵活的上采样和下采样的fir滤波器装置 |
| WO2006064916A1 (ja) * | 2004-12-17 | 2006-06-22 | Pioneer Corporation | ディジタルフィルタ |
| CN106357271A (zh) * | 2015-07-15 | 2017-01-25 | 深圳市中兴微电子技术有限公司 | 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112865747A (zh) * | 2020-12-31 | 2021-05-28 | 京信网络系统股份有限公司 | 数字滤波器、数字信号处理链路和无线通信系统 |
| CN114816524A (zh) * | 2022-03-18 | 2022-07-29 | 北京遥感设备研究所 | 一种通用数字信号处理通路加速ip核、数字信号处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111384926B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170187970A1 (en) | Image capture control method and apparatus, and image capture device | |
| US20130259176A1 (en) | Channel Estimation Filter Normalization | |
| US20150372711A1 (en) | Data compression method, data restoration method, apparatuses, and system | |
| CN111384926B (zh) | 数字滤波电路、系统、方法及数字滤波电路重构方法 | |
| CN108834179B (zh) | 调整心跳周期的方法、服务器和客户端 | |
| CN107637036B (zh) | 一种降低波峰因子的方法、发射器及用户设备 | |
| US10149181B2 (en) | Signal output apparatus, board, and signal output method | |
| CN103685086A (zh) | 一种支持多芯片架构的基带信号处理器及其处理方法 | |
| CN102025377B (zh) | 一种改进型级联积分梳妆插值滤波器 | |
| Jeng et al. | FPGA implementation of FIR filter using M-bit parallel distributed arithmetic | |
| GB2500444A (en) | Combining Compressed Transformed Data in a Modem | |
| CN109714115B (zh) | 一种远程配置的fpga波形产生方法、装置、设备及存储介质 | |
| Sulli et al. | Computing the hardware complexity of digital transparent satellite processors on the basis of performance requirements | |
| CN107104659B (zh) | 一种针对lte载波的数字滤波方法及装置 | |
| CN111934697B (zh) | Lte制式分布式中继系统、上行噪声抑制方法和计算机设备 | |
| CN104735824B (zh) | 数据处理系统 | |
| KG et al. | A low complexity reconfigurable multi-stage channel filter architecture for resource-constrained software radio handsets | |
| CN113541707A (zh) | 一种滤波方法、通信装置、芯片及其模组设备 | |
| KR102319154B1 (ko) | 허가 보조 액세스 라디오 시스템에서의 신호 프로세싱을 위한 디바이스 및 방법 | |
| CN105490702A (zh) | 一种载波聚合功能的控制方法及装置 | |
| CN110417702A (zh) | 滤波器系数生成方法、系统和降低峰均比的系统 | |
| Thomas et al. | Reconfigurable architecture of a pulse shaping FIR filter for multistandard DUC | |
| CN115913857B (zh) | 数据处理方法、装置、射频单元、基站和存储介质 | |
| CN108667758B (zh) | 一种削峰方法及装置 | |
| Raj et al. | Design of reconfigurable digital filter bank for hearing aid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |