CN111384159A - 用于激光溅射阻挡的硅掺杂 - Google Patents

用于激光溅射阻挡的硅掺杂 Download PDF

Info

Publication number
CN111384159A
CN111384159A CN201911243106.3A CN201911243106A CN111384159A CN 111384159 A CN111384159 A CN 111384159A CN 201911243106 A CN201911243106 A CN 201911243106A CN 111384159 A CN111384159 A CN 111384159A
Authority
CN
China
Prior art keywords
semiconductor device
doped silicon
dopant concentration
silicon region
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911243106.3A
Other languages
English (en)
Other versions
CN111384159B (zh
Inventor
A·O·埃斯皮纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111384159A publication Critical patent/CN111384159A/zh
Application granted granted Critical
Publication of CN111384159B publication Critical patent/CN111384159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本申请案涉及用于激光溅射阻挡的硅掺杂。在一个实施例中，一种半导体装置包含硅层和具有多个半导体装置的电路层。经掺杂硅区形成于所述硅层的上面沉积有所述电路层的前侧上。所述经掺杂硅区定位于所述电路层下方。所述经掺杂硅区具有至少1015cm‑3的掺杂剂浓度。

Description

用于激光溅射阻挡的硅掺杂
技术领域
本发明技术大体上涉及促进半导体装置分隔成各个单元的掺杂，且更具体地说，涉及在切割过程期间保护电路的半导体晶片的硅掺杂。
背景技术
半导体装置可包含形成于单个衬底上的多个半导体装置。单个衬底上的每个半导体装置大体包含定位于硅层上的电路层。举例来说，可处理半导体晶片以从单个半导体晶片形成多个裸片。半导体晶片的顶表面包含电路层(例如，多个裸片)且底表面包含硅层(例如，衬底)。
可使用各种过程来将半导体装置分成多个半导体装置。这些过程中的一个是隐形切割。在研磨半导体装置的背侧并且将半导体装置最终分隔成多个半导体装置之前，执行隐形切割。最初中硅层中指定深度处使用激光切割处理半导体装置，例如晶片。从激光器发出的辐射切断特定点处的硅层的硅晶格的一部分，从而产生部分区。这些部分切口构成从硅层中的激光照射产生的断裂区。以围绕多个半导体装置的图案在整个硅层中产生断裂区。接着可使例如晶片的多个半导体装置变薄到目标厚度。在机械应力下，变薄的多个半导体装置沿着断裂区分隔成各个单元。
隐形切割的一个缺点是辐射的激光可损坏电路层。为了使用隐形切割有效地分隔半导体装置，需要较高激光能量。但高能量激光有可能损坏敏感性电路。此外，高能量激光当聚焦于硅材料上的特定点处时产生不想要的散射。高能量激光的此散射可到达半导体装置的电路层，从而致使损坏敏感性电路。此不想要的散射可以被称作激光溅射。从激光溅射受损的半导体电路通常造成半导体装置弃置、过早发生故障以及其它质保风险。
因此，需要一种防止激光溅射或从高能量激光的不想要的散射到达半导体装置的电路层的高效方式。
发明内容
在一个方面中，本申请案提供一种半导体装置，其包括：硅层；电路层，其包含多个半导体装置；和经掺杂硅区，其形成于所述硅层的上面沉积有所述电路层的前侧上，所述经掺杂硅区定位于所述电路层下方；其中所述经掺杂硅区具有至少1015cm-3的掺杂剂浓度。
在另一方面中，本申请案提供一种掺杂硅衬底的方法，所述方法包括：在所述硅衬底处使用扩散炉引入掺杂剂原子；将掩模应用于所述硅衬底的将不形成经掺杂硅区处；和在所述硅衬底处使用快速热处理使所述掺杂剂原子扩散，直到所述经掺杂硅区具有至少1015cm-3的掺杂剂浓度。
附图说明
参照下图可以更好地理解本发明技术的许多方面。图中的组件不一定按比例绘制。实际上，重点是清楚地说明本发明技术的原理。
图1示出根据一个示范性实施例的具有经历隐形切割的硅层和电路层的半导体装置。
图2示出归因于激光溅射在靠近断裂区处具有受损硅晶格的另一半导体装置。
图3示出根据一个示范性实施例的具有经历隐形切割的硅层、经掺杂硅层和电路层的经改进半导体装置。
图4示出表示为相对于用于各个硅样本的波长的百分比的光透射的图表。
图5A示出针对1064nm的波长的吸收系数相对于p型掺杂剂密度的图表。
图5B示出针对1064nm的波长的吸收系数相对于n型掺杂剂密度的图表。
图6示出根据一个示范性实施例的对另一改进的半导体装置执行隐形切割的激光器。
图7示出根据一个示范性实施例的对另一改进的半导体装置执行隐形切割以产生断裂区的激光器的侧视图。
图8示出含有不被激光溅射损坏的硅晶格中的断裂区的另一半导体装置。
图9示出根据一个示范性实施例的掺杂硅层的方法。
图10A示出根据一个示范性实施例的说明掺杂剂原子从第一位置到第二位置的运动的填隙式扩散机构。
图10B示出根据一个示范性实施例的说明掺杂剂原子从第一位置到第二位置的运动的置换式扩散机构。
图11示出根据一个示范性实施例的对多个半导体装置执行隐形切割的激光器。
各种实施例在附图的各图中以实例的方式而非以限制的方式说明。在本公开中包含更特定的描述和同等有效的实施方案。
在可能的情况下使用相同的元件符号表示附图中共有的相同元件。预期一个实施例中所公开的元件可以有利地用于其它实施方案中而无需具体叙述。
具体实施方式
在以下详细描述中，借助于说明方式参考附图，所述附图形成其中可实践所公开的标的物的具体实施例。然而，应理解，可使用其它实施例，且可在不脱离所公开标的物的范围的情况下做出结构改变。预期实施和实践本公开的以下特征和元件的任何组合。
在描述中，共同或类似特征可由共同元件符号标示。如本文所使用，“示范性”可指示实例、实施方案和/或方面，且不应解为限制或指示偏好或优选实施方案。
下文描述半导体装置的若干实施例和相关联系统和方法的具体细节。术语“衬底”可以指晶片级衬底或经单分裸片级衬底。此外，除非上下文另有指示，否则可使用常规的半导体制造技术来形成本文中所公开的结构。举例来说，可使用化学气相沉积、物理气相沉积、原子层沉积、镀覆、无电镀敷、旋涂和/或其它合适的技术沉积材料。类似地，举例来说，可使用等离子体蚀刻、湿式蚀刻、化学-机械平坦化或其它合适的技术移除材料。相关领域的技术人员还将理解，所述技术可具有额外实施例，并且所述技术可在没有下文参考图1-11描述的实施例的细节中的若干个的情况下实践。
本文公开许多具体细节以提供本发明技术的实施例的详尽且有用的描述。然而，所属领域的技术人员将理解，所述技术可具有额外实施例，并且所述技术可在没有下文参考图1-11描述的实施例的细节中的若干个的情况下实践。举例来说，已经省略所属领域中众所周知的半导体装置和/或封装的一些细节以便模糊本发明技术。一般来说，应理解，除了本文公开的那些具体实施例之外的各种其它装置和系统可在本发明技术的范围内。
术语“半导体装置”可指一或多个半导体装置、半导体装置封装和/或衬底的组合件，所述衬底可包含中介层、支撑件和/或其它合适的衬底。半导体装置组合件可制造为但不限于离散封装形式、条带或矩阵形式和/或晶片面板形式。术语“半导体装置”通常是指包含半导体材料的固态装置。半导体装置可包含例如来自晶片或衬底的半导体衬底、晶片、面板或单个裸片。半导体装置在本文中可指半导体晶片，但半导体装置不限于半导体晶片。
如本文所使用，术语“竖直”、“橫向”、“上部”、“下部”、“上方”和“下方”可以鉴于图中示出的定向而指代半导体装置中的特征的相对方向或位置。举例来说，“上部”或“最上部”可以指比另一特征更接近页面的顶部定位的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置，所述定向例如倒置或倾斜定向，其中顶部/底部、上面/下面、上方/下方、向上/向下以及左侧/右侧可取决于定向而互换。
图1示出根据一个示范性实施例的具有经历隐形切割的硅层和电路层的半导体装置。半导体装置100包含硅层110和电路层120。硅层110包含半导体装置的背侧表面112。电路层120定位于硅层110上。电路层120包含半导体装置的前表面122。传入激光束150朝向半导体装置100引导，其焦点152处于硅层110上的一点。传入激光束150照射硅层110的硅晶格以产生断裂区160。传入激光束150在半导体装置100内产生激光溅射154。
硅层110可具有第一厚度且电路层120可具有第二厚度，其中第一厚度大于第二厚度。在一个实施例中，第一厚度是第二厚度的五倍以下。在一个实施例中，第一厚度可为约22微米且第二厚度可为约6微米。在一个实施例中，第一厚度可为第二厚度的九倍以下。
硅层110可为“空白”衬底，其不包含集成电路组件且由例如晶体、半晶体和/或例如硅、多晶硅、氧化铝(Al2O3)、蓝宝石等陶瓷衬底材料和/或其它合适的材料形成。硅层110还可包含硅衬底、砷化镓衬底或有机层合衬底。
硅层110可为包含多个半导体装置的晶片。晶片的厚度可在20微米到300微米或更多的范围内。可对晶片执行无底部半切割的隐形切割。硅层110可包含相对于二氧化硅具有小的相对介电常数的材料(低κ)或可包含相对于二氧化硅的高的相对介电常数(非低κ)。
电路层120包含至少一个半导体装置。在一些实施例中，电路层是包含多个半导体装置的晶片。这些半导体装置可分隔成各个单元。薄的非功能间距将多个半导体装置中的每个之间的电路的功能部分隔开。此间距可被称为切划线或锯割道。切划线可在20微米宽到110微米宽之间的任何位置的范围内。具有60微米或更小的宽度的切划线可经历无背侧半切割的隐形切割。具有60微米或更大的宽度的切划线可经历具有背侧半切割的隐形切割。
传入激光束150在切划线下方产生断裂区(即，开槽或划刻)，以便当将硅层110机械加压时在裸片之间产生清晰分隔。如本文中所论述，通过激光烧蚀在电路层中产生的断裂区不穿透电路层的整个厚度。
电路层120通常对静电放电和高能量装置敏感。受损半导体电路通常造成半导体装置弃置或其过早发生故障。电路层120还容易在多个半导体装置分隔前后发生碎裂或开裂。碎裂或开裂可由尤其是在切割或单分过程期间通到硅层的应力所导致。传入激光束150必须避免与电路层120接触。在一些实施例中，将密封环放置于切划线于电路之间。传入激光束150和任何激光溅射154不得超出密封环。
电路层120包含半导体装置的前表面122。前表面122可为包含形成于顶表面122中和/或上的一或多个电路元件(例如，示意性地示出的线材、迹线、互连件、晶体管等)的作用侧。所述电路元件可包含例如存储器电路(例如，动态随机存储器(DRAM)或其它类型的存储器电路)、控制器电路(例如，DRAM控制器电路)、逻辑电路和/或其它电路。
传入激光束150能够激光照射半导体装置100。具体来说，传入激光束150能够激光照射硅层110。传入激光束150聚焦于背侧表面112处或下方。通过传入激光束150照射硅层110致使硅晶格的一部分分裂，从而产生断裂区160。如本文中所论述，传入激光束150可以一图案照射硅层110。所述图案可沿着多个半导体装置的边界延展。在一些实施例中，所述图案沿循半导体晶片上的多个裸片之间的切划线。在一些实施例中，沿着多个半导体装置的边界之间的图案形成掺杂区330。
传入激光束150可具有红外波长。在至少一个实施例中，传入激光束150的波长是1342nm。
激光溅射154非所需地从传入激光束150散射。在一些情况下，硅层110可能不能够吸收集中于焦点152处的所有能量。一般来说，硅层将吸收来自传入激光束150的能量的约70％。未被吸收的能量散射或偏转到除焦点152以外的区域。激光溅射154可损坏靠近焦点152的周围区域。在一些情况下，激光溅射154可穿过硅层110，损坏电路层120。从激光溅射受损的电路层120通常造成半导体装置弃置，过早发生故障，以及其它质保风险。
断裂区160由传入激光束150产生。传入激光束150可大体聚焦于硅层110内。在一个实施例中，断裂区160在硅层中邻近电路层120处产生。在另一实施例中，断裂区160这硅层的下半部最靠近电路层120处产生。断裂区160可在研磨硅层110的背侧之前产生。
传入激光束150照射硅层110致使硅层的硅晶格的一部分分裂。如本文中所论述，传入激光束150可以一图案照射硅层110。所述图案沿着多个半导体装置的边界。在一些实施例中，所述图案沿循半导体晶片上的多个裸片之间的切划线。在一些实施例中，沿着多个半导体装置的边界之间的图案形成掺杂区330。
一般来说，断裂区160通过传入激光束150穿过半导体装置的背侧表面112产生。在一些实施例中，传入激光束150穿过半导体装置的前表面122以产生断裂区160。
图2示出归因于激光溅射在靠近断裂区处具有受损硅晶格的另一半导体装置。受损硅晶格位于硅层110内。传入激光束150产生一系列分裂，或通过硅层110的断裂区。如所说明，激光溅射154已致使损坏硅晶格110。对硅晶格的损坏延伸到超出环绕所述一系列分裂的可易于识别的暗区域。在一些情况下，激光溅射154损坏电路层120。
图3示出根据一个示范性实施例的具有经历隐形切割的硅层、经掺杂硅层和电路层的经改进半导体装置。半导体装置200包含硅层110、电路层120和掺杂区330。电路层120定位于掺杂区330上方，所述掺杂区330定位于硅层110上方。电路层120包含半导体装置的前表面122。硅层110包含半导体装置的背侧表面112。传入激光束150朝向半导体装置100引导，其焦点中152处。传入激光束150照射硅层110的硅晶格以产生断裂区160。传入激光束150产生半导体装置100内的激光溅射154。激光溅射154被掺杂区330偏转或吸收。
掺杂区330定位于硅层110与电路层120之间。掺杂区330靠近电路层120。掺杂区330在沉积电路层120后产生于硅层110的侧部上。在至少一个实施例中，掺杂区330邻接电路层120。在一些实施例中，掺杂区330在电路层120沉积于硅层110上之前产生于硅层110中。掺杂区330可在沉积电路层120后选择性地形成于硅层110的侧部上。
掺杂区330通过硅层110吸收某些杂质而产生。在一个实施例中，所述杂质是硼。产生的化合物包含三溴化硼、三氧化硼、二硼烷、三氯化硼和氮化硼。在其它实施例中，所述杂质是锑、砷和磷。产生的化合物包含三氧化锑、三氧化二砷、胂、氧氯化磷、五氧化磷和磷化氢。
掺杂区230是防光学器件像差的保护层。传入激光束150可由于激光器的光学器件的限制或缺陷而不聚集于一个焦点处。因此，来自光束的激光溅射154可在危险地接近有源电路220的点处照射硅层110。硅层110可能无法吸收杂散光。掺杂区330通过偏转和吸收激光溅射154来防护有源电路。
掺杂区330能够偏转激光溅射154。掺杂区230中的掺杂改变硅层110的光学性质。引入到掺杂区330中的杂质的量改变折射率。掺杂剂浓度越高，掺杂区330的折射率越高。改变折射率会使激光溅射154远离掺杂区330的表面偏转。
掺杂区330能够吸收激光溅射154。掺杂区230中的掺杂改变硅层110的吸收性质。在一些实施例中，引入到掺杂区330中的杂质的量改变光穿过掺杂区330的透射。掺杂剂浓度越高，穿过掺杂区330的光越少。增加掺杂区330中的掺杂剂浓度造成掺杂区330对激光溅射154的更多吸收。在高掺杂剂浓度下，激光溅射154不横穿掺杂区330到达电路层120。因此，避免激光溅射照在电路层120上。
图4示出表示为相对于用于各个硅样本的波长的百分比的光透射的图表。激光溅射154可被掺杂区230吸收。如图表中所说明，较高掺杂剂浓度产生较低光透射百分比。
图5A示出针对1064nm的波长的吸收系数相对于p型掺杂剂密度的图表。在一些实施例中，p型掺杂剂密度是至少1015cm-3。在至少一个实施例中，p型掺杂剂密度是1018cm-3。
图5B示出针对1064nm的波长的吸收系数相对于n型掺杂剂密度的图表。在一些实施例中，n型掺杂剂密度是至少1015cm-3。在至少一个实施例中，n型掺杂剂密度是1018cm-3。
图6示出根据一个示范性实施例的对另一改进的半导体装置执行隐形切割的激光器。激光器300包含激光源610和激光光学器件620。激光源610使光束穿过激光光学器件620以聚焦于硅层内的区域上。可通过激光光学器件620调整聚焦的激光束630，以使硅层110中的照射部位发生位移。
激光源610产生能够使硅晶格分裂以产生断裂区160的高能量激光束。激光源可产生具有介于1000nm和1400nm之间的波长的激光束。在一个实施例中，激光源产生具有1342nm的波长的激光束。
聚焦的激光束630具有聚焦于硅层110中特定深度处的能力。激光器600可使用多光子吸收以便形成硅层110内的改性区。材料在其吸收带隙E大于光子能量hV的情况下变成光学透明的。在材料中发生吸收的条件是hVE。然而，即使当材料光学透明时，材料在nhv>E的条件下仍产生吸收，其中n＝2、3、4。
聚焦的激光束630可发出脉冲波。在脉冲波的情况下，通过激光在其光会聚点处的峰值功率密度(W/cm)来确定激光的强度。举例来说，在1×10(W/cm)或更高的峰值功率密度(W/cm)处发生多光子吸收。通过(光会聚点处的激光的每脉冲能量)/(激光束光点横断面面积×脉冲宽度)确定峰值功率密度。在连续波的情况下，通过光会聚点处的激光的电场强度(W/cm)确定激光的强度。
可通过激光器自身的多种故障机制触发激光溅射154。举例来说，激光溅射可为偏离中心的激光束的结果。机器在无LBA定心功能的情况下产生激光束往往会致使此故障模式。在其它情况下，未优化的隐形切割工作程序可致使偶发性激光溅射154。产生优化的工作程序可需要获得优化晶片产出的数次尝试。优化的工作程序还可需要对机器的频繁校准。在至少一个实施例中，在0.7W的功率设置下控制激光溅射。
激光器机器条件变化以使得未优化条件可在将来有可能致使激光溅射154。即使优化的工作程序仍可在推向大规模制造或处理极限的情况下发现激光溅射154引起故障的早期征象。因此，优化的工作程序和条件可能不足以防止由激光溅射154引起的电路损坏。
激光光学器件320可调整激光束源310以聚集于硅层110内的各个深度处。激光光学器件320可将激光束源310聚集于多个部位。举例来说，激光光学器件320可在硅层110内产生两个焦点以促进硅层110的同步多点处理。此方法对于较厚晶片是有利的。
图7示出根据一个示范性实施例的对另一改进的半导体装置执行隐形切割以产生断裂区的激光器的侧视图。激光源610使光束穿过激光光学器件620以聚焦于硅层110内的区域上。可通过激光光学器件620调整聚焦的激光束630，以使硅层110中的照射部位发生位移。聚焦的激光束630在硅层110中产生一系列分裂或多个断裂区760。
聚焦的激光束630可以一图案照射硅层。所述图案可沿着多个半导体装置的边界延展。在一些实施例中，所述图案沿循半导体晶片上的多个裸片之间的切划线。在一些实施例中，沿着多个半导体装置的边界之间的图案形成掺杂区330。
多个断裂区760沿着硅层110内的分隔线延展。聚焦的激光束630沿着分隔线产生多个断裂区360，所述分隔线对应于将划分半导体装置所在处。分隔线可形成于多个半导体装置之间的切划线或锯割道中。在已经形成所要分隔线之后，可用例如带扩展或通过弯曲开裂的任何适合的方法分隔晶片的部分。
通过穿过半导体装置的背侧表面112进入的聚焦的激光束630产生多个断裂区760。在至少一个实施例中，可通过穿过半导体装置的前表面122进入的聚焦的激光束630产生多个断裂区760。在至少一个实施例中，通过穿过半导体装置的背侧表面112和前表面122两者进入的聚焦的激光束630产生多个断裂区760。
如所描绘，掺杂区330可为连续的。掺杂区330可选择性地形成于多个断裂区760下方。在至少一个实施例中，掺杂区330选择性地形成于多个半导体装置下面。掺杂区330可选择性地形成于除了切划线下方的整个晶片上。
图8示出含有不被激光溅射损坏的硅晶格中的多个断裂区的另一半导体装置。
图9示出根据一个示范性实施例的掺杂硅层的方法。可通过热扩散产生掺杂区330。热扩散是包含沉积(在晶片表面处引入掺杂原子)和驱动进入(掺杂剂原子扩散到晶片中以产生所需浓度)的两步式过程。
掺杂剂的类型确定用于沉积的递送方法。对于液体源，通常使用载气将蒸汽输送到扩散炉。对于固体源，将晶片大小的段塞与产品晶片一起打包到炉中。另一选项是使用适合溶剂旋涂于晶片表面上的氧化物源上。可在相邻炉中使固体源汽化并且使用载气将蒸汽输送到晶片。可应用掩模以指定所要的掺杂区。
一旦掺杂剂原子到达晶片表面上，便需要将所述掺杂剂原子重新分布到块体硅中。可通过置换式扩散或填隙式扩散进行驱动进入过程。图10A示出根据一个示范性实施例的说明掺杂剂原子从第一位置到第二位置的运动的填隙式扩散机构。当掺杂剂原子小于硅原子时进行填隙式扩散。可将快速热处理应用于晶片以培养填隙式扩散直到达到所要杂质浓度。
图10B示出根据一个示范性实施例的说明掺杂剂原子从第一位置到第二位置的运动的置换式扩散机构。当掺杂剂大小与硅原子相当时发生置换式扩散。可将快速热处理应用于晶片以培养置换式扩散直到达到所要杂质浓度。
图11示出根据一个示范性实施例的对多个半导体装置执行隐形切割的激光器。多个半导体装置可为半导体晶片1110。半导体晶片1110包含跨表面的图案。可在网格图案1112中进行硅层的激光烧蚀。即，沿着网格图案1112晶格分裂硅晶格，以便将半导体晶片分隔成各个半导体装置或裸片。
可形成对应于网格图案1112的掺杂区330。每个掺杂区330可与半导体装置或裸片相关。在一些实施例中，掺杂区众半导体装置或裸片下方。掺杂区330可在沿着网格图案中的切划线处不存在。在一些实施例中，沿着多个半导体装置的边界之间的图案形成掺杂区330。
可在最容易发生激光溅射154的区域中产生掺杂区330。举例来说，在切划线1114的周围区域或边界中形成掺杂区330。产生掺杂区330的方法可放置与较不容易发生激光溅射154的区域相关的掩模并且敞开暴露区以用于较容易发生激光溅射154的区域中的掺杂剂扩散。
具有上文参考图1-11所描述的特征的半导体装置中的任一个可并入到大量较大和/或较复杂系统中的任一个中。所述系统可包含处理器、存储器(例如，SRAM、DRAM、闪存和/或其它存储器装置)、输入/输出装置和/或其它子系统或组件。所得系统可经配置以执行多种多样的合适的计算、处理、存储、感测、成像和/或其它功能中的任一个。相应地，所述系统的代表性实例包含但不限于计算机和/或其它数据处理器，例如台式计算机、手提式计算机、网络家电、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。所述系统的额外代表性实例包含灯、相机、交通工具等。关于这些和其它实例，所述系统可容纳于单个单元中或例如通过通信网络分布于多个互连单元上。相应地，所述系统的组件可包含本地和/或远程存储器存储装置和多种多样的合适的计算机可读媒体中的任一个。
从上文中应了解，尽管本文中已经出于说明的目的描述了本技术的特定实施例，但是可以在不偏离本公开的情况下进行各种修改。因此，本发明不受除所附权利要求书之外的限制。此外，在具体实施例的上下文中描述的新技术的某些方面还可在其它实施例中组合或去除。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但其它实施例也可以显示此类优点，且并非所有的实施例都要显示此类优点以落入本技术的范围内。因此，本公开和相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。
虽然本专利文件含有许多具体细节，但这些不应解释成对任何发明的范围或可主张求的内容的限制，而是作为对于特定发明的特定实施例可能特有的特征的描述。本专利文献中在单独实施例的上下文中描述的某些特征也可在单个实施例中组合地实施。相反，在单个实施例的上下文中描述的各种特征也可单独地在多个实施例中实施或以任何适合子组合来实施。此外，尽管上文可将特征描述为以某些组合起作用且甚至最初如此主张，但在一些情况下，可将来自所主张的组合的一或多个特征从组合中删除，并且所主张的组合可针对子组合或子组合的变化。
类似地，虽然在附图中按特定次序描绘操作，但这不应被理解为要求按所展示的特定次序或按循序次序执行此类操作，或执行所有所说明的操作，以实现所要结果。此外，此专利文件中描述的实施例中的各种系统组件的分离不应理解为在所有实施例中都要求此分离。
仅描述几个实施方案和实例，且可基于此专利文件中描述和说明的内容而做出其它实施方案、增强和变化。
本文中所描述的实施例的说明意图提供对各个实施例的结构的大体理解，并且其并不意图充当可能利用本文所描述的结构的组件和系统的所有元件和特征的完整描述。在查阅本文中提供的描述后，所属领域的技术人员将明白许多其它实施例。可以利用和导出其它实施例，使得可以在不脱离本公开的范围的情况下作出结构和逻辑的替代和变化。此外，本文中的各图只是代表性的并且可能不是按比例绘制的。可放大其某些比例，且可使其它比例降到最低。因此，说明书和图式应在说明性意义上而非限制性意义上看待。
一些实施例在两个或更多个特定互连硬件模块或具有在模块之间且通过模块传达相关控制和数据信号的装置中实施功能，或实施为专用集成电路的部分。因此，实例系统适用于软件、固件和硬件实施方案。
提供本公开的摘要以允许读者快速确定技术公开内容的性质。在理解所述摘要不会用于解释或限制权利要求书的范围或含义的基础上提交。另外，在前述详细描述中，可看到出于精简本公开的目的在单个实施例中将各种特征分组在一起。不应将本公开的方法解释为反映以下意图：所主张的实施例需要比每一权利要求中明确叙述的特征多的特征。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，所附权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。
虽然前述内容是针对本公开的实施方案，但在不偏离本公开的基本范围的情况下，可设计出本公开的其它和另外实施方案，且由所附权利要求书确定本公开的范围。

Claims (21)

1.一种半导体装置，其包括：
硅层；
电路层，其包含多个半导体装置；和
经掺杂硅区，其形成于所述硅层的上面沉积有所述电路层的前侧上，所述经掺杂硅区定位于所述电路层下方；
其中所述经掺杂硅区具有至少1015cm-3的掺杂剂浓度。
2.根据权利要求1所述的半导体装置，其中所述经掺杂硅区完全形成于所述硅层的所述前侧上方。
3.根据权利要求1所述的半导体装置，其中所述经掺杂硅区选择性地形成于所述硅层的上面沉积有所述电路层的所述前侧上。
4.根据权利要求1所述的半导体装置，其中所述硅层是硅晶片的衬底，且所述电路层包含所述多个半导体装置之间的切划线。
5.根据权利要求4所述的半导体装置，其中所述经掺杂硅区形成于所述多个半导体装置下方并且不形成于所述切划线下方。
6.根据权利要求4所述的半导体装置，其中所述经掺杂硅区仅形成于邻近所述切划线的周围边界中。
7.根据权利要求1所述的半导体装置，其中所述掺杂剂浓度包括硼杂质。
8.根据权利要求1所述的半导体装置，其中所述掺杂剂浓度包括磷杂质。
9.根据权利要求1所述的半导体装置，其中所述掺杂剂浓度是基于所述经掺杂硅区的所要折射率。
10.根据权利要求1所述的半导体装置，其中所述掺杂剂浓度是基于所述经掺杂硅区的所要光透射率。
11.根据权利要求1所述的半导体装置，其中所述掺杂剂浓度是基于所述经掺杂硅区吸收含有约1000-1342nm的波长的激光溅射的能力。
12.根据权利要求1所述的半导体装置，其中所述经掺杂硅区是在所述电路层之前形成。
13.一种掺杂硅衬底的方法，所述方法包括：
在所述硅衬底处使用扩散炉引入掺杂剂原子；
将掩模应用于所述硅衬底的将不形成经掺杂硅区处；和
在所述硅衬底处使用快速热处理使所述掺杂剂原子扩散，直到所述经掺杂硅区具有至少1015cm-3的掺杂剂浓度。
14.根据权利要求13所述的方法，其中所述掩模与电路层的多个半导体装置之间的切划线对齐。
15.根据权利要求13所述的方法，其中所述掩模与电路层的多个半导体装置对齐。
16.根据权利要求13所述的方法，其中所述掩模仅应用于邻近多个切划线的周围边界。
17.根据权利要求13所述的方法，其中所述掺杂剂浓度包括硼杂质。
18.根据权利要求13所述的方法，其中所述掺杂剂浓度包括磷杂质。
19.根据权利要求13所述的方法，其中所述掺杂剂浓度是基于所述经掺杂硅区的所要折射率。
20.根据权利根据权利要求13所述的方法，其中所述掺杂剂浓度是基于所述经掺杂硅区的所要光透射率。
21.根据权利要求13所述的方法，其中所述掺杂剂浓度是基于所述经掺杂硅区吸收含有约1000-1342nm的波长的激光溅射的能力。
CN201911243106.3A 2018-12-28 2019-12-06 用于激光溅射阻挡的硅掺杂 Active CN111384159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/235,398 US10796899B2 (en) 2018-12-28 2018-12-28 Silicon doping for laser splash blockage
US16/235,398 2018-12-28

Publications (2)

Publication Number Publication Date
CN111384159A true CN111384159A (zh) 2020-07-07
CN111384159B CN111384159B (zh) 2023-09-19

Family

ID=71123073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911243106.3A Active CN111384159B (zh) 2018-12-28 2019-12-06 用于激光溅射阻挡的硅掺杂

Country Status (2)

Country Link
US (3) US10796899B2 (zh)
CN (1) CN111384159B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796899B2 (en) 2018-12-28 2020-10-06 Micron Technology, Inc. Silicon doping for laser splash blockage
US11817304B2 (en) 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147251A (zh) * 2005-03-24 2008-03-19 Nxp股份有限公司 制备具有掩埋掺杂区的半导体器件的方法
US20120040490A1 (en) * 2008-12-10 2012-02-16 Applied Materials Italia S.R.L. Enhanced vision system for screen printing pattern alignment
US20140322906A1 (en) * 2013-04-24 2014-10-30 Natcore Technology, Inc. Method for Patterned Doping of a Semiconductor
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176051B2 (en) * 2005-05-27 2007-02-13 United Microelectronics Corp. Method of reducing charging damage to integrated circuits during semiconductor manufacturing
EP2304803A1 (en) * 2008-06-11 2011-04-06 Solar Implant Technologies Inc. Solar cell fabrication using implantation
JP2014143415A (ja) * 2012-12-31 2014-08-07 Rohm & Haas Electronic Materials Llc イオン注入法
US10796899B2 (en) 2018-12-28 2020-10-06 Micron Technology, Inc. Silicon doping for laser splash blockage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147251A (zh) * 2005-03-24 2008-03-19 Nxp股份有限公司 制备具有掩埋掺杂区的半导体器件的方法
US20120040490A1 (en) * 2008-12-10 2012-02-16 Applied Materials Italia S.R.L. Enhanced vision system for screen printing pattern alignment
US20140322906A1 (en) * 2013-04-24 2014-10-30 Natcore Technology, Inc. Method for Patterned Doping of a Semiconductor
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser

Also Published As

Publication number Publication date
US11810780B2 (en) 2023-11-07
US11404264B2 (en) 2022-08-02
US10796899B2 (en) 2020-10-06
CN111384159B (zh) 2023-09-19
US20200211837A1 (en) 2020-07-02
US20220328305A1 (en) 2022-10-13
US20200402794A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US11810780B2 (en) Silicon doping for laser splash blockage
CN107112205B (zh) 半导体衬底及其制造方法，组合半导体衬底及其制造方法
US9789566B2 (en) Manufacturing method of substrate, cutting method of processing object and laser processing apparatus
CN104508800B (zh) 加工对象物切断方法
EP3047517B1 (en) Wafer dicing from wafer backside and front side
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
KR102273854B1 (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
US8951819B2 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
TWI610357B (zh) 晶圓加工方法
TW201250814A (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
US8841170B2 (en) Methods for scribing of semiconductor devices with improved sidewall passivation
KR20210083388A (ko) 레이저 및 플라즈마 에칭을 이용하는 웨이퍼 다이싱을 위한 균일한 마스킹
US9147624B2 (en) Chip comprising a backside metal stack
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
CN114655953A (zh) 制造金刚石的方法、金刚石、金刚石复合基板、金刚石接合基板和工具
JP2005294325A (ja) 基板製造方法及び基板製造装置
JP2016015463A (ja) ＳｉＣ材料の加工方法及びＳｉＣ材料
US20150076518A1 (en) Semiconductor device and method for manufacturing the same
TW201523696A (zh) 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成
CN104508799B (zh) 加工对象物切断方法
US9130030B1 (en) Baking tool for improved wafer coating process
JP6158551B2 (ja) ウェーハの分割方法
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
JP2017147289A (ja) ウェーハの加工方法
CN109865938A (zh) 晶片的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant