CN111383989B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111383989B
CN111383989B CN201811608284.7A CN201811608284A CN111383989B CN 111383989 B CN111383989 B CN 111383989B CN 201811608284 A CN201811608284 A CN 201811608284A CN 111383989 B CN111383989 B CN 111383989B
Authority
CN
China
Prior art keywords
layer
forming
metal
conductive layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811608284.7A
Other languages
English (en)
Other versions
CN111383989A (zh
Inventor
吴轶超
张天豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811608284.7A priority Critical patent/CN111383989B/zh
Publication of CN111383989A publication Critical patent/CN111383989A/zh
Application granted granted Critical
Publication of CN111383989B publication Critical patent/CN111383989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括：介电层和位于介电层中的导电层；在导电层表面形成合金层，合金层材料包括盖帽金属和增强金属，增强金属适于提高合金层与导电层之间的粘附性以及提高合金层的阻挡扩散能力。增强金属堵塞了合金层中晶界和晶体表面的扩散通道，从而提高导电层中的原子向合金层扩散的激活能，因此阻挡效果好；增强金属可以使得导电层和合金层的接触角变小，根据Young‑Dupre方程可知，粘附激活能增加，相应的粘附效果更好；提高了抗电迁移的能力，使得导电层中不易出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在集成电路制造后段制程(Back End of Line，BEOL)中形成互连结构。
正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性能在半导体衬底上形成了更多的晶体管，采用互连结构来连接晶体管是必然的选择。然而相对于元器件的微型化和集成度的增加，电路中导体连线数目不断的增多，互连结构的形成质量对后端(Back End Of Line，BEOL)电路的性能影响很大，严重时会影响半导体器件的正常工作。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括：介电层和位于所述介电层中的导电层；在所述导电层表面形成合金层，所述合金层材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力。
可选的，所述合金层的厚度为10埃米至40埃米。
可选的，所述增强金属包括W。
可选的，所述盖帽金属包括Co、Ta或TaN中的一种或多种。
可选的，所述合金层中增强金属的摩尔体积占总体积的21％至30％。
可选的，形成所述合金层的工艺步骤包括：将具有所述盖帽金属的前驱体和具有所述增强金属的前驱体混合，形成混合前驱体；利用所述混合前驱体，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成合金层。
可选的，形成合金层的步骤包括：在沿所述导电层指向所述导电层顶面的方向上，在所述导电层上形成至少一个叠层结构；形成叠层结构的步骤包括：在所述导电层和所述介电层上形成盖帽金属层；在所述盖帽金属层上形成具有增强金属的增强金属层；去除位于所述介电层上的盖帽金属层和增强金属层，剩余的盖帽金属层和增强金属层作为叠层结构；或者，在所述导电层和所述介电层上形成具有增强金属的增强金属层；在所述增强金属层上形成盖帽金属层；去除位于所述介电层上的盖帽金属层和增强金属层，剩余的盖帽金属层和增强金属层作为叠层结构。
可选的，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成所述增强金属层。
可选的，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成所述盖帽金属层。
可选的，采用等离子干法刻蚀工艺去除位于所述介电层上的所述盖帽金属层和增强金属层。
可选的，所述等离子干法刻蚀工艺采用的刻蚀气体包括NH3、CF4、CHF3、CH2F2或C4F8。
可选的，在所述导电层表面形成合金层的步骤还包括：对所述叠层结构进行退火处理。
可选的，所述退火处理的工艺参数包括：退火温度在300℃至350℃。
可选的，在形成所述导电层后，形成所述合金层前，对所述导电层表面进行去氧化处理。
可选的，所述去氧化处理的步骤包括：采用氢气对所述导电层表面进行等离子处理。
相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括介电层和位于所述介电层中的导电层；合金层，位于所述导电层上，所述合金层包括盖帽金属和增强金属；所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力。
可选的，所述合金层的厚度为10埃米至40埃米。
可选的，所述增强金属的材料包括W。
可选的，所述盖帽金属的材料包括Co、Ta、TaN。
可选的，所述合金层中增强金属的摩尔体积占总体积的21％至30％。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在所述导电层表面形成合金层，所述合金层材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力。增强金属堵塞了合金层中晶界和晶体表面的扩散通道，从而使得所述导电层中的金属离子向所述合金层内扩散所需的激活能变大，所述导电层中的金属离子难以经由所述合金层扩散，因此所述合金层阻挡效果好；且增强金属还可以使得导电层和合金层的接触角变小，根据Young-Dupre方程可知，粘附激活能增加，相应的粘附效果更好；所述合金层与导电层之间的粘附性更好，电迁移过程中，导电层中的原子不易在所述合金层与导电层的交界面处扩散，所述合金层对导电层中的原子阻挡性更好，电迁移过程中，导电层中的原子不易穿过合金层，提高了抗电迁移的能力，使得导电层中不易出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图13是本发明实施例半导体结构的形成方法第一实施例中各步骤对应的结构示意图；
图14至图15是本发明实施例半导体结构的形成方法第二实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析半导体结构性能不佳的原因。
参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，所述基底包括介电层2、位于所述介电层2中的第一导电层1以及位于所述第一导电层1上的第二导电层3，第二导电层3的材料一般为Cu。
如图2所示，在所述第二导电层3上形成盖帽层4。由于所述盖帽层4与所述第二导电层3之间有化学键合作用，因此盖帽层4与第二导电层3具有较好的粘附性(adhesion)，从而有效防止Cu原子在第二导电层3与盖帽层4的交界面处扩散；盖帽层4对第二导电层3中的Cu具有较好的阻挡防扩散能力(segregate)，从而有效防止Cu原子穿过盖帽层4进入介电层2或者后续形成的刻蚀停止层中，减小对后端电路性能造成的影响。
如图3所示，形成覆盖所述盖帽层4和介电层2的刻蚀停止层5。
所述盖帽层4与所述第二导电层3之间的粘附性不够强，不能有效防止Cu原子在第二导电层3与盖帽层4的交界面中快速扩散；所述盖帽层4与第二导电层3之间的阻挡防扩散能力不够强，不能阻止Cu原子穿过盖帽层4。在电迁移发生时，运动的电子的部分动量会转移到邻近的Cu原子，激活该Cu离子使得该离子离开它原来的位置，Cu原子在盖帽层4与第二导电层3之间快速扩散，Cu原子穿过盖帽层4后，在所述盖帽层4与刻蚀停止层5形成的快速扩散通道中快速扩散，随着时间的推移，越来越多的Cu原子远离它们原始的位置，最终导致在第二导电层3与盖帽层4之间产生空洞6(如图5所示)，导致电路断开。
另外，由于盖帽层4和刻蚀停止层5通常是在不同的反应腔室内形成的，将所述半导体结构从一个工作台移至另一个工作台需要花费一定的时间，所述盖帽层4暴露在空气中易被氧化，所述盖帽层4被氧化后发生变性，导致盖帽层4与第二导电层3的粘附性和分离性下降。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括：介电层和位于所述介电层中的导电层；在所述导电层表面形成合金层，所述合金层材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力。
本发明实施例在所述导电层表面形成合金层，所述合金层材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力。增强金属堵塞了合金层中晶界和晶体表面的扩散通道，从而提高导电层中的原子向合金层扩散的激活能，因此阻挡效果好；增强金属可以使得导电层和合金层的接触角变小，根据Young-Dupre方程可知，粘附激活能增加，相应的粘附效果更好；合金层与导电层之间的粘附性和阻挡性更好，因此，电迁移不易导致导电层中出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图4至图13是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图4至图7，提供基底，所述基底包括：介电层100(如图4所示)和位于所述介电层100中的导电层101(如图7所示)。
介电层100的材料为超低K介质材料(ultra low K，ULK)，此处超低k介质材料指相对介电常数小于2.6的介质材料，介电层100选用超低K介质材料，使得所述介电层100可以有效地降低导电层101产生的寄生电容，进而减小后端(Back End Of Line，BEOL)RC延迟。
如图4所示，所基底还包括：底部介电层102，底部导电层103位于所述底部介电层102中。所述底部介电层102用于实现各个底部导电层103之间的绝缘，降低所述底部导电层103产生的寄生电容。所述底部导电层103用于与后续形成的导电层电连接，从而将外界电路与所述底部导电层103电连接。
所述介电层100形成在所述底部介电层102上，形成介电层100的步骤包括：在所述底部导电层103上形成介电材料层，所述介电材料层包括热稳定材料和热非稳定的造孔剂；对介电材料层进行退火处理，退火温度在热非稳定材料的分解温度和热稳定材料的固化温度之间，从而可以使热非稳定材料分解、挥发，形成单相的充满气孔的介电层100。本实施例中，热稳定材料为氧化硅的前驱体。
其他实施例中，还可以直接形成介电层，介电层的材料可以为SiOCH。
需要说明的是，所述基底还包括：掩膜材料层104，形成在所述介电层100上。所述掩膜材料层104用于为后续形成掩膜层，从而为刻蚀介电层100，形成沟槽做准备。
需要说明的是，所述基底还包括：刻蚀停止材料层105，形成在所述底部导电层103与介电层100之间。
在后续刻蚀所述介电层100以形成沟槽的工艺过程中，所述刻蚀停止材料层105顶部表面用于定义刻蚀停止位置，所述刻蚀停止材料层105的被刻蚀速率小于与所述介电层100的被刻蚀速率，从而具有良好的刻蚀停止作用，进而可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题。
本实施例中，所述刻蚀停止材料层105的材料为氮化硅。其他实施例中，所述刻蚀停止材料层的材料可以为SiON、SiBCN或SiCN等材料。刻蚀停止材料层105能够降低底部导电层103与后续形成的导电层之间的电容耦合效应，从而减小边缘寄生电容。
具体地，形成所述导电层101的工艺步骤包括：
如图5所示，刻蚀所述介电层100，在所述介电层100中形成露出所述底部导电层103的沟槽106。
本实施例中，采用干法刻蚀工艺刻蚀所述介电层100，形成沟槽106。具体的，所述干法刻蚀工艺为等离子体干法刻蚀工艺。
本实施例中，所述等离子体干法刻蚀工艺的工艺参数包括：所采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8；所述刻蚀气体的气体流量为10sccm至200sccm；所采用的辅助气体为O2，所述辅助气体的气体流量为0sccm至100sccm；所采用的稀释气体为N2、CO、He或Ar，所述稀释气体的气体流量为10sccm至1000sccm；工艺压强为10mTorr至200mTorr。
需要说明的是，刻蚀所述介电层100形成沟槽106的步骤包括：先刻蚀位于所述介电层100上的掩膜材料层104，形成掩膜层107；形成所述掩膜层107后，刻蚀所述介电层100，在所述介电层100中形成沟槽106。
继续参考图5，还需要说明的是，所述半导体结构的形成方法还包括：在形成沟槽106后，继续以所述掩膜层107为掩膜刻蚀所述刻蚀停止材料层105，形成露出所述底部导电层103的刻蚀停止层108。
如图6所示，形成保形覆盖所述沟槽106的阻挡层109。所述阻挡层109用于在后续向所述沟槽106中的填充导电材料时，降低导电材料扩散至介电层100中的概率，减小对后端电路性能造成的影响。
本实施例中，采用物理气相沉积工艺形成所述阻挡层109。物理气相沉积工艺具有沉积温度低(常在550℃以下)、沉积速度快、沉积层的成分和结构可以控制、操作简单、高效率低成本的优点，且物理气相沉积工艺与现有机台和工艺流程的兼容度高。其他实施例中，还可以采用化学气相沉积工艺或者原子层沉积工艺(Atomic Layer Deposition，ALD)，形成阻挡层。
本实施例中，所述阻挡层109的材料为TaN。其他实施例中，所述阻挡层的材料可以为Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。
需要说明的是，所述阻挡层109还形成在掩膜层107侧壁以及顶壁上，后续在形成导电层的步骤中去除掩膜层107侧壁以及顶壁上的阻挡层109。
继续参考图6，在所述阻挡层109上覆盖衬里层110。所述衬里层110作为润湿金属层，为后续形成高质量的导电层做准备，降低在沟槽106中形成导电层的难度。
本实施例中，所述衬里层110的材料包括Co。其他实施例中，衬里层的材料还可以为Al、W、Ti。
本实施例中，采用有机金属化学气相沉积工艺(Metal-organic Chemical VaporDeposition，MOCVD)形成衬里层110，有机金属化学气相沉积工艺具有良好的台阶覆盖性，使得形成的衬里层110的厚度均一性好，提高电镀过程中所述导电材料的覆盖能力。其他实施例中，还可以采用原子层沉积工艺形成衬里层。
如图7所示，形成所述衬里层110后，在所述沟槽106(如图6所示)中填充导电材料，形成导电层101。
所述导电层101用于与所述底部导电层103以及后续形成的其他导电结构电连接。
形成导电层101的步骤：向形成有所述衬里层110的所述沟槽106中填充导电材料；去除露出所述沟槽106的导电材料，形成导电层101。
本实施例中，采用电化学电镀工艺在所述沟槽106中填充导电材料，电化学电镀工艺操作简单，沉积速度快，价格低廉等优点。
本实施例中，采用机械平坦化工艺(Chemical-Mechanical Planarization，CMP)去除露出所述沟槽106的导电材料，形成导电层101。
具体的，所述平坦化工艺为化学机械研磨工艺。
需要说明的是，采用平坦化工艺去除露出所述沟槽106的导电材料的步骤中，还去除掩膜层107以及位于所述掩膜层107上的阻挡层109和衬里层110。
本实施例中，所述导电材料为Cu。其他实施例中，所述导电材料还可为Al、W或Co。
参考图8至图12，在所述导电层101表面形成合金层111(如图12所示)，所述合金层111材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层111与导电层101之间的粘附性以及提高所述合金层111的阻挡扩散能力。
所述增强金属堵塞了合金层111中晶界和晶体表面的扩散通道，从而使得所述导电层101中的金属离子向所述合金层111内扩散所需的激活能变大，所述导电层101中的金属离子难以经由所述合金层111扩散，因此所述合金层111阻挡效果好；且增强金属还可以使得导电层101和合金层111的接触角变小，根据Young-Dupre方程可知，粘附激活能增加，相应的粘附效果更好；所述合金层111与导电层101之间的粘附性更好，电迁移过程中，导电层101中的原子不易在所述合金层111与导电层101的交界面处扩散，所述合金层111对导电层101中的原子阻挡性更好，电迁移过程中，导电层101中的原子不易穿过合金层111，提高了抗电迁移的能力，使得导电层101中不易出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。
本实施例中，所述增强金属包括W。W使得合金层111与导电层101间的粘附性较盖帽金属与导电层101直接接触时的粘附性强，从而降低所述导电层101与合金层111界面处出现空洞的概率，提高所述导电层101与合金层111的界面性能，防止导电层101中的导电材料经由具有空洞的界面扩散至不期望区域；W还使得合金层111对导电层101的阻挡防扩散能力优于盖帽金属与导电层101直接接触时的阻挡防扩散能力，导电层101中的导电材料不易穿过所述合金层111，不易对后端电路性能造成影响。
另外，W为惰性金属(Noble Metal)，具有很强的抗氧化能力，所述合金层111中含有W，使得形成的合金层111的抗氧化能力强，所述合金层111的材料稳定性高。与不含有W的盖帽金属层相比，合金层111与导电层101之间的粘附性以及合金层111对导电层101的阻挡扩散能力更强。
本实施例中，所述盖帽金属包括Co。其他实施例中，所述盖帽金属还可以包括Ta或Ti中的一种或两种。
以下将对所述合金层111的形成步骤进行详细说明。
如图8和图9所示，形成所述合金层的工艺步骤包括：在沿所述导电层101指向所述导电层101顶面的方向上，在所述导电层101上形成至少一个叠层结构114；形成叠层结构114的步骤包括：在所述导电层101和所述介电层100上形成盖帽金属层1111；在所述盖帽金属层1111上形成具有增强金属的增强金属层1112；去除位于所述介电层100上的盖帽金属层1111和增强金属层1112，剩余的盖帽金属层1111和增强金属层1112作为叠层结构114。
所述叠层结构114为后续进行退火处理形成盖帽金属与增强金属相互融合的合金层做准备。
需要说明的是，其他实施例中，形成叠层结构的步骤还可以包括：在所述导电层和所述介电层上形成具有增强金属的增强金属层；在所述增强金属层上形成盖帽金属层；去除位于所述介电层上的盖帽金属层和增强金属层，剩余的盖帽金属层和增强金属层作为叠层结构。
本实施例中，采用原子层沉积工艺(Atomic Layer Deposition，ALD)或者金属有机化学气相沉积工艺(Metal-organic Chemical Vapor Deposition，MOCVD)形成所述增强金属层1112。
本实施例中，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成所述盖帽金属层1111。
所述盖帽金属层1111与导电层101能形成稳固的化学键，因此所述盖帽金属层1111与导电层101之间具有较好的粘附性，而盖帽金属层1111与所述介电层100之间难以形成稳固的化学键，因此所述盖帽金属层1111与介电层100之间的粘附性相比于盖帽金属层1111与导电层100的粘附性差。
本实施例中，采用等离子干法刻蚀工艺去除所述介电层101上的所述盖帽金属层1111和增强金属层1112。由于盖帽金属层1111与介电层100难以形成稳固的化学键，因此所述盖帽金属层1111与介电层100之间的粘附性相比于盖帽金属层1111与导电层101的粘附性差，因此在采用等离子体干法刻蚀工艺去除所述介电层100上的盖帽金属层1111时，所述盖帽金属层111容易从介电层100上完全去除，避免在介电层100上出现刻蚀残留物。
具体的，等离子干法刻蚀工艺中采用的刻蚀气体为NH3。其他实施例中，等离子干法刻蚀工艺采用的气体还可以为CF4、CHF3、CH2F2或C4F8。
需要说明的是，在形成导电层101后，形成叠层结构114前，对所述导电层101进行去氧化处理。
本实施例中，所述导电层101的材料为Cu，Cu在含有O2的环境中易被氧化成为CuO，若直接在CuO上形成合金层111容易对MOS器件造成损伤，因为CuO易增加电路的阻抗、或使得金属层之间断路，甚至于有时易使晶片报废，影响了成品率，因此在形成合金层111之前需要对导电层101进行去氧化处理。所述去氧化处理既可以为氧化还原处理，也可以为刻蚀去除氧化物处理。
具体的，所述去氧化处理为氧化还原处理时，去氧化处理的步骤包括：采用H2对所述导电层101表面进行等离子预处理。
如图10和图11所示，本实施例中，以两次形成叠层结构114后进行退火形成合金层为例。其他实施例中，还可以形成多于两次叠层结构为后续退火形成合金层做准备。
因此，所述半导体结构的形成方法还包括：在所述叠层结构114以及介电层100上形成盖帽金属层1111；在所述盖帽金属层1111上形成具有增强金属的增强金属层1112；去除位于所述介电层100上的盖帽金属层1111和增强金属层1112，剩余的盖帽金属层1111和增强金属层1112作为叠层结构114。
需要说明的是，在形成单层盖帽金属层1111和单层增强金属层1112后，便去除位于所述介电层100上的盖帽金属层1111和增强金属层1112。因为一层盖帽金属层1111与一层增强金属层1112的厚度较薄，因此在去除的过程中，所述介电层100上的盖帽金属层111与增强金属层1112不易有残留。其他实施例中，还可以在形成多对盖帽金属层和增强金属层后去除位于所述介电层上的盖帽金属层和增强金属层，一次形成多个叠层结构。
如图12所示，在所述导电层101表面形成合金层的步骤还包括：对所述叠层结构114进行退火处理，使得盖帽金属层1111(如图9所示)中的Co和增强金属层1112(如图9所示)中的W相互扩散融合，形成合金层111。
盖帽金属层1111和增强金属层相互融合后，W堵塞了合金层111中晶界和晶体表面的扩散通道，从而提高导电层101中的Cu原子向合金层111扩散的激活能，因此阻挡效果好；增强金属可以使得导电层101中Cu和合金层111的接触角变小，根据Young-Dupre方程可知，粘附激活能增加，相应的粘附效果更好；所述合金层111与导电层101之间的粘附性更好，电迁移过程中，导电层101中的原子不易在所述合金层111与导电层101的交界面处扩散，所述合金层111对导电层101中的原子阻挡性更好，电迁移过程中，导电层101中的原子不易穿过合金层111，提高了抗电迁移的能力，使得导电层101中不易出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。
具体的，所述退火处理的工艺参数包括：退火温度在300℃至350℃。
其他实施例中，还可以不单独进行退火处理，而借用后续工艺过程中的高温来达到退火的目的。
需要说明的是，所述合金层111中增强金属的摩尔体积占总体积的百分比不宜过高也不宜过低。若所述合金层111中增强金属的摩尔体积占总体积的百分比过高，会导致形成合金层111的过程中的退火温度要求过高，会导致形成的合金层111与导电层101之间的粘附性降低；若所述合金层111中增强金属的摩尔体积占总体积的百分比过低，会导致合金层111与导电层101之间的粘附性提升不明显，也会导致合金层111的对导电层101中导电材料的阻挡扩散能力提升不明显。本实施例中，所述合金层111中增强金属的摩尔体积占总体积的21％至30％。
还需要说明的是，所述合金层111不宜过厚也不宜过薄。若所述合金层111过厚，导致形成的所述半导体结构的总电容过大，且导致所述合金层111的应力太大易产生鼓包，进而会对后端电路性能造成影响；若所述合金层111过薄，导电层101中的导电材料易穿过合金层111中，导致在电迁移时，导电材料通过合金层111与后续形成的抗刻蚀层之间形成快速扩散通道快速扩散，在所述导电层101中形成空洞，进而会对后端电路性能造成影响。本实施例中，所述合金层111的总厚度为10埃米至40埃米。
参考图13，在所述合金层111以及所述介电层100上形成抗刻蚀层113。后续在所述抗刻蚀层113上形成层间互连结构(Via)时，所述抗刻蚀层113起到刻蚀停止的作用，能够防止后续的工艺操作对导电层101以及介电层100造成损伤。
本实施例中，所述抗刻蚀层113的材料为氮化硅。其他实施例中，所述抗刻蚀层的材料可以为SiON、SiBCN或SiCN等材料。抗刻蚀层113能够降低导电层101与后续形成在抗刻蚀层113上的导电层101之间的电容耦合效应，从而减小边缘寄生电容。
图14至图15是本发明半导体结构的形成方法第二实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。本实施例与一实施例的不同之处在于：形成合金层的步骤。
形成合金层的步骤包括：将具有所述盖帽金属的前驱体和具有所述增强金属的前驱体混合，形成混合前驱体；利用所述混合前驱体，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成合金层211。
具体的，形成合金层211的步骤包括，参考图14，形成覆盖所述导电层201以及所述介电层200的合金材料层212；参考图15，去除位于所述介电层200上的合金材料层212，形成合金层211。
本实施例中，采用等离子干法刻蚀工艺去除所述介电层201上的合金材料层212。合金材料层212与导电层201能形成稳固的化学键，因此所述合金材料层212与导电层201之间具有较好的粘附性，而合金材料层212与所述介电层200之间不能形成稳固的化学键，因此所述合金材料层212与介电层200之间的粘附性相比于合金材料层212与导电层201的粘附性差。采用等离子干法刻蚀工艺的过程中，位于所述介电层200上的合金材料层212易被去除。
具体的，等离子干法刻蚀工艺中采用的刻蚀气体为NH3。其他实施例中，等离子干法刻蚀工艺采用的气体还可以为CF4、CHF3、CH2F2或C4F8。
需要说明的是，在去除位于所述介电层200上的合金材料层212后，形成合金层211前，还包括对位于所述导电层201上的合金材料212进行退火处理。
具体的，所述退火处理的工艺参数包括：退火温度在300℃至350℃。
其他实施例中，还可以不单独进行退火工序，而直接采用形成抗刻蚀层过程中的高温来退火。
本实施例中，关于合金层211的描述与第一实施例中相同，本实施例不在赘述。
对本实施例所述形成方法的具体描述，可参考一实施例的相关描述，本实施例不再赘述。
相应的，本发明实施例还提供一种半导体结构。参考图13，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底，所述基底包括介电层100和位于所述介电层100中的导电层101；合金层111，位于所述导电层101上，所述合金层111包括盖帽金属和增强金属；所述增强金属适于提高所述合金层111与导电层101之间的粘附性以及提高所述合金层的阻挡扩散能力。
所述增强金属堵塞了合金层111中晶界和晶体表面的扩散通道，从而使得所述导电层101中的金属离子向所述合金层111内扩散所需的激活能变大，所述导电层101中的金属离子难以经由所述合金层111扩散，因此所述合金层111阻挡效果好；且增强金属还可以使得导电层101和合金层111的接触角变小，根据Young-Dupre方程可知，粘附激活能增加，相应的粘附效果更好；所述合金层111与导电层101之间的粘附性更好，电迁移过程中，导电层101中的原子不易在所述合金层111与导电层101的交界面处扩散，所述合金层111对导电层101中的原子阻挡性更好，电迁移过程中，导电层101中的原子不易穿过合金层111，提高了抗电迁移的能力，使得导电层101中不易出现断裂或缺口，提高了半导体结构的可靠性和良品率，优化了半导体结构的电学性能。
本实施例中，所述增强金属的材料包括W。
W使得合金层111与导电层101间的粘附性较盖帽金属与导电层101直接接触时的粘附性强，从而降低所述导电层101与合金层111界面处出现空洞的概率，提高所述导电层101与合金层111的界面性能，防止导电层101中的导电材料经由具有空洞的界面扩散至不期望区域；W还使得合金层111对导电层101的阻挡防扩散能力优于盖帽金属与导电层101直接接触时的阻挡防扩散能力，导电层101中的导电材料不易穿过所述合金层111，不易对后端电路性能造成影响。
另外，W为惰性金属(Noble Metal)，具有很强的抗氧化能力，所述合金层111中含有W，使得形成的合金层111的抗氧化能力强，所述合金层111的材料稳定性高。与不含有W的盖帽金属层相比，合金层111与导电层101之间的粘附性以及合金层111对导电层101的阻挡扩散能力更强。
本实施例中，所述盖帽金属包括Co。其他实施例中，所述盖帽金属还可以包括Ta或TaN中的一种或两种。
需要说明的是，所述合金层111中增强金属的摩尔体积占总体积的百分比不宜过高也不宜过低。若所述合金层111中增强金属的摩尔体积占总体积的百分比过高，会导致形成合金层111的过程中的退火温度要求过高，会导致形成的合金层111与导电层101之间的粘附性降低；若所述合金层111中增强金属的摩尔体积占总体积的百分比过低，会导致合金层111与导电层101之间的粘附性提升不明显，也会导致合金层111的对导电层101中导电材料的阻挡扩散能力提升不明显。本实施例中，所述合金层111中增强金属的摩尔体积占总体积的21％至30％。
需要说明的是，所述合金层111不宜过厚也不宜过薄。若所述合金层111过厚，导致形成的所述半导体结构的总电容过大，且导致所述合金层111的应力太大易产生鼓包，不利于后续在所述合金层111上形成层结构；若所述合金层111过薄，导电层101中的导电材料易穿过合金层111中，导致在电迁移时，导电材料通过合金层111与后续形成的抗刻蚀层之间形成快速扩散通道快速扩散，在所述导电层101中形成空洞，进而会对后端电路性能造成影响。本实施例中，所述合金层111的总厚度为10埃米至40埃米。
所述半导体结构还包括：位于所述导电层101与所述介电层100之间的阻挡层。所述阻挡层107可以降低导电层101中的导电材料扩散至介电层101中的概率，减小对后端电路性能造成的影响，进而提高半导体结构的电学性能。
本实施例中，阻挡层109的材料为TaN。其他实施例中，所述阻挡层的材料可以为Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。
所述半导体结构还包括：衬里层110，位于所述阻挡层109与导电层101之间。所述衬里层110作为润湿金属层，使得所述导电层101的形成效果好，能提高所述导电层101的电迁移能力。
本实施例中，所述衬里层110的材料包括Co。其他实施例中，衬里层的材料还可以为Al、W、Ti。
需要说明的是，所述半导体结构还包括：刻蚀停止层108，位于所述底部导电层103与介电层101之间，且所述刻蚀停止层108露出所述底部导电层103，所述底部导电层103与所述导电层101电连接。
本实施例中，所述刻蚀停止层108的材料为氮化硅。其他实施例中，所述刻蚀停止层的材料可以为SiON、SiBCN或SiCN等材料。刻蚀停止层108能够降低底部导电层103与导电层101之间的电容耦合效应，从而减小边缘寄生电容。
所述半导体还包括：抗刻蚀层113，位于所述合金层111以及所述介电层100上。后续在所述抗刻蚀层113上形成层间互连结构(Via)时，所述抗刻蚀层113起到刻蚀停止的作用，能够防止后续的工艺操作对导电层101以及介电层100造成损伤。
本实施例中，所述抗刻蚀层113的材料为氮化硅。其他实施例中，所述抗刻蚀层的材料可以为SiON、SiBCN或SiCN等材料。抗刻蚀层113能够降低导电层101与后续形成在抗刻蚀层113上的导电层101之间的电容耦合效应，从而减小边缘寄生电容。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括：介电层和位于所述介电层中的导电层；
在所述导电层表面形成合金层，所述合金层材料包括盖帽金属和增强金属，所述增强金属适于提高所述合金层与导电层之间的粘附性以及提高所述合金层的阻挡扩散能力；
形成合金层的步骤包括：在沿所述导电层指向所述导电层顶面的方向上，在所述导电层上形成多个叠层结构；
形成叠层结构的步骤包括：在所述导电层和所述介电层上形成盖帽金属层；在所述盖帽金属层上形成具有增强金属的增强金属层；去除位于所述介电层上的盖帽金属层和增强金属层，剩余的盖帽金属层和增强金属层作为叠层结构；或者，在所述导电层和所述介电层上形成具有增强金属的增强金属层；在所述增强金属层上形成盖帽金属层；去除位于所述介电层上的盖帽金属层和增强金属层，剩余的盖帽金属层和增强金属层作为叠层结构；
在每形成单层盖帽金属层和单层增强金属层后，去除位于所述介电层上的盖帽金属层和增强金属层；
在所述导电层表面形成合金层的步骤还包括：对所述叠层结构进行退火处理，使盖帽金属与增强金属相互融合。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述合金层的厚度为10埃米至40埃米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述增强金属包括W。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述盖帽金属包括Co、Ta或TaN中的一种或多种。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述合金层中增强金属的摩尔体积占总体积的21％至30％。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成所述增强金属层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或者金属有机化学气相沉积工艺形成所述盖帽金属层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用等离子干法刻蚀工艺去除位于所述介电层上的所述盖帽金属层和增强金属层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述等离子干法刻蚀工艺采用的刻蚀气体包括NH3、CF4、CHF3、CH2F2或C4F8。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：退火温度在300℃至350℃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述导电层后，形成所述合金层前，对所述导电层表面进行去氧化处理。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述去氧化处理的步骤包括：采用氢气对所述导电层表面进行等离子处理。
CN201811608284.7A 2018-12-27 2018-12-27 半导体结构及其形成方法 Active CN111383989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811608284.7A CN111383989B (zh) 2018-12-27 2018-12-27 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811608284.7A CN111383989B (zh) 2018-12-27 2018-12-27 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111383989A CN111383989A (zh) 2020-07-07
CN111383989B true CN111383989B (zh) 2023-08-11

Family

ID=71217862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811608284.7A Active CN111383989B (zh) 2018-12-27 2018-12-27 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111383989B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022082697A1 (zh) * 2020-10-23 2022-04-28 华为技术有限公司 封装结构及封装结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
US8940635B1 (en) * 2013-08-30 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming interconnect structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127849A1 (en) * 2001-03-09 2002-09-12 Chien-Hsing Lin Method of manufacturing dual damascene structure
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US7718527B2 (en) * 2008-10-01 2010-05-18 Tokyo Electron Limited Method for forming cobalt tungsten cap layers
US9911698B1 (en) * 2016-08-25 2018-03-06 International Business Machines Corporation Metal alloy capping layers for metallic interconnect structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
US8940635B1 (en) * 2013-08-30 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming interconnect structure

Also Published As

Publication number Publication date
CN111383989A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
TWI596703B (zh) 形成半導體裝置結構的方法
US7998855B2 (en) Solving via-misalignment issues in interconnect structures having air-gaps
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US7718524B2 (en) Method of manufacturing semiconductor device
US7319071B2 (en) Methods for forming a metallic damascene structure
TWI611545B (zh) 互連線結構與其製造方法
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
US20070126120A1 (en) Semiconductor device
US9666529B2 (en) Method and structure to reduce the electric field in semiconductor wiring interconnects
US10090246B2 (en) Metal interconnect structure and fabrication method thereof
US8039390B2 (en) Method of manufacturing semiconductor device
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
CN111383989B (zh) 半导体结构及其形成方法
US6482755B1 (en) HDP deposition hillock suppression method in integrated circuits
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR20100011799A (ko) 반도체 소자의 제조방법
JP2009004633A (ja) 多層配線構造および製造方法
CN110875242B (zh) 半导体装置及其形成方法
US6455422B1 (en) Densification process hillock suppression method in integrated circuits
US6501177B1 (en) Atomic layer barrier layer for integrated circuit interconnects
CN111383990B (zh) 半导体结构及其形成方法
CN111446204B (zh) 半导体结构及其形成方法
CN113611656B (zh) 铜镶嵌结构的制作方法
US11990430B2 (en) Bonding structures of integrated circuit devices and method forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant