CN111370406A - 一种电子系统esd结构及实现方法 - Google Patents
一种电子系统esd结构及实现方法 Download PDFInfo
- Publication number
- CN111370406A CN111370406A CN202010317389.8A CN202010317389A CN111370406A CN 111370406 A CN111370406 A CN 111370406A CN 202010317389 A CN202010317389 A CN 202010317389A CN 111370406 A CN111370406 A CN 111370406A
- Authority
- CN
- China
- Prior art keywords
- electronic system
- cavity structure
- esd
- medium
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000015556 catabolic process Effects 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 73
- 230000001590 oxidative effect Effects 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 229910052743 krypton Inorganic materials 0.000 claims description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052754 neon Inorganic materials 0.000 claims description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052704 radon Inorganic materials 0.000 claims description 4
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010891 electric arc Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了电子系统ESD结构，包括设置在系统ESD旁路上的介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿；本发明采用无源的气体腔结构实现ESD保护，可根据实际情况灵活设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间；不必须占用芯片的面积，同时气体腔结构在电路正常工作时完全呈现绝缘体状态，因此对芯片的正常工作完全不产生影响，适用范围广。
Description
技术领域
本发明涉及静电保护技术领域，具体而言，为一种电子系统ESD结构及实现方法。
背景技术
集成电路(芯片)和所有的电子系统都需要静电(Electro-Static discharge，ESD)保护设计；目前传统技术中，集成电路的信号端口，如电源或者I/O端口的ESD保护，通常由IO端口IO PAD到电源和其到地的IO放电结构以及电源地之间的电源放电结构构成，该放电结构可以如图1中所示的由NMOS管(Q1，Q2)和PMOS管Q3实现，也可以是二极管(diode)、SCR(Silicon Controlled Rectifier，可控硅)等其他有源器件；相同的保护原理也应用于电路板和电子系统中的ESD保护设计。
上述这种传统结构，IO端口、电源、地之间都需要设计专门的有源器件实现对内部电路的放电保护，但是由于需要单独的有源器件，只能集成于芯片硅片内，这种结构在ESD时承受很大的电流，因此需要占用更多的芯片面积，从而导致芯片成本的增加，同时对会芯片的正常工作产生一定的影响，并且与集成电路加工工艺存在技术冲突。
有鉴于此，特提出本发明。
发明内容
针对现有技术中的缺陷，本发明提供一种新的电子系统ESD结构及其实现方法，采用气体腔结构实现电路和电子系统的ESD保护设计，能够避免增加芯片面积，避免对芯片生产工作产生影响。
为实现上述目的，本发明的技术方案包括：
第一方面，本发明提供了一种电子系统ESD结构，包括设置在系统ESD旁路上的介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
进一步的，上述的电子系统ESD结构中，所述介质腔结构为气体腔结构；所述气体腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离，并在两极板之间填充非氧化气体。
进一步的，上述的电子系统ESD结构中，所述电子系统包括连接芯片内部电路的输入输出管脚以及ESD旁路，所述ESD旁路包括连接在所述输入输出管脚与电源端和/或地端之间，和/或连接在电源地之间的气体腔结构。
进一步的，上述的电子系统ESD结构中，包括：第一气体腔结构的阳极板和阴极板分别连接电源端和输入输出管脚，第二气体腔结构的阳极板和阴极板分别接输入输出管脚和地端，第三气体腔结构的阳极板和阴极板分别接电源端和地端。
进一步的，上述的电子系统ESD结构中，所述非氧化气体为氢气、氦气、氖气、氩气、氪气、氙气、氡气或空气。
进一步的，上述的电子系统ESD结构中，所述介质腔中填充有液体或者固体介质，以使介质腔结构所承受电压超过阈值时发生击穿。
进一步的，上述的电子系统ESD结构中，所述介质腔结构设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间。
第二方面，本发明提供了一种电子系统ESD的实现方法，包括：在电子系统ESD旁路上设置介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
进一步的，上述的电子系统ESD结构实现方法中，所述介质腔结构为气体腔结构，设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间。
第三方面，本发明提供了一种上述电子系统ESD结构的系统。
与现有技术相比，本发明的有益效果体现在：
本发明电子系统ESD结构采用无源的气体腔结构实现ESD保护，可根据实际情况灵活设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间；由于气体腔结构不是有源结构，不必须集成在芯片硅片上，因此不会占用芯片的面积，同时气体腔结构在电路正常工作时完全呈现绝缘体状态，因此对芯片的正常工作完全不产生影响；故而，与传统技术相比，本发明电子系统ESD结构能够节约ESD设计面积，降低成本；且本发明结构在电路正常工作时，完全绝缘体，能够解决传统技术中的高速信号的ESD设计干扰问题；本发明不依赖任何的集成电路器件工艺技术，对工艺技术没有电学特性的制约，因此适用于所有的集成电路工艺，适用范围广。
本发明还提供了上述电子系统ESD结构的实现方法，可应用于芯片或电子系统的ESD设计；并且还提供了具有该ESD结构的系统，基于无源ESD结构的气体腔过压击穿放电原理，在实现电路静电保护能力的同时，避免增加芯片面积，利于电子产品向微型化发展，适于推广。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为现有技术中电源或者I/O的ESD保护结构示意图；
图2为本发明电子系统ESD结构在一个具体实施例中的电路原理图；
图3为图2中所示气体腔结构的放大图。
附图中，
1-阳极板；2-阴极板；3-气体。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本发明使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
此外，术语“第一”、“第二”或相同术语的不同标号(如“D1”、“D2”)仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
实施例1
第一方面，一种电子系统ESD结构，包括设置在系统ESD旁路上的介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
本发明中，所述介质腔结构优选为气体腔结构，所述气体腔结构包括相对设置的阴极板和阳极板，两极板之间保持一定距离，并在两极板之间填充非氧化气体；气体腔结构连接在需要ESD保护的信号之间(即电子器件之间)；气体填充在两极板之间，在一定电压下会发生击穿现象，出现电弧放电，利用该原理，本发明系统结构可进行芯片和电子系统的静电放电保护，使所述气体腔结构具有在特定静电电压下击穿放电的效果，可以实现静电保护，以气体腔结构替换传统技术中的ESD保护结构。
本发明给出的一个具体实施例中，如图2-3所示，所述电子系统包括连接芯片内部电路的输入输出管脚IO PAD以及ESD旁路，所述ESD旁路包括连接在所述输入输出管脚IOPAD与电源端和/或地端之间，和/或连接在电源地之间的气体腔结构(D1，D2，D3)；其中，第一气体腔结构D1的阳极板和阴极板分别连接电源端和输入输出管脚IO PAD，用于IO放电；第二气体腔结构D2的阳极板和阴极板分别接输入输出管脚IO PAD和地端，用于IO放电；第三气体腔结构D3的阳极板和阴极板分别接电源端和地端，用于电源放电。各气体腔结构中填充氢气、氦气、氖气、氩气、氪气、氙气或氡气、Og(Oganesson)等非氧化气体，非氧化气体能够避免对电极板的氧化腐蚀，也可以使用空气，降低成本。
ESD旁路提供瞬间大电流的快速泄放通路，以避免芯片内部电路或电子系统工作电路成为ESD放电通路而遭到损害；故而芯片的每个输入输出管脚、电源脚等根据其功能的不同，芯片管脚连接的ESD旁路上的所述气体腔结构也相应地有所不同(大小、极板间隔距离等)，保证各个管脚都具有ESD保护能力。
本实施例中，气体腔结构的阳极板1和阴极板2之间以特定的距离间隔，中间填充气体3，其间隔距离根据所需要的ESD防护能力的要求，和气体腔内的气体击穿电压特性决定。其中，极板间隔的计算公式如下：
D＝E/K,
其中，D为极板距离，E为ESD保护电压，K为单位长度的填充气体击穿电压。
本发明中，所述气体腔结构的阳极板1和阴极板2可以为铜、钨、铝、金、银等电子器件内常用布线金属材料电极板；在其他实施例中，气体腔可由芯片或者电子系统的信号线构造形成。该气体腔结构为无源器件，可根据实际情况灵活设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间；由于气体腔结构不是有源结构，不必须集成在芯片硅片上，因此不会占用芯片的面积，避免了传统技术中ESD保护性能与占用芯片面积难以平衡的问题，同时气体腔结构在电路正常工作时完全呈现绝缘体状态，因此对芯片的正常工作完全不产生影响；故而，与传统技术相比，本发明电子系统ESD结构能够节约ESD设计面积，降低成本；且本发明结构在电路正常工作时，完全绝缘体，能够解决传统技术中的高速信号的ESD设计干扰问题；本发明不依赖任何的集成电路器件工艺技术，对工艺技术没有电学特性的制约，因此适用于所有的集成电路工艺，适用范围广。
本发明结构在其他可选实施例中，气体腔结构中气体介质也可以替换为具有同样特性的液体或者固体介质，实现过压击穿放电，进行电子系统的静电保护。
实施例2
第二方面，本发明还提供了一种电子系统ESD的实现方法，包括：在电子系统ESD旁路上设置介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
进一步的，所述介质腔结构设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间。
本发明方法中，所述介质腔结构优选为气体腔结构，所述气体腔结构包括相对设置的阴极板和阳极板，两极板之间保持一定距离，并在两极板之间填充非氧化气体；非氧化气体优选使用氢气、氦气、氖气、氩气、氪气、氙气或氡气、Og(Oganesson)等，避免对电极的氧化腐蚀。
本发明方法应用于对任意适合的电子系统设计，气体腔结构连接在需要ESD保护的信号之间(即电子器件之间)；气体填充在两极板之间，在一定电压下会发生击穿现象，出现电弧放电，可以实现静电保护。
本发明给出的一个具体实施例中，所述电子系统包括连接芯片内部电路的输入输出管脚IO PAD以及ESD旁路，所述ESD旁路包括连接在所述输入输出管脚与电源端和/或地端之间，和/或连接在电源地之间的气体腔结构；其中，第一气体腔结构的阳极板和阴极板分别连接电源端和输入输出管脚IO PAD，第二气体腔结构的阳极板和阴极板分别接输入输出管脚IO PAD和地端，第三气体腔结构的阳极板和阴极板分别接电源端和地端。
本实施例中，气体腔结构的两个极板之间以特定的距离间隔，中间填充气体，其间隔距离根据所需要的ESD防护能力的要求，和气体腔内的气体击穿电压特性决定。
本发明中，所述气体腔结构的阳极板和阴极板可以为铜、钨、铝、金、银等电子器件内常用布线金属材料电极板；在其他实施例中，气体腔可由芯片或者电子系统的信号线构造形成；本发明方法采用气体腔的气体击穿电弧放电的原理实现ESD放电的效果，采用气体腔结构代替常规技术中的ESD器件实现电路和电子系统的ESD保护设计，可以应用于集成电路硅片内部、集成电路焊盘之间、集成电路键合线之间、集成电路的封装基板内部、电路板的信号线之间或者电子系统的信号线之间，避免增加芯片面积，避免对芯片生产工作产生影响。
本发明结构在其他可选实施例中，气体腔结构中气体也可以替换为具有同样特性的液体或者固体介质，实现过压击穿放电，进行电子系统的静电保护。
实施例3
第三方面，本发明还提供了一种包括上述实施例1中的电子系统ESD结构的系统，如包含本发明ESD结构的半导体芯片，基于无源ESD结构的气体腔过压击穿放电原理，在实现电路静电保护能力的同时，避免增加芯片面积，利于电子产品向微型化发展，适于推广。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (10)
1.一种电子系统ESD结构，其特征在于，包括设置在系统ESD旁路上的介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
2.根据权利要求1所述的电子系统ESD结构，其特征在于，所述介质腔结构为气体腔结构；所述气体腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离，并在两极板之间填充非氧化气体。
3.根据权利要求2所述的电子系统ESD结构，其特征在于，所述电子系统包括连接芯片内部电路的输入输出管脚以及ESD旁路，所述ESD旁路包括连接在所述输入输出管脚与电源端和/或地端之间，和/或连接在电源地之间的气体腔结构。
4.根据权利要求3所述的电子系统ESD结构，其特征在于，包括：第一气体腔结构的阳极板和阴极板分别连接电源端和输入输出管脚，第二气体腔结构的阳极板和阴极板分别接输入输出管脚和地端，第三气体腔结构的阳极板和阴极板分别接电源端和地端。
5.根据权利要求2-4任一项所述的电子系统ESD结构，其特征在于，所述非氧化气体为氢气、氦气、氖气、氩气、氪气、氙气、氡气或空气。
6.根据权利要求1所述的电子系统ESD结构，其特征在于，所述介质腔中填充液体或者固体介质，以使介质腔结构所承受电压超过阈值时发生击穿。
7.根据权利要求1所述的电子系统ESD结构，其特征在于，所述介质腔结构设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间。
8.一种电子系统ESD的实现方法，其特征在于，包括：在电子系统ESD旁路上设置介质腔结构，所述介质腔结构包括相对设置的阴极板和阳极板，两极板之间保持距离以构造出介质腔，介质腔中填充有介质，所述介质腔结构用于当所承受电压超过阈值时自身发生介质击穿。
9.根据权利要求8所述的电子系统ESD结构实现方法，其特征在于，所述介质腔结构为气体腔结构，设置在电子系统的芯片内部、焊盘之间、键合线之间、封装基板的信号线之间、电路板的信号线之间或电子系统的信号线之间。
10.一种包括权利要求1-7任一项所述电子系统ESD结构的系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010317389.8A CN111370406A (zh) | 2020-04-21 | 2020-04-21 | 一种电子系统esd结构及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010317389.8A CN111370406A (zh) | 2020-04-21 | 2020-04-21 | 一种电子系统esd结构及实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111370406A true CN111370406A (zh) | 2020-07-03 |
Family
ID=71210987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010317389.8A Pending CN111370406A (zh) | 2020-04-21 | 2020-04-21 | 一种电子系统esd结构及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370406A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9905074D0 (en) * | 1999-03-06 | 1999-04-28 | Rover Group | A spark discharge device |
| US20110089540A1 (en) * | 2009-10-16 | 2011-04-21 | Sun Microsystems, Inc. | Semiconductor die with integrated electro-static discharge device |
| US20170077086A1 (en) * | 2015-09-14 | 2017-03-16 | Realtek Semiconductor Corp. | Electrostatic Discharge Protection Element |
-
2020
- 2020-04-21 CN CN202010317389.8A patent/CN111370406A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9905074D0 (en) * | 1999-03-06 | 1999-04-28 | Rover Group | A spark discharge device |
| US20110089540A1 (en) * | 2009-10-16 | 2011-04-21 | Sun Microsystems, Inc. | Semiconductor die with integrated electro-static discharge device |
| US20170077086A1 (en) * | 2015-09-14 | 2017-03-16 | Realtek Semiconductor Corp. | Electrostatic Discharge Protection Element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095359A (en) | Semiconductor package and computer using the package | |
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| US5475264A (en) | Arrangement having multilevel wiring structure used for electronic component module | |
| KR100311332B1 (ko) | 반도체 장치 | |
| EP2904638B1 (en) | Electrostatic protection for stacked multi-chip integrated circuits | |
| US5038194A (en) | Semiconductor device | |
| US10971929B2 (en) | Chip ESD protection circuit | |
| CN100428462C (zh) | 半导体集成电路器件 | |
| US10263417B2 (en) | Transient voltage suppressing integrated circuit | |
| CN105047640B (zh) | 一种端口防护电路集成封装件及其制造方法 | |
| CN111370406A (zh) | 一种电子系统esd结构及实现方法 | |
| US9761507B1 (en) | Stacked rectifiers in a package | |
| CN113809052A (zh) | 半导体封装装置 | |
| US11380631B2 (en) | Lead frame for multi-chip modules with integrated surge protection | |
| US20230215665A1 (en) | Housing for chip form ultracapacitor | |
| CN217691153U (zh) | 芯片封装体以及电子装置 | |
| CN111653552B (zh) | 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构 | |
| CN114759534A (zh) | 一种用于高压焊点密度集成电路的esd保护电路结构 | |
| JPS58110063A (ja) | 集積回路装置 | |
| JPH04199567A (ja) | 半導体スイッチ | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| CN118016648A (zh) | 半导体封装组件及半导体封装基板模块 | |
| TWM637198U (zh) | 用於晶片封裝的引線框架和晶片封裝結構裝置 | |
| CN113746077A (zh) | 一种浪涌保护电路 | |
| CN113140522A (zh) | 半导体封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200703 |