CN111354643A - 存储器的制造方法 - Google Patents

存储器的制造方法 Download PDF

Info

Publication number
CN111354643A
CN111354643A CN202010176400.3A CN202010176400A CN111354643A CN 111354643 A CN111354643 A CN 111354643A CN 202010176400 A CN202010176400 A CN 202010176400A CN 111354643 A CN111354643 A CN 111354643A
Authority
CN
China
Prior art keywords
layer
oxide layer
silicon oxide
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010176400.3A
Other languages
English (en)
Other versions
CN111354643B (zh
Inventor
张怡
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010176400.3A priority Critical patent/CN111354643B/zh
Publication of CN111354643A publication Critical patent/CN111354643A/zh
Application granted granted Critical
Publication of CN111354643B publication Critical patent/CN111354643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种存储器的制造方法，包括：提供一衬底，存储区域的衬底上形成有栅氧化层、第一结构层以及字线；外围区域的衬底上形成有栅氧化层、第二结构层以及第一氧化硅层，所述第一结构层中形成有沟槽；依次形成第一氮化硅层、第二氮化硅层和第二氧化硅层；刻蚀所述外围区域的第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；湿法清洗所述第二结构层表面。在形成所述沟槽以及所述第一氧化硅层之后不立即去除外围区域的第一氧化硅层，而是继续沉积第一氮化硅层、第二氮化硅层和第二氧化硅层，并且在形成所述第二氧化硅层之后去除所述第一氧化硅层，这样不但去除了所述第一氧化硅层，而且可以避免损坏所述沟槽形貌的情况。

Description

存储器的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种存储器的制造方法。
背景技术
参考图1，图1为现有技术的快闪存储器示意图，在快闪存储器的制造工艺中，所述快闪存储器通常具有存储区域Ⅰ和外围区域Ⅱ，所述存储区域Ⅰ的衬底100上形成有栅氧化层110、位于所述栅氧化层110上的第一结构层10以及位于所述第一结构层120中的字线200；所述外围区域Ⅱ的衬底110上形成有堆叠的栅氧化层110、第二结构层20以及第一氧化硅层320。在存储区域中，形成字线200之后，通常还需要通过刻蚀工艺打开所述字线200侧的第一结构层120(控制栅层140、ONO层130和浮栅层120等等)以形成沟槽181，为后续在存储区域Ⅰ形成接触孔做准备。
参考图2，图2为现有技术中存在沟槽形貌缺陷的快闪存储器示意图，目前在快闪存储器的制造方法中，在通过刻蚀工艺打开所述字线200侧的第一结构层120之后，接下来会利用HF湿法清洗去除外围区域Ⅱ的所述第一氧化硅层320，如图2所示，但是此时存储区域Ⅰ的沟槽181没有任何掩膜保护，所以在湿法清洗去除外围区域Ⅱ的所述第一氧化硅层320之后，存储区域Ⅰ的沟槽181出现碗口状的形貌缺陷，导致后续形成的接触孔发生短路的问题或者失效的问题，从而影响快闪存储器性能，提高了快闪存储器的不良率。
发明内容
本发明的目的在于提供一种存储器的制造方法，以解决存储区域的沟槽形貌缺陷的问题。
为解决上述技术问题，本发明提供一种存储器的制造方法，所述存储器具有存储区域和外围区域，所述存储器的制造方法包括：
提供一衬底，所述存储区域的衬底上形成有栅氧化层、位于所述栅氧化层上的第一结构层以及位于所述第一结构层中的字线；所述外围区域的衬底上形成有堆叠的栅氧化层、第二结构层以及第一氧化硅层，其中，靠近所述外围区域的所述存储区域的所述第一结构层中形成有沟槽；
形成第一氮化硅层，所述第一氮化硅层覆盖所述存储区域的所述字线和所述外围区域的所述第一氧化硅层并且填充所述沟槽；
依次形成第二氮化硅层和第二氧化硅层，所述第二氮化硅层覆盖所述第一氮化硅层，所述第二氧化硅层覆盖所述第二氮化硅层；
刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；
湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。
可选的，在所述存储器的制造方法中，所述第一结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第三氮化硅层。
可选的，在所述存储器的制造方法中，所述第一结构层还包括位于所述栅氧化层上且位于所述浮栅层中的第三氧化硅层，所述沟槽位于依次堆叠的所述第三氧化硅层、ONO介质层以及控制栅层中。
可选的，在所述存储器的制造方法中，所述第二结构层包括：依次堆叠的浮栅层以及第四氮化硅层。
可选的，在所述存储器的制造方法中，在湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层之后，所述存储器的制造方法还包括：
利用湿法刻蚀工艺刻蚀所述第四氮化硅层。
可选的，在所述存储器的制造方法中，利用浓度为0.1％～0.5％的氢氟酸溶液湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。
可选的，在所述存储器的制造方法中，利用干法刻蚀工艺刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层。
可选的，在所述存储器的制造方法中，利用湿法刻蚀工艺刻蚀部分厚度的所述第二结构层。
可选的，在所述存储器的制造方法中，所述存储区域中，所述字线和所述第一结构层之间还形成有侧墙结构和隧穿氧化层，所述隧穿氧化层覆盖所述侧墙结构和所述栅氧化层。
可选的，在所述存储器的制造方法中，所述第一氧化硅层的厚度介于
Figure BDA0002410973750000031
所述第一氮化硅的厚度介于
Figure BDA0002410973750000032
所述第二氮化硅的厚度介于
Figure BDA0002410973750000033
所述第二氧化硅层的厚度介于
Figure BDA0002410973750000034
综上，本发明提供一种存储器的制造方法，包括：提供一衬底，所述存储区域的衬底上形成有栅氧化层、第一结构层以及字线；所述外围区域的衬底上形成有堆叠的栅氧化层、第二结构层以及第一氧化硅层，其中，靠近所述外围区域的所述存储区域的所述第一结构层中形成有沟槽；在所述字线上、所述沟槽中以及所述第一氧化硅层上形成第一氮化硅层；依次形成第二氮化硅层和第二氧化硅层；刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。本发明中，在形成所述沟槽以及所述第一氧化硅层之后不立即执行去除外围区域的所述第一氧化硅层的步骤，而是继续沉积第一氮化硅层、第二氮化硅层和第二氧化硅层，并且在形成所述第二氧化硅层之后，通过刻蚀以及湿法清洗去除所述第一氧化硅层，这样不但去除所述第一氧化硅层，而且可以避免损坏所述沟槽形貌的情况，保护了所述沟槽形貌，从而避免了后续形成的接触孔发生短路或者失效的情况，从而优化了存储器性能，提高了存储器的良率。
附图说明
图1为现有技术的快闪存储器示意图；
图2为现有技术中存在沟槽形貌缺陷的快闪存储器示意图；
图3为本发明实施例的存储器的制造方法流程图；
图4-图7为本发明实施例的制造存储器时各步骤的半导体结构示意图；
其中，附图标记说明如下：
Ⅰ-存储区域；Ⅱ-外围区域；
100-衬底，101-浅沟槽隔离结构，110-栅氧化层，120-浮栅层，130-ONO介质层，140-控制栅层，150-第三氮化硅层，161-氧化硅层，162-氮化硅层，170-隧穿氧化层，180-第三氧化硅层，181-沟槽，310-第四氮化硅层，320-第一氧化硅层，330-第一氮化硅层，340-第二氮化硅层，350-第二氧化硅层。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种存储器的制造方法，参考图3，图3为本发明实施例的存储器的制造方法流程图，所述存储器具有存储区域Ⅰ和外围区域Ⅱ，所述存储区域Ⅰ和所述外围区域Ⅱ相连，所述存储器的制造方法包括：
S10：提供一衬底，所述存储区域的衬底上形成有栅氧化层、位于所述栅氧化层上的第一结构层以及位于所述第一结构层中的字线；所述外围区域的衬底上形成有堆叠的栅氧化层、第二结构层以及第一氧化硅层，其中，靠近所述外围区域的所述存储区域的所述第一结构层中形成有沟槽；
S20：形成第一氮化硅层，所述第一氮化硅层覆盖所述存储区域的所述字线和所述外围区域的所述第一氧化硅层并且填充所述沟槽；
S30：依次形成第二氮化硅层和第二氧化硅层，所述第二氮化硅层覆盖所述第一氮化硅层，所述第二氧化硅层覆盖所述第二氮化硅层；
S40：刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；
S50：湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。
具体的，请参考图4-图7，图4-图7为本发明实施例的制造存储器时各步骤的半导体结构示意图。
首先，参考图4，提供一衬底100，所述存储区域Ⅰ的衬底100上形成有栅氧化层110、位于所述栅氧化层110上的第一结构层10以及位于所述第一结构层10中的字线200；所述外围区域Ⅱ的衬底100上形成有堆叠的栅氧化层110、第二结构层20以及第一氧化硅层320，其中，靠近所述外围区域Ⅱ的所述存储区域Ⅰ的所述第一结构层10中形成有沟槽181，所述外围区域Ⅱ的所述衬底100、所述栅氧化层110以及所述第二结构层20中形成有浅沟槽隔离结构101。具体的，所述沟槽181是通过干法刻蚀工艺打开所述字线200侧的第一结构层120形成的。在本实施例中，可以通过化学气相沉积工艺形成所述第一氧化硅层320，所述第一氧化硅层320的厚度介于
Figure BDA0002410973750000051
优选的，所述第一结构层10包括：依次堆叠的浮栅层120、ONO介质层130、控制栅层140及第三氮化硅层150。进一步的，所述第一结构层10还包括位于所述栅氧化层110上且位于所述浮栅层120中的第三氧化硅层180，所述沟槽181位于依次堆叠的所述第三氧化硅层180、ONO介质层130以及控制栅层140中。
优选的，所述第二结构层20包括：依次堆叠的浮栅层120以及第四氮化硅层310。
进一步的，所述存储区域Ⅰ中，所述字线200和所述第一结构层10之间还形成有侧墙结构和隧穿氧化层170，所述隧穿氧化层170覆盖所述侧墙结构和所述栅氧化层110。所述侧墙结构包括：氧化硅层161和氮化硅层162，所述氮化硅层162覆盖所述氧化硅层161。
然后，如图4所示，形成第一氮化硅层330，所述第一氮化硅层330覆盖所述存储区域Ⅰ的所述字线200和所述外围区域Ⅱ的所述第一氧化硅层320并且填充所述沟槽181。具体的，可以通过化学气相沉积工艺形成所述第一氮化硅330，所述第一氮化硅330的厚度介于
Figure BDA0002410973750000052
现有技术中，在通过刻蚀工艺打开所述字线200侧的第一结构层120以形成所述沟槽181之后，接下来通常会利用HF湿法清洗去除外围区域Ⅱ的所述第一氧化硅层320，但是这样存储区域Ⅰ的沟槽181没有任何掩膜保护，从而在湿法清洗去除外围区域Ⅱ的所述第一氧化硅层320之后，导致存储区域Ⅰ的沟槽181出现碗口状的形貌缺陷。所以本发明中，参考图5，发明人在形成所述沟槽181以及所述第一氧化硅层320之后不立即执行去除外围区域Ⅱ的所述第一氧化硅层320的步骤，而是继续沉积第一氮化硅层330，并且在后续形成所述第二氧化硅层350之后，通过刻蚀以及湿法清洗去除所述第一氧化硅层320，这样不但去除了所述第一氧化硅层320，而且可以避免损坏所述沟槽181形貌的情况，保护了所述沟槽181形貌，从而避免了后续形成的接触孔发生短路或者失效的情况，从而优化了存储器性能，提高了存储器的良率。
接着，如图5所示，依次形成第二氮化硅层340和第二氧化硅层350，所述第二氮化硅层340覆盖所述第一氮化硅层330，所述第二氧化硅层350覆盖所述第二氮化硅层340。具体的，可以通过化学气相沉积形成所述第二氮化硅层340和所述第二氧化硅层350；所述第二氮化硅340的厚度介于
Figure BDA0002410973750000061
所述第二氧化硅层350的厚度介于
Figure BDA0002410973750000062
进一步的，如图6所示，刻蚀所述外围区域Ⅱ的所述第二氧化硅层350、第二氮化硅层340、第一氮化硅层330以及第一氧化硅层320。具体的，利用干法刻蚀工艺刻蚀所述外围区域Ⅱ的所述第二氧化硅层350、第二氮化硅层340、第一氮化硅层330以及第一氧化硅层320。本发明中，在形成所述沟槽181以及所述第一氧化硅层320之后不立即执行去除外围区域Ⅱ的所述第一氧化硅层320的步骤，而是继续沉积第一氮化硅层330、第二氮化硅层340和第二氧化硅层350，并且在形成所述第二氧化硅层350之后，通过刻蚀以及湿法清洗去除所述第一氧化硅层320，这样不但去除所述第一氧化硅层320，而且可以避免损坏所述沟槽181形貌的情况，变相地保护了所述沟槽181形貌，从而避免了后续形成的接触孔发生短路或者失效的情况，从而优化了存储器性能，提高了存储器的良率。
最后，如图7所示，湿法清洗所述第二结构层20表面以清除残余的所述第一氧化硅层320。具体的，利用浓度为0.1％～0.5％的氢氟酸溶液湿法清洗所述第二结构层20表面以清除残余的所述第一氧化硅层320。在刻蚀去除所述第一氧化硅层320之后，继续湿法清洗清除残余的所述第一氧化硅层320，通过刻蚀去除和湿法清洗清除双重，保证所述第一氧化硅层320能够被去除干净。
进一步的，在湿法清洗所述第二结构层20表面以清除残余的所述第一氧化硅层320之后，利用湿法刻蚀工艺刻蚀所述第四氮化硅层310。
综上，本发明提供一种存储器的制造方法，包括：提供一衬底，所述存储区域的衬底上形成有栅氧化层、第一结构层以及字线；所述外围区域的衬底上形成有堆叠的栅氧化层、第二结构层以及第一氧化硅层，其中，靠近所述外围区域的所述存储区域的所述第一结构层中形成有沟槽；在所述字线上、所述沟槽中以及所述第一氧化硅层上形成第一氮化硅层；依次形成第二氮化硅层和第二氧化硅层；刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。本发明中，在形成所述沟槽以及所述第一氧化硅层之后不立即进行去除外围区域的所述第一氧化硅层的步骤，而是继续沉积第一氮化硅层、第二氮化硅层和第二氧化硅层，并且在形成所述第二氧化硅层之后，通过刻蚀以及湿法清洗去除所述第一氧化硅层，这样不但去除所述第一氧化硅层，而且可以避免损坏所述沟槽形貌的情况，保护了所述沟槽形貌，从而避免了后续形成的接触孔发生短路或者失效的情况，从而优化了存储器性能，提高了存储器的良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种存储器的制造方法，所述存储器具有存储区域和外围区域，其特征在于，所述存储器的制造方法包括：
提供一衬底，所述存储区域的衬底上形成有栅氧化层、位于所述栅氧化层上的第一结构层以及位于所述第一结构层中的字线；所述外围区域的衬底上形成有堆叠的栅氧化层、第二结构层以及第一氧化硅层，其中，靠近所述外围区域的所述存储区域的所述第一结构层中形成有沟槽；
形成第一氮化硅层，所述第一氮化硅层覆盖所述存储区域的所述字线和所述外围区域的所述第一氧化硅层并且填充所述沟槽；
依次形成第二氮化硅层和第二氧化硅层，所述第二氮化硅层覆盖所述第一氮化硅层，所述第二氧化硅层覆盖所述第二氮化硅层；
刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层；
湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。
2.根据权利要求1所述的存储器的制造方法，其特征在于，所述第一结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第三氮化硅层。
3.根据权利要求2所述的存储器的制造方法，其特征在于，所述第一结构层还包括位于所述栅氧化层上且位于所述浮栅层中的第三氧化硅层，所述沟槽位于依次堆叠的所述第三氧化硅层、ONO介质层以及控制栅层中。
4.根据权利要求1所述的存储器的制造方法，其特征在于，所述第二结构层包括：依次堆叠的浮栅层以及第四氮化硅层。
5.根据权利要求4所述的存储器的制造方法，其特征在于，在湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层之后，所述存储器的制造方法还包括：
利用湿法刻蚀工艺刻蚀所述第四氮化硅层。
6.根据权利要求4所述的存储器的制造方法，其特征在于，利用浓度为0.1％～0.5％的氢氟酸溶液湿法清洗所述第二结构层表面以清除残余的所述第一氧化硅层。
7.根据权利要求1所述的存储器的制造方法，其特征在于，利用干法刻蚀工艺刻蚀所述外围区域的所述第二氧化硅层、第二氮化硅层、第一氮化硅层以及第一氧化硅层。
8.根据权利要求1所述的存储器的制造方法，其特征在于，利用湿法刻蚀工艺刻蚀部分厚度的所述第二结构层。
9.根据权利要求1所述的存储器的制造方法，其特征在于，所述存储区域中，所述字线和所述第一结构层之间还形成有侧墙结构和隧穿氧化层，所述隧穿氧化层覆盖所述侧墙结构和所述栅氧化层。
10.根据权利要求1所述的存储器的制造方法，其特征在于，所述第一氧化硅层的厚度介于
Figure FDA0002410973740000021
所述第一氮化硅的厚度介于
Figure FDA0002410973740000022
所述第二氮化硅的厚度介于
Figure FDA0002410973740000023
所述第二氧化硅层的厚度介于
Figure FDA0002410973740000024
CN202010176400.3A 2020-03-13 2020-03-13 存储器的制造方法 Active CN111354643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010176400.3A CN111354643B (zh) 2020-03-13 2020-03-13 存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010176400.3A CN111354643B (zh) 2020-03-13 2020-03-13 存储器的制造方法

Publications (2)

Publication Number Publication Date
CN111354643A true CN111354643A (zh) 2020-06-30
CN111354643B CN111354643B (zh) 2023-04-28

Family

ID=71196129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010176400.3A Active CN111354643B (zh) 2020-03-13 2020-03-13 存储器的制造方法

Country Status (1)

Country Link
CN (1) CN111354643B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025591A (ko) * 1997-09-12 1999-04-06 구본준 반도체 메모리 제조방법
US6448608B1 (en) * 1999-09-27 2002-09-10 Advanced Micro Devices, Inc. Capping layer
US6872667B1 (en) * 2003-11-25 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with separate periphery and cell region etching steps
US20070026606A1 (en) * 2005-03-17 2007-02-01 Winbond Electronics Corporation Method and structure for fabricating non volatile memory arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025591A (ko) * 1997-09-12 1999-04-06 구본준 반도체 메모리 제조방법
US6448608B1 (en) * 1999-09-27 2002-09-10 Advanced Micro Devices, Inc. Capping layer
US6872667B1 (en) * 2003-11-25 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with separate periphery and cell region etching steps
US20070026606A1 (en) * 2005-03-17 2007-02-01 Winbond Electronics Corporation Method and structure for fabricating non volatile memory arrays

Also Published As

Publication number Publication date
CN111354643B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US7297593B2 (en) Method of manufacturing a floating gate of a flash memory device
KR20080013174A (ko) 캐패시터의 스토리지노드 분리 방법
US7807574B2 (en) Etching method using hard mask in semiconductor device
CN113506720A (zh) 一种晶圆背面平整度改善的方法
CN107230678A (zh) 闪存的制造方法
JP2003229479A (ja) 半導体装置の製造方法
CN113496949B (zh) 一种改善栅极结构表面形成金属硅化层后漏电现象的方法
US9023724B2 (en) Method of manufacturing semiconductor memory device
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
CN111354643A (zh) 存储器的制造方法
US20030181055A1 (en) Method of removing photo-resist and polymer residue
US20230402288A1 (en) Method of removing step height on gate structure
US20080003792A1 (en) Method for forming a gate of a semiconductor device
CN101887866A (zh) 浅沟槽隔离结构的制作方法
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
US6573141B1 (en) In-situ etch and pre-clean for high quality thin oxides
TW202013489A (zh) 半導體結構中的凹槽的製作方法
RU2802797C1 (ru) Способ изготовления структуры разрядной шины, способ изготовления полупроводниковой структуры и полупроводниковая структура
US11417735B2 (en) Method for fabricating semiconductor device
WO2022033165A1 (zh) 位线结构制造方法、半导体结构制造方法及半导体结构
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
CN108630526B (zh) 一种改善层间介质层空洞的方法
CN115101527A (zh) 存储器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant