CN111341744A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111341744A
CN111341744A CN202010130883.3A CN202010130883A CN111341744A CN 111341744 A CN111341744 A CN 111341744A CN 202010130883 A CN202010130883 A CN 202010130883A CN 111341744 A CN111341744 A CN 111341744A
Authority
CN
China
Prior art keywords
array substrate
binding
pad
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010130883.3A
Other languages
English (en)
Other versions
CN111341744B (zh
Inventor
刘弘
王凤国
武新国
郭志轩
田亮
崔玉琳
王海东
冯宇
马波
杨越
张东
宋室成
颜冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010130883.3A priority Critical patent/CN111341744B/zh
Publication of CN111341744A publication Critical patent/CN111341744A/zh
Application granted granted Critical
Publication of CN111341744B publication Critical patent/CN111341744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示装置，涉及显示技术领域，为解决将待绑定部件绑定在绑定焊盘上后，容易出现待绑定部件在绑定处松动、断开，导致显示产品出现显示异常的问题。所述阵列基板包括绑定区域，绑定区域上设置有多个绑定焊盘，绑定焊盘用于通过导电胶与待绑定结构绑定在一起；在垂直于基底的方向上，每个绑定焊盘背向基底的表面的高度均高于第一部分背向基底的表面的高度，第一部分为阵列基板中位于该绑定焊盘周边的部分；绑定焊盘背向基底的表面的高度与第一部分背向基底的表面的高度之间具有第一差值，该第一差值大于阈值。本发明提供的阵列基板用于制作显示产品。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
覆晶薄膜封装工艺已成为目前流行的全面屏的一个重要封装技术，采用这种封装技术进行封装时，要在基板的绑定区设置多个绑定焊盘，将待绑定的部件通过胶材绑定在该绑定焊盘上，以实现基板与待绑定部件之间的电连接。
但是上述绑定方式还存在如下问题：将待绑定部件绑定在绑定焊盘上后，在对待绑定部件进行弯折或者拉拔时，容易出现待绑定部件在绑定处松动，或者与绑定焊盘直接断开，从而导致显示产品出现显示异常，严重影响了显示产品的品质。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于解决将待绑定部件绑定在绑定焊盘上后，在对待绑定部件进行弯折或者拉拔时，容易出现待绑定部件在绑定处松动，或者与绑定焊盘直接断开，从而导致显示产品出现显示异常，严重影响了显示产品品质的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种阵列基板，包括：显示区域和位于所述显示区域周边的非显示区域，所述非显示区域包括绑定区域，所述绑定区域上设置有多个绑定焊盘，所述绑定焊盘用于通过导电胶与待绑定结构绑定在一起；
在垂直于所述基底的方向上，每个所述绑定焊盘背向所述基底的表面的高度均高于第一部分背向所述基底的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘周边的部分；
所述绑定焊盘背向所述基底的表面的高度与所述第一部分背向所述基底的表面的高度之间具有第一差值，该第一差值大于阈值。
可选的，所述阵列基板还包括：
位于所述阵列基板的基底与所述绑定焊盘之间的突起结构，所述突起结构与所述绑定焊盘之间绝缘，所述突起结构与所述绑定焊盘一一对应，所述突起结构在所述基底上的正投影位于对应的绑定焊盘在所述基底上的正投影的内部。
可选的，所述突起结构包括层叠设置的至少两个突起图形，至少一个所述突起图形与所述阵列基板中包括的其它功能层同层同材料设置。
可选的，所述突起结构包括层叠设置的第一突起图形和第二突起图形，所述第一突起图形与所述阵列基板中包括的遮光层同层同材料设置，所述第二突起图形与所述阵列基板中的有源层同层同材料设置。
可选的，所述绑定焊盘包括层叠设置的至少两个焊盘图形，至少一个所述焊盘图形与所述阵列基板中包括的其它导电层同层同材料设置。
可选的，所述绑定焊盘包括层叠设置的第一焊盘图形、第二焊盘图形和第三焊盘图形，所述第一焊盘图形与所述阵列基板中的栅金属层同层同材料设置，所述第二焊盘图形与所述阵列基板中的源漏金属层同层同材料设置，所述第三焊盘图形与所述阵列基板中的阳极层同层同材料设置。
基于上述阵列基板的技术方案，本发明的第二方面提供一种显示装置，包括上述阵列基板。
基于上述阵列基板的技术方案，本发明的第三方面提供一种阵列基板的制作方法，用于制作上述阵列基板，所述制作方法包括：
在阵列基板中非显示区域的绑定区域制作多个绑定焊盘，在垂直于所述基底的方向上，每个所述绑定焊盘背向所述基底的表面的高度均高于第一部分背向所述基底的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘周边的部分；
所述绑定焊盘背向所述基底的表面的高度与所述第一部分背向所述基底的表面的高度之间具有第一差值，该第一差值大于阈值。
可选的，所述在阵列基板中非显示区域的绑定区域制作多个绑定焊盘的步骤具体包括：
在所述绑定区域制作多个突起结构；
在所述突起结构背向所述阵列基板的基底的一侧制作多个绑定焊盘，所述突起结构与所述绑定焊盘之间绝缘，所述突起结构与所述绑定焊盘一一对应，所述突起结构在所述基底上的正投影位于对应的绑定焊盘在所述基底上的正投影的内部。
可选的，所述在所述绑定区域制作多个突起结构的步骤具体包括：
通过第一次构图工艺，同时形成所述阵列基板中的遮光层与所述突起结构中的第一突起图形；
通过第二次构图工艺，同时形成所述阵列基板中的有源层与所述突起结构中的第二突起图形，所述第一突起图形和所述第二突起图形层叠设置。
本发明提供的技术方案中，设置了每个所述绑定焊盘背向所述基底的表面的高度均高于其周边第一部分背向所述基底的表面的高度，且所述绑定焊盘背向所述基底的表面的高度与所述第一部分背向所述基底的表面的高度之间具有第一差值，该第一差值大于阈值；这种设置方式使得各绑定焊盘均能够在其周边形成较大的段差，这样在将所述导电胶与所述绑定焊盘绑定在一起时，能够有效增加所述导电胶与所述绑定焊盘之间的接触面积，从而提升所述待绑定结构通过所述导电胶与所述绑定焊盘之间的绑定强度；因此，将待绑定部件绑定在本发明技术方案提供的阵列基板的绑定焊盘上后，在对待绑定部件进行弯折或者拉拔时，不容易出现待绑定部件在绑定处松动，或者与绑定焊盘直接断开的现象，从而保证了显示产品的显示质量，避免了显示产品在显示过程中出现的由于绑定区域绑定不良导致的异常显示和点灯X-Line(X轴出现显示暗线)不良。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的绑定焊盘的结构示意图；
图2为本发明实施例提供的突起结构的结构示意图；
图3为本发明实施例提供的绑定焊盘的绑定示意图。
具体实施方式
为了进一步说明本发明实施例提供的阵列基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
基于背景技术存在的问题，本发明的发明人经研究发现，将待绑定部件绑定在绑定焊盘上后，导致出现在对待绑定部件进行弯折或者拉拔时，待绑定部件在绑定处松动，或者与绑定焊盘直接断开的问题的原因为：用于粘结绑定焊盘与待绑定部件的胶材与所述绑定焊盘之间的粘结强度不够；而导致粘结强度不够的原因包括：绑定焊盘产生的段差较低，使得胶材与绑定焊盘之间的接触面积较小，进而导致胶材与绑定焊盘之间的粘结强度不够。
基于上述发现，请参阅图1～图3所示，本发明实施例提供了一种阵列基板，包括：显示区域和位于所述显示区域周边的非显示区域，所述非显示区域包括绑定区域，所述绑定区域上设置有多个绑定焊盘50，所述绑定焊盘50用于通过导电胶80与待绑定结构70绑定在一起；
在垂直于所述阵列基板的基底10的方向上，每个所述绑定焊盘50背向所述基底10的表面的高度均高于第一部分背向所述基底10的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘50周边的部分；
所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值。
具体的，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述显示区域一般包括驱动电路，用于为各像素发光提供驱动信号；所述非显示区域一般包括信号总线和驱动芯片等，所述非显示区域包括绑定区域，该绑定区域可用于绑定的待绑定结构70可包括所述驱动芯片，和/或绑定柔性电路板等。
所述绑定区域上设置有多个绑定焊盘50，所述绑定焊盘50可通过导电胶80与待绑定结构70绑定在一起，所述导电胶80可具体包括各向异性导电胶80(ACF)，但不仅限于此。如图3所示，采用ACF粘结所述绑定焊盘50和所述待绑定结构70时，在垂直于基底10的方向，绑定焊盘50与待绑定结构70导通，在平行于基底10的方向，ACF绝缘。
所述阵列基板中一般包括多个绑定焊盘50，所述多个绑定焊盘50间隔设置，所述阵列基板还包括位于各绑定焊盘50周边的第一部分，通过设置每个所述绑定焊盘50背向所述基底10的表面的高度(如图3中的H1)均高于第一部分背向所述基底10的表面的高度，使得各绑定焊盘50突出于其周边的第一部分，在各绑定焊盘50周边形成段差。
进一步地，可设置所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值，这种设置方式能够保证各绑定焊盘50能够在其周边形成较大的段差，这样在将所述导电胶80与所述绑定焊盘50绑定在一起时，能够有效增加所述导电胶80与所述绑定焊盘50之间的接触面积。
需要说明，所述阈值可根据实际需要设置，只需保证由所述绑定焊盘50形成的段差能够使得其与导电胶80高强度粘结即可。
值得注意，所述阵列基板可应用于液晶显示面板中，也可应用于有机发光二极管显示面板中，但不仅限于此。
根据上述实施例提供的阵列基板的具体结构可知，本发明实施例提供的阵列基板中，设置了每个所述绑定焊盘50背向所述基底10的表面的高度均高于其周边第一部分背向所述基底10的表面的高度，且所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值；这种设置方式使得各绑定焊盘50均能够在其周边形成较大的段差，这样在将所述导电胶80与所述绑定焊盘50绑定在一起时，能够有效增加所述导电胶80与所述绑定焊盘50之间的接触面积，从而提升所述待绑定结构70通过所述导电胶80与所述绑定焊盘50之间的绑定强度；因此，将待绑定部件绑定在本发明实施例提供的阵列基板的绑定焊盘50上后，在对待绑定部件进行弯折或者拉拔时，不容易出现待绑定部件在绑定处松动，或者与绑定焊盘50直接断开的现象，从而保证了显示产品的显示质量，避免了显示产品在显示过程中出现的由于绑定区域绑定不良导致的异常显示和点灯X-Line(X轴出现显示暗线)不良。
如图2所示，在一些实施例中，所述阵列基板还包括：
位于所述阵列基板的基底10与所述绑定焊盘50之间的突起结构20，所述突起结构20与所述绑定焊盘50之间绝缘，所述突起结构20与所述绑定焊盘50一一对应，所述突起结构20在所述基底10上的正投影位于对应的绑定焊盘50在所述基底10上的正投影的内部。
具体地，增加所述绑定焊盘50的段差的方式多种多样，示例性的，可在所述阵列基板的基底10与所述绑定焊盘50之间设置突起结构20，同时设置所述突起结构20在所述基底10上的正投影位于对应的绑定焊盘50在所述基底10上的正投影的内部，这样就使得所述绑定焊盘50能够覆盖所述突起结构20，进而提升所述绑定焊盘50与其周边第一部分之间的段差，使得所述导电胶80能够与所述绑定焊盘50之间形成更大的接触面积，进而增加导电胶80与所述绑定焊盘50之间的粘结强度，提升绑定效果。
需要说明，所述突起结构20在所述基底10上的正投影位于对应的绑定焊盘50在所述基底10上的正投影的内部，具体包括：所述突起结构20在所述基底10上的正投影与对应的绑定焊盘50在所述基底10上的正投影重合；或者，所述突起结构20在所述基底10上的正投影被对应的绑定焊盘50在所述基底10上的正投影包围。
在一些实施例中，所述突起结构20包括层叠设置的至少两个突起图形，至少一个所述突起图形与所述阵列基板中包括的其它功能层同层同材料设置。
具体地，所述阵列基板中还包括很多其它功能层，示例性的，包括遮光层、有源层、栅金属层、源漏金属层和阳极层等，但不仅限于此；而且，相邻的所述功能层之间可根据实际需要设置绝缘层(如图1中的标记30、40、60)。
当所述突起结构20包括层叠设置的至少两个突起图形时，可设置至少一个所述突起图形与所述阵列基板中包括的其它功能层同层同材料设置，这样就可以在制作该其它功能层的构图工艺中，同时形成所述突起结构20中包括的突起图形，从而避免为了制作所述突起图形而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
在一些实施例中，所述突起结构20包括层叠设置的第一突起图形201和第二突起图形202，所述第一突起图形201与所述阵列基板中包括的遮光层同层同材料设置，所述第二突起图形202与所述阵列基板中的有源层同层同材料设置。
具体地，当所述突起结构20包括层叠设置的第一突起图形201和第二突起图形202时，可将所述第一突起图形201与所述阵列基板中包括的遮光层同层同材料设置，以及将所述第二突起图形202与所述阵列基板中的有源层同层同材料设置，由于所述遮光层和所述有源层在阵列基板中的位置均靠近基底10，而且遮光层与所述有源层之间设置有能够覆盖整个阵列基板的缓冲层，在所述有源层背向所述阵列基板的基底10的一侧设置有能够覆盖整个阵列基板的绝缘层，从而使得突起结构20能够产生更大的段差，这样当所述绑定焊盘50设置在所述突起结构20上时，使得所述突起结构20能够与其周边形成更大的段差，有利于更好的提升绑定焊盘50与所述导电胶80之间的粘结强度。
另外，上述将所述第一突起图形201与所述阵列基板中包括的遮光层同层同材料设置，以及将所述第二突起图形202与所述阵列基板中的有源层同层同材料设置，使得所述第一突起图形201能够与所述遮光层在同一次构图工艺中同时形成，所述第二突起图形202能够与所述有源层在同一次构图工艺中同时形成，从而避免为了制作所述第一突起图形201和所述第二突起图形202而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
需要说明，在所述阵列基板中，所述遮光层位于所述阵列基板的基底10与所述有源层之间。
另外，上述构图工艺可具体包括：沉积、光刻、剥离光刻胶等过程，此处不再详细说明。
此外，在平行于所述阵列基板的基底10的方向上，可设置所述第一突起图形201、所述第二突起图形202、所述绑定焊盘50的尺寸均相同，但不仅限于此。
在一些实施例中，所述绑定焊盘50包括层叠设置的至少两个焊盘图形，至少一个所述焊盘图形与所述阵列基板中包括的其它导电层同层同材料设置。
具体的，所述阵列基板中还包括很多其它导电层，示例性的，包括栅金属层、源漏金属层和阳极层等，但不仅限于此；而且，相邻的所述功能层之间可根据实际需要设置绝缘层。
所述绑定焊盘50的具体结构多种多样，示例性的，所述绑定焊盘50包括层叠设置的至少两个焊盘图形，且相邻的焊盘图形之间电连接，在这种情况下，可将至少一个所述焊盘图形与所述阵列基板中包括的其它导电层同层同材料设置，
这样就可以在制作该其它导电层的构图工艺中，同时形成所述绑定焊盘50中包括的焊盘图形，从而避免为了制作所述焊盘图形而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
如图1所示，在一些实施例中，所述绑定焊盘50包括层叠设置的第一焊盘图形501、第二焊盘图形502和第三焊盘图形503，所述第一焊盘图形501与所述阵列基板中的栅金属层同层同材料设置，所述第二焊盘图形502与所述阵列基板中的源漏金属层同层同材料设置，所述第三焊盘图形503与所述阵列基板中的阳极层同层同材料设置。
具体的，当所述绑定焊盘50包括层叠设置的第一焊盘图形501、第二焊盘图形502和第三焊盘图形503时，可将所述第一焊盘图形501与所述阵列基板中的栅金属层同层同材料设置，所述第二焊盘图形502与所述阵列基板中的源漏金属层同层同材料设置，以及将所述第三焊盘图形503与所述阵列基板中的阳极层同层同材料设置；由于所述栅金属层、所述源漏金属层和所述阳极层在阵列基板中的位置均远离基底10，这样更有利于所述绑定焊盘50的制作；而且，上述设置方式还使得所述第一焊盘图形501能够与所述栅金属图形在同一次构图工艺中同时形成，所述第二焊盘图形502能够与所述源漏金属层在同一次构图工艺中同时形成，所述第三焊盘图形503能够与所述阳极层在同一次构图工艺中同时形成，从而避免为了制作所述第一焊盘图形501、所述第二焊盘图形502和所述第三焊盘图形503而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
需要说明，在所述阵列基板中，所述栅金属层、所述源漏金属层和所述阳极层可沿远离所述基底10的方向依次层叠设置。
另外，在平行于所述阵列基板的基底10的方向上，可设置所述第一焊盘图形501、所述第二焊盘图形502和所述第三焊盘图形503的尺寸均相同；或者所述第一焊盘图形501和所述第二焊盘图形502的尺寸均大于所述第三焊盘图形503的尺寸，但不仅限于此。
值得注意，所述栅金属层与所述源漏金属层之间，以及所述源漏金属层与所述阳极层之间均包括层间绝缘层，该层间绝缘层一般会覆盖所述阵列基板的整个表面，因此，为了实现各焊盘图形之间的连接，可在位于相邻的焊盘图形之间的层间绝缘层上形成过孔，使得相邻的焊盘图形之间可通过过孔实现电连接。
本发明实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。
由于上述实施例提供的阵列基板中，设置了每个所述绑定焊盘50背向所述基底10的表面的高度均高于其周边第一部分背向所述基底10的表面的高度，且所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值；这种设置方式使得各绑定焊盘50均能够在其周边形成较大的段差，这样在将所述导电胶80与所述绑定焊盘50绑定在一起时，能够有效增加所述导电胶80与所述绑定焊盘50之间的接触面积，从而提升所述待绑定结构70通过所述导电胶80与所述绑定焊盘50之间的绑定强度；因此，将待绑定部件绑定在上述实施例提供的阵列基板的绑定焊盘50上后，在对待绑定部件进行弯折或者拉拔时，不容易出现待绑定部件在绑定处松动，或者与绑定焊盘50直接断开的现象，从而保证了显示产品的显示质量，避免了显示产品在显示过程中出现的由于绑定区域绑定不良导致的异常显示和点灯X-Line(X轴出现显示暗线)不良。
因此，本发明实施例提供的显示装置在包括上述阵列基板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种阵列基板的制作方法，用于制作上述实施例提供的阵列基板，所述制作方法包括：
在阵列基板中非显示区域的绑定区域制作多个绑定焊盘50，在垂直于所述基底10的方向上，每个所述绑定焊盘50背向所述基底10的表面的高度均高于第一部分背向所述基底10的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘50周边的部分；所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值。
具体的，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述显示区域一般包括驱动电路，用于为各像素发光提供驱动信号；所述非显示区域一般包括信号总线和驱动芯片等，所述非显示区域包括绑定区域，该绑定区域可用于绑定的待绑定结构70可包括所述驱动芯片，和/或绑定柔性电路板等。
所述绑定区域上设置有多个绑定焊盘50，所述绑定焊盘50可通过导电胶80与待绑定结构70绑定在一起，所述导电胶80可具体包括各向异性导电胶80(ACF)，但不仅限于此。
所述阵列基板中一般包括多个绑定焊盘50，所述多个绑定焊盘50间隔设置，所述阵列基板还包括位于各绑定焊盘50周边的第一部分，通过设置每个所述绑定焊盘50背向所述基底10的表面的高度均高于第一部分背向所述基底10的表面的高度，使得各绑定焊盘50突出于其周边的第一部分，在各绑定焊盘50周边形成段差。
进一步地，可设置所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值，这种设置方式能够保证各绑定焊盘50能够在其周边形成较大的段差，这样在将所述导电胶80与所述绑定焊盘50绑定在一起时，能够有效增加所述导电胶80与所述绑定焊盘50之间的接触面积。
需要说明，所述阈值可根据实际需要设置，只需保证由所述绑定焊盘50形成的段差能够使得其与导电胶80高强度粘结即可。
值得注意，所述阵列基板可应用于液晶显示面板中，也可应用于有机发光二极管显示面板中，但不仅限于此。
采用本发明实施例提供的制作方法制作的阵列基板中，设置了每个所述绑定焊盘50背向所述基底10的表面的高度均高于其周边第一部分背向所述基底10的表面的高度，且所述绑定焊盘50背向所述基底10的表面的高度与所述第一部分背向所述基底10的表面的高度之间具有第一差值，该第一差值大于阈值；这种设置方式使得各绑定焊盘50均能够在其周边形成较大的段差，这样在将所述导电胶80与所述绑定焊盘50绑定在一起时，能够有效增加所述导电胶80与所述绑定焊盘50之间的接触面积，从而提升所述待绑定结构70通过所述导电胶80与所述绑定焊盘50之间的绑定强度；因此，将待绑定部件绑定在采用所述制作方法制作的阵列基板的绑定焊盘50上后，在对待绑定部件进行弯折或者拉拔时，不容易出现待绑定部件在绑定处松动，或者与绑定焊盘50直接断开的现象，从而保证了显示产品的显示质量，避免了显示产品在显示过程中出现的由于绑定区域绑定不良导致的异常显示和点灯X-Line(X轴出现显示暗线)不良。
在一些实施例中，所述在阵列基板中非显示区域的绑定区域制作多个绑定焊盘50的步骤具体包括：
在所述绑定区域制作多个突起结构20；
在所述突起结构20背向所述阵列基板的基底10的一侧制作多个绑定焊盘50，所述突起结构20与所述绑定焊盘50之间绝缘，所述突起结构20与所述绑定焊盘50一一对应，所述突起结构20在所述基底10上的正投影位于对应的绑定焊盘50在所述基底10上的正投影的内部。
具体地，制作所述绑定焊盘50的段差的方式多种多样，示例性的，可在所述阵列基板的基底10与所述绑定焊盘50之间制作突起结构20，同时设置所述突起结构20在所述基底10上的正投影位于对应的绑定焊盘50在所述基底10上的正投影的内部，这样就使得所述绑定焊盘50能够覆盖所述突起结构20，进而提升所述绑定焊盘50与其周边第一部分之间的段差，使得所述导电胶80能够与所述绑定焊盘50之间形成更大的接触面积，进而增加导电胶80与所述绑定焊盘50之间的粘结强度，提升绑定效果。
在一些实施例中，所述在所述绑定区域制作多个突起结构20的步骤具体包括：
通过第一次构图工艺，同时形成所述阵列基板中的遮光层与所述突起结构20中的第一突起图形201；
通过第二次构图工艺，同时形成所述阵列基板中的有源层与所述突起结构20中的第二突起图形202，所述第一突起图形201和所述第二突起图形202层叠设置。
具体地，所述阵列基板中还包括很多其它功能层，示例性的，包括遮光层、有源层、栅金属层、源漏金属层和阳极层等，但不仅限于此；而且，相邻的所述功能层之间可根据实际需要设置绝缘层。
当所述突起结构20包括层叠设置的至少两个突起图形时，可设置至少一个所述突起图形与所述阵列基板中包括的其它功能层同层同材料设置，这样就可以在制作该其它功能层的构图工艺中，同时形成所述突起结构20中包括的突起图形，从而避免为了制作所述突起图形而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
进一步地，当所述突起结构20包括层叠设置的第一突起图形201和第二突起图形202时，可将所述第一突起图形201与所述阵列基板中包括的遮光层同层同材料设置，以及将所述第二突起图形202与所述阵列基板中的有源层同层同材料设置，由于所述遮光层和所述有源层在阵列基板中的位置均靠近基底10，而且遮光层与所述有源层之间设置有能够覆盖整个阵列基板的缓冲层，在所述有源层背向所述阵列基板的基底10的一侧设置有能够覆盖整个阵列基板的绝缘层，从而使得突起结构20能够产生更大的段差，这样当所述绑定焊盘50设置在所述突起结构20上时，使得所述突起结构20能够与其周边形成更大的段差，有利于更好的提升绑定焊盘50与所述导电胶80之间的粘结强度。
另外，上述将所述第一突起图形201与所述阵列基板中包括的遮光层同层同材料设置，以及将所述第二突起图形202与所述阵列基板中的有源层同层同材料设置，使得能够通过第一次构图工艺，同时形成所述阵列基板中的遮光层与所述突起结构20中的第一突起图形201；能够通过第二次构图工艺，同时形成所述阵列基板中的有源层与所述突起结构20中的第二突起图形202，从而避免为了制作所述第一突起图形201和所述第二突起图形202而增加额外的构图工艺，更好的简化了所述阵列基板的制作流程，节约了制作成本。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：显示区域和位于所述显示区域周边的非显示区域，所述非显示区域包括绑定区域，所述绑定区域上设置有多个绑定焊盘，所述绑定焊盘用于通过导电胶与待绑定结构绑定在一起；
在垂直于所述阵列基板的基底的方向上，每个所述绑定焊盘背向所述基底的表面的高度均高于第一部分背向所述基底的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘周边的部分；
所述绑定焊盘背向所述基底的表面的高度与所述第一部分背向所述基底的表面的高度之间具有第一差值，该第一差值大于阈值。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
位于所述阵列基板的基底与所述绑定焊盘之间的突起结构，所述突起结构与所述绑定焊盘之间绝缘，所述突起结构与所述绑定焊盘一一对应，所述突起结构在所述基底上的正投影位于对应的绑定焊盘在所述基底上的正投影的内部。
3.根据权利要求2所述的阵列基板，其特征在于，所述突起结构包括层叠设置的至少两个突起图形，至少一个所述突起图形与所述阵列基板中包括的其它功能层同层同材料设置。
4.根据权利要求3所述的阵列基板，其特征在于，
所述突起结构包括层叠设置的第一突起图形和第二突起图形，所述第一突起图形与所述阵列基板中包括的遮光层同层同材料设置，所述第二突起图形与所述阵列基板中的有源层同层同材料设置。
5.根据权利要求1所述的阵列基板，其特征在于，所述绑定焊盘包括层叠设置的至少两个焊盘图形，至少一个所述焊盘图形与所述阵列基板中包括的其它导电层同层同材料设置。
6.根据权利要求5所述的阵列基板，其特征在于，所述绑定焊盘包括层叠设置的第一焊盘图形、第二焊盘图形和第三焊盘图形，所述第一焊盘图形与所述阵列基板中的栅金属层同层同材料设置，所述第二焊盘图形与所述阵列基板中的源漏金属层同层同材料设置，所述第三焊盘图形与所述阵列基板中的阳极层同层同材料设置。
7.一种显示装置，其特征在于，包括如权利要求1～6中任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，用于制作如权利要求1～7中任一项所述的阵列基板，所述制作方法包括：
在阵列基板中非显示区域的绑定区域制作多个绑定焊盘，在垂直于所述基底的方向上，每个所述绑定焊盘背向所述基底的表面的高度均高于第一部分背向所述基底的表面的高度，所述第一部分为所述阵列基板中位于该绑定焊盘周边的部分；
所述绑定焊盘背向所述基底的表面的高度与所述第一部分背向所述基底的表面的高度之间具有第一差值，该第一差值大于阈值。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在阵列基板中非显示区域的绑定区域制作多个绑定焊盘的步骤具体包括：
在所述绑定区域制作多个突起结构；
在所述突起结构背向所述阵列基板的基底的一侧制作多个绑定焊盘，所述突起结构与所述绑定焊盘之间绝缘，所述突起结构与所述绑定焊盘一一对应，所述突起结构在所述基底上的正投影位于对应的绑定焊盘在所述基底上的正投影的内部。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述在所述绑定区域制作多个突起结构的步骤具体包括：
通过第一次构图工艺，同时形成所述阵列基板中的遮光层与所述突起结构中的第一突起图形；
通过第二次构图工艺，同时形成所述阵列基板中的有源层与所述突起结构中的第二突起图形，所述第一突起图形和所述第二突起图形层叠设置。
CN202010130883.3A 2020-02-26 2020-02-26 一种阵列基板及其制作方法、显示装置 Active CN111341744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010130883.3A CN111341744B (zh) 2020-02-26 2020-02-26 一种阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010130883.3A CN111341744B (zh) 2020-02-26 2020-02-26 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111341744A true CN111341744A (zh) 2020-06-26
CN111341744B CN111341744B (zh) 2022-07-15

Family

ID=71188019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010130883.3A Active CN111341744B (zh) 2020-02-26 2020-02-26 一种阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN111341744B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036610A1 (zh) * 2022-08-19 2024-02-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847774A (zh) * 2017-01-09 2017-06-13 上海天马微电子有限公司 一种显示面板及显示面板的制备方法
CN107564923A (zh) * 2017-10-13 2018-01-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847774A (zh) * 2017-01-09 2017-06-13 上海天马微电子有限公司 一种显示面板及显示面板的制备方法
CN107564923A (zh) * 2017-10-13 2018-01-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036610A1 (zh) * 2022-08-19 2024-02-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111341744B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
US10510821B2 (en) Display device
JP5808918B2 (ja) 表示装置及び有機発光表示装置
CN110018597B (zh) 显示面板及显示装置
GB2542503A (en) Display device
KR102468327B1 (ko) 표시 장치
US10748880B2 (en) Micro LED display panel and manufacturing method thereof
KR20120066352A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20150370391A1 (en) Touch display device and process for manufacturing the same
KR20170084406A (ko) 플렉서블 디스플레이 장치
KR20120077471A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10474263B2 (en) Display device and method of manufacturing the same
CN113193017B (zh) 显示面板和显示装置
CN113611724A (zh) 显示装置
US20240244877A1 (en) Display substrate, method for manufacturing the same and display device
KR20170005254A (ko) 디스플레이 장치
KR101504595B1 (ko) 표시 패널, 표시 패널 모듈 및 전자기기
CN111341744B (zh) 一种阵列基板及其制作方法、显示装置
CN114761867B (zh) 显示基板及其制作方法、显示装置
CN109709731B (zh) 一种阵列基板及显示装置
CN108470759B (zh) 一种显示面板、其制作方法及显示装置
KR20210027579A (ko) 표시장치 및 이의 제조 방법
CN110970575B (zh) 一种封装盖板、显示面板及显示装置
KR20210061957A (ko) 사이드 배선 제조 장치, 사이드 배선 제조 방법 및 표시 장치 제조 방법
KR100766895B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant