CN111341647A - 半导体器件和形成该半导体器件的方法 - Google Patents

半导体器件和形成该半导体器件的方法 Download PDF

Info

Publication number
CN111341647A
CN111341647A CN201910670508.5A CN201910670508A CN111341647A CN 111341647 A CN111341647 A CN 111341647A CN 201910670508 A CN201910670508 A CN 201910670508A CN 111341647 A CN111341647 A CN 111341647A
Authority
CN
China
Prior art keywords
transfer
pattern
region
layer
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910670508.5A
Other languages
English (en)
Inventor
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111341647A publication Critical patent/CN111341647A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Abstract

半导体器件和形成该半导体器件的方法。公开了一种半导体器件及其形成方法。该半导体器件包括：转印接收基板，所述转印接收基板具有顶表面高度彼此不同的高区域和低区域；转印接收图案层，所述转印接收图案层按照所述转印接收图案层的在所述高区域中的顶表面被平坦化并且所述转印接收图案层的在所述低区域中的顶表面设置有凹凸图案的方式，形成在所述转印接收基板的所述高区域和所述低区域上方；以及平坦化层，所述平坦化层被形成为按照使得所述平坦化层的在所述高区域中的顶表面和所述平坦化层的在所述低区域中的顶表面被平坦化为基本相同水平的方式，对所述凹凸图案进行间隙填充。

Description

半导体器件和形成该半导体器件的方法
技术领域
本公开的实施方式总体涉及半导体器件，更具体地，涉及一种包括通过基于旋涂的纳米压印光刻(NIL)技术形成的平坦化层的半导体器件和形成该半导体器件的方法。
背景技术
光刻工艺是传统的精细结构(微结构)制造技术，用于在涂有光致抗蚀剂薄膜的半导体基板上印刷并形成复杂的集成电路(IC)图案。所形成的图案的尺寸可受到光学衍射现象的限制，并且图案的分辨率可以取决于光致抗蚀剂膜的厚度和光源的波长。因此，通常，为了与半导体器件的构成元件的不断增加的集成度成比例地形成更小尺寸的精细图案，需要基于短波长光源的曝光技术。
然而，传统的短波长光源难以形成尺寸为50nm或更小的超精细图案。
为了解决上述光刻限制，已广泛使用了各种光刻技术，例如，众所周知的作为下一代光刻(NGL)的极紫外(EUV)光刻技术、X射线光刻技术、离子束投影光刻技术、电子束光刻技术等。现有的EUV光刻技术被设计为使用波长为10nm～14nm的极紫外(EUV)光。
然而，上述光刻技术在制造纳米装置方面仍然可能存在许多问题和困难。
与上述光刻方法相比，已经深入研究了纳米压印光刻(NIL)技术，作为能够更经济地批量生产纳米结构和纳米装置的演进技术。
NIL技术包括使用上面压印有每个尺寸为100nm或更小的纳米级结构的模板或印模来压制涂有抗蚀剂材料的半导体基板的表面，使得模板或印模的图案能够转印到诸如树脂之类的材料层。
与使用一般的氩氟化物(ArF)激光光刻等形成抗蚀剂图案的传统方法相比，NIL技术能够容易地以更低的成本批量生产更多的纳米装置。
发明内容
本公开的各种实施方式旨在提供一种基本上解决了由于相关技术的限制和缺点而导致的一个或更多个问题的半导体器件及其形成方法。
本公开的实施方式涉及基于旋涂的纳米压印光刻(NIL)技术。
根据本公开的一个实施方式，一种半导体器件可以包括：转印接收基板，所述转印接收基板具有顶表面高度彼此不同的高区域和低区域；转印接收图案层，所述转印接收图案层按照所述转印接收图案层的在所述高区域中的顶表面被平坦化并且所述转印接收图案层的在所述低区域中的顶表面设置有凹凸图案的方式，形成在所述转印接收基板的所述高区域和所述低区域上；以及平坦化层，所述平坦化层被形成为按照使得所述平坦化层的在所述高区域中的顶表面和所述平坦化层的在所述低区域中的顶表面被平坦化为基本相同水平的方式，对所述凹凸图案进行间隙填充。
根据本公开的另一实施方式，一种用于形成半导体器件的方法可以包括：在包括顶表面高度彼此不同的高区域和低区域的转印接收基板上形成光固化树脂层；布置其中在图案表面的一些部分中形成有转印图案的模板和所述转印接收基板，使得所述转印图案被布置为面向所述低区域；使用所述模板压制所述光固化树脂层，以将所述转印图案压印在所述光固化树脂上；使所述光固化树脂层固化；将所述模板与所述光固化树脂层分离，以形成仅在所述低区域上形成凹凸图案的转印接收图案层；以及在所述转印接收图案层上形成平坦化层。
应当理解，本公开的前述概括描述和以下详细描述都是说明性和解释性的，并且旨在提供对要求保护的本公开的进一步说明。
附图说明
参照以下结合附图考虑的详细描述，本公开的上述和其它特征以及有益方面将变得显而易见。
图1是例示了根据本公开的一个实施方式的包括基于纳米压印光刻(NIL)技术的平坦化结构的半导体器件的截面图。
图2A和图2B是例示了根据本公开的一个实施方式的压印的凹凸图案的形状的图。
图3至图7是例示了根据本公开的一个实施方式的平坦化方法的图。
具体实施方式
下面参照附图更详细地描述本发明的各种实施方式。然而，我们注意到，本发明可以以不同的形式和变型来实现，而不应该被解释为限于本文所阐述的实施方式。相反，提供所述实施方式是为了使本公开将是彻底的和完整的，并且将本发明充分传达给本发明所属领域的普通技术人员。贯穿本公开，在本发明的各个图和实施方式中，相同的附图标记指代相同的部件。
注意，对“实施方式”、“另一实施方式”等的引用并非必然意味着仅一个实施方式，并且对任何这种短语的不同引用并不一定是指相同的实施方式。
应当理解，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在某些情况下，为了清楚地例示实施方式的特征，可能夸大了比例。
将进一步理解，当一个元件称为“连接到”或“联接到”另一元件时，所述一个元件可以直接在另一元件上，直接连接或直接联接到另一元件，或者可以存在一个或更多个中间元件。另外，还应理解，当一个元件被称为在两个元件“之间”时，所述一个元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。两个元件之间的通信(无论是直接还是间接连接/联接)可以是有线的或无线的，除非另有说明或上下文另有表示。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。本申请和所附权利要求中使用的冠词“一”、“一个”通常应被解释为表示“一个或更多个”，除非另有说明或从上下文清楚地指向单数形式。
将进一步理解，当在本说明书中使用术语“包括”、“包含”及其衍生词时，其指定所提及元件的存在并且不排除存在或添加一个或更多个其它元件。如这里所使用的，术语“和/或”包括一个或更多个相关所列项目的任意和所有组合。
在下文中，将参照附图详细描述本发明的各种实施方式。
图1是例示了根据本公开的一个实施方式的包括基于纳米压印光刻(NIL)技术的平坦化结构的半导体器件的截面图。
参照图1，半导体器件可以包括转印接收基板10、转印接收图案层20和平坦化层30。
转印接收基板10可以是能够实施基于旋涂的NIL技术的平坦化工艺的任何合适的基板。转印接收基板10可以包括其中形成有执行预定操作所需的下部结构(例如，包括晶体管和线的半导体集成电路(IC))的半导体晶圆。
例如，在实施方式中，转印接收基板10可以包括单元区域和外围区域，在单元区域中形成有存储数据的存储器单元，在外围区域中形成有将数据写入存储器单元中或从存储器单元读取数据的逻辑电路。在另一实施方式中，转印接收基板10可以包括设置有像素的像素区域以及外围区域。像素可以被配置为捕获用于图像感测的光并输出与所捕获的光对应的光信号。外围区域可以设置有被配置为处理来自像素的光信号的逻辑电路。
转印接收基板10可以包括在各个区域中具有不同高度的阶梯结构。例如，转印接收基板10可以包括由于单元区域和外围区域之间的结构差异而导致的单元区域与外围区域在高度方面不同的阶梯结构。
在下文中将高度高的区域称为高区域(H)，并且在下文中将高度低的区域称为低区域(L)。尽管在图1所例示的实施方式中，为了便于描述而将图1中的高区域(H)定义为单元区域并且将低区域(L)定义为外围区域，但是本公开的范围或精神不限于此，并且单元区域和外围区域的位置可以根据转印接收基板10中形成的半导体IC的制造工艺来互换。另外，尽管在图1的实施方式中，仅例示了一个高区域和一个低区域，但是应注意本发明不限于此，并且在其它实施方式中，可以采用多个高区域和/或多个低区域。
可以在转印接收基板10之上形成转印接收图案层20。
转印接收图案层20可以是任何合适的光固化树脂层。转印接收图案层20可以是模板的转印图案能够转印至其上的任何合适的光固化树脂层。在所描述的实施方式中，光固化树脂可以是光致抗蚀剂材料。转印接收图案层20可以形成在转印接收基板10的高区域(H)和低区域(L)上。而转印接收图案层20的顶表面在高区域(H)中被平坦化，转印接收图案层20的顶表面在低区域(L)中可以形成为凹凸形状。也就是说，根据实施方式的转印接收图案层20的顶表面在高区域(H)中可以被平坦化，并且在低区域(L)中可以形成为凹凸形状。在这种情况下，凹凸图案可以包括例如图2A中所示的栅格图案或图2B中所示的线和空间图案。
在转印接收图案层20中，如图1的实施方式中所例示，凹凸图案的顶表面在高度方面可以比转印接收图案层20在高区域(H)中的平坦化顶表面高。也就是说，凹凸图案可以被形成为向上突出，使得凹凸图案的高度高于在高区域(H)中形成的转印接收图案层20的顶表面的高度。
平坦化层30可以形成于转印接收图案层20之上。平坦化层30的顶表面可以被平坦化。高区域(H)中的顶表面和低区域中的顶表面被平坦化为相同水平。如图1的实施方式中所例示，平坦化层30可以覆盖包括填充转印接收图案层20的凹凸图案的间隙的整个转印接收图案层20。
在实施方式中，平坦化层30可以是旋涂碳(SOC)层。
图3至图7是例示了根据本公开的一个实施方式的平坦化方法的图。以下将参照附图来描述用于形成图1所示的平坦化结构的方法。
参照图3，可以在包括高区域(H)和低区域(L)的转印接收基板10之上形成用作可压印介质的抗蚀剂层22。抗蚀剂层22可以被形成为可固化涂层。抗蚀剂层22可以由包括光致抗蚀剂元素的树脂(例如，光致抗蚀剂树脂)形成，使得抗蚀剂层22可以通过用曝光光(exposure light)照射而固化。抗蚀剂层22可以由光致抗蚀剂材料形成。可以通过使用旋涂法在转印接收基板10之上涂覆可压印介质来形成抗蚀剂层22。
转印接收基板10可以包括其中可以形成有半导体集成电路的半导体晶圆。由于半导体集成电路之间的结构差异，转印接收基板10可以形成为在各个区域中具有不同的高度。
例如，如果转印接收基板10是设置有用于存储器装置的集成电路的基板，则转印接收基板10中的单元区域在高度方面可以高于外围区域。在这种情况下，高区域(H)可以用作单元区域，并且低区域(L)可以用作外围区域，如图3所示。另选地，如果形成于单元区域中的每个单元晶体管的栅极被形成为掩埋在半导体基板中的埋栅，并且形成于外围区域中的每个晶体管的栅极被形成为从半导体基板向上突出的平面形状，则根据需要，高区域(H)可以用作外围区域，并且低区域(L)可以用作单元区域。
在将抗蚀剂层22沉积在转印接收基板10上之前，可以通过粘附促进剂对基板10进行表面处理，使得抗蚀剂材料能够很好地附接到基板10。可以使用任何合适的粘附促进剂。
在抗蚀剂层22沉积在转印接收基板10上之后，可以通过软烘(soft baking)来处理所沉积的抗蚀剂层22。软烘可以在60℃至100℃范围的温度下执行。
参照图4，在执行纳米压印之前，可以将设置有抗蚀剂层22的转印接收基板10和纳米压印所采用的模板40如图所示进行布置。模板40可以是已知为印模或模具的构件。当在图案表面42上形成用作要转印到抗蚀剂层22上的纳米结构的转印图案44时，可以形成模板40。图案表面可以是模板40的多个表面中的面向抗蚀剂层22的表面，并且在压印操作期间可以与抗蚀剂层22接触。形成于图案表面42之上的转印图案44可以包括能够将凹凸图案(例如，如图2A或图2B中所示的图案)转印在抗蚀剂层22之上的图案。
根据图4所例示的实施方式，转印图案44可以仅部分地形成在图案表面42的特定区域上。例如，转印图案44可以仅形成在模板40的图案表面42的面向转印接收基板10的低区域(L)的区域中。图案表面42的面向转印接收基板10的高区域(H)的其余区域可以是基本上平坦的。在实施方式中，转印图案44可以形成在图案表面42的整个表面之上，然后可以在图案表面42的与转印接收基板10的高区域(H)相对的部分上进行平坦化。然而，本发明不限于此。例如，在另一实施方式中，转印图案44可以仅形成在图案表面42的与转印接收基板10的低区域(L)相对的部分上。
如图4所例示，转印接收基板10和模板40可以被布置成使得模板40的转印图案44面对转印接收基板10的低区域(L)。
参照图5，模板40和转印接收基板10可以彼此靠近，使得模板40的转印图案44可以与位于转印接收基板10上的抗蚀剂层22接触并且施压使抗蚀剂层22的抗蚀剂材料填充转印图案44的凹部。根据设计，抗蚀剂材料可以部分地或完全地填充转印图案的所有凹部或一些凹部。在图4的所例示实施方式中，抗蚀剂材料可以完全填充转印图案44的所有凹部。
在实施方式中，可以使模板40向下移动以与抗蚀剂层22接触，然后可以按压模板40以挤压抗蚀剂层22，使得抗蚀剂层22的抗蚀剂材料可以填充模板的转印图案44的每个凹部。
可以在室温至80℃之间的温度下压制模板40。例如，在实施方式中，模板40在压制步骤期间可以保持在室温下。在另一实施方案中，模板被加热至约80℃的温度，然后进行压制。注意，本公开不限于任何特定温度的模板。技术人员将理解，模板的所需温度可以根据所采用的特定抗蚀剂材料依据设计而不同。
随后，在抗蚀剂材料已经填充转印图案44的凹部的步骤之后，可以使抗蚀剂材料固化。例如，可以通过将紫外(UV)光照射到抗蚀剂层22上，以使得抗蚀剂层22中的包括转印图案44的凹部内的抗蚀剂材料的抗蚀剂材料可以固化(优选地，完全固化)来执行固化。
如在本公开中使用的术语抗蚀剂层22的完全固化意味着在后续步骤中能够容易地取出模板40并且在固化步骤期间在抗蚀剂层22之上形成的图案的形状在取出模板40之后能够保持不变。这样，转印图案44被有效地转印在抗蚀剂层22上。
可以通过模板40用UV光照射抗蚀剂层22。因此，注意，模板40可以由允许UV光通过的任何公知的合适材料制成。
在使模板40与抗蚀剂层22接触之前，可以用抗粘附促进剂对模板40的转印图案44进行表面处理，以确保转印图案44的表面没有杂质。抗粘附促进剂还可以便于在抗蚀剂层22的抗蚀剂材料固化之后取出模板40而不损坏抗蚀剂层22上形成的图案。可以使用任何合适的抗粘附促进剂。
参照图6，在执行转印图案44在抗蚀剂层上的压印之后，可以将模板40与抗蚀剂层22分离，从而可以在转印接收基板10之上形成转印接收图案层20。
例如，参照图6，在执行图5的压印过程之后，可以将模板40向上移动并远离抗蚀剂层以与抗蚀剂层22分离，从而可以在转印接收基板10之上形成转印接收图案层20。
在所述实施方式中，转印接收图案层20可以形成在转印接收基板10的高区域(H)和低区域(L)之上。更详细地，转印接收图案层20的顶表面可以形成为在高区域(H)中基本上是平面的，并且可以在低区域(L)中形成为凹凸形状。也就是说，转印接收图案层20可以包括仅在转印接收基板10的低区域(L)上选择性地形成的凹凸图案24。例如，凹凸图案24可以包括图2A中所示的栅格图案，或者可以包括图2B中所示的线和空间图案。然而，也可以使用其它图案。
参照图7，形成绝缘膜，以在包括凹凸图案24的转印接收图案层20之上对凹凸图案24进行间隙填充，然后可以使绝缘膜平坦化以形成平坦化层30。可以使用例如化学机械抛光(CMP)来使绝缘膜平坦化。
在所例示的实施方式中，绝缘膜可以是旋涂碳(SOC)层。
从以上描述显而易见的是，根据本公开的实施方式的半导体器件及其形成方法可以在基于旋涂的纳米压印光刻(NIL)工艺期间更容易地以更高速度执行半导体器件的平坦化，从而能够降低半导体器件的制造成本，并且能够提高半导体器件的产量或性能。
本领域技术人员将理解，在不脱离本公开的精神和基本特征的情况下，实施方式可以以除了本文所阐述的方式之外的其它特定方式来实施。因此，上述实施方式在所有方面都被解释为说明性的而非限制性的。本公开的范围应由所附权利要求及其法律等同物确定，而不是由以上描述确定。此外，在所附权利要求的含义及等同范围内的所有变化都旨在包含于其中。另外，本领域技术人员将理解，在所附权利要求中没有明确地相互引用的权利要求可以组合呈现作为实施方式，或者在提交申请之后通过随后的修改作为新权利要求包括进来。
尽管已经描述了许多示例性实施方式，但是应该理解，本领域技术人员能够设计出落入本公开原理的精神和范围内的许多其它变型和实施方式。特别地，在本公开、附图和所附权利要求的范围内的组成部件和/或布置中可以进行大量变型和修改。除了组成部件和/或布置的变型和修改之外，替代使用对于本领域技术人员而言也是显而易见的。还应注意，用一个实施方式描述的特征也可以与另一实施方式的一个或更多个特征一起使用。
相关申请的交叉引用
本申请要求于2018年12月19日提交的韩国专利申请No.10-2018-0164719的优先权，该韩国专利申请的公开内容通过引用整体并入本文中。

Claims (15)

1.一种半导体器件，该半导体器件包括：
转印接收基板，所述转印接收基板具有顶表面高度彼此不同的高区域和低区域；
转印接收图案层，所述转印接收图案层按照所述转印接收图案层的在所述高区域中的顶表面被平坦化并且所述转印接收图案层的在所述低区域中的顶表面设置有凹凸图案的方式，形成在所述转印接收基板的所述高区域和所述低区域上方；以及
平坦化层，所述平坦化层被形成为按照使得所述平坦化层的在所述高区域中的顶表面和所述平坦化层的在所述低区域中的顶表面被平坦化为基本相同水平的方式，对所述凹凸图案进行间隙填充。
2.根据权利要求1所述的半导体器件，其中，所述转印接收基板包括：
单元区域，在所述单元区域中形成有存储数据的存储器单元；以及
外围区域，在所述外围区域中形成有将数据写入所述存储器单元中或者从所述存储器单元读取数据的逻辑电路。
3.根据权利要求2所述的半导体器件，其中，
所述单元区域被设置在所述高区域中；并且
所述外围区域被设置在所述低区域中。
4.根据权利要求1所述的半导体器件，其中，所述转印接收基板包括：
像素区域，在所述像素区域中形成有用于捕获用于图像感测的光并输出与所捕获的光对应的光信号的像素；以及
外围区域，在所述外围区域中形成有用于处理从所述像素读出的光信号的逻辑电路。
5.根据权利要求1所述的半导体器件，其中，所述凹凸图案包括栅格图案和/或线和空间图案。
6.根据权利要求5所述的半导体器件，其中，所述凹凸图案被形成为向上突出，使得所述凹凸图案的高度高于所述转印接收图案层的在所述高区域中形成的顶表面的高度。
7.根据权利要求1所述的半导体器件，
其中，所述转印接收图案层包括光固化树脂层，并且
其中，所述转印接收基板的所述高区域和所述低区域分别是具有凸起顶表面的凸起区域和具有凹陷顶表面的凹陷区域。
8.一种用于形成半导体器件的方法，该方法包括以下步骤：
在包括顶表面高度彼此不同的高区域和低区域的转印接收基板上方形成光固化树脂层；
布置其中在图案表面的一些部分中形成有转印图案的模板和所述转印接收基板，使得所述转印图案被布置为面向所述低区域；
使用所述模板压制所述光固化树脂层，以将所述转印图案压印在所述光固化树脂上；
使所述光固化树脂层固化；
将所述模板与所述光固化树脂层分离，以形成仅在所述低区域上方形成凹凸图案的转印接收图案层；以及
在所述转印接收图案层上方形成平坦化层。
9.根据权利要求8所述的方法，该方法还包括以下步骤：
在所述转印接收基板上方形成所述光固化树脂层之前，用粘附促进剂处理所述转印接收基板的表面。
10.根据权利要求8所述的方法，该方法还包括以下步骤：
在所述转印接收基板上方形成所述光固化树脂层之后，执行所述光固化树脂层的软烘。
11.根据权利要求8所述的方法，其中，形成所述平坦化层的步骤包括以下步骤：
在所述转印接收图案层上方形成旋涂碳SOC层，以对所述凹凸图案进行间隙填充。
12.根据权利要求8所述的方法，该方法还包括以下步骤：
在使用模板压制所述光固化树脂层之前，使用抗粘附促进剂处理转印图案的表面。
13.根据权利要求8所述的方法，其中，形成所述转印接收图案层的步骤包括以下步骤：
使所述光固化树脂层的在所述高区域中的顶表面平坦化；以及
在所述低区域中的所述光固化树脂层上方形成所述凹凸图案。
14.根据权利要求13所述的方法，其中，所述凹凸图案包括栅格图案和/或线和空间图案。
15.一种半导体器件，该半导体器件包括：
转印接收基板，所述转印接收基板具有高区域和低区域；
转印接收图案层，所述转印接收图案层位于所述转印接收基板上，所述转印接收图案层具有在所述转印接收基板的所述高区域上方的平坦顶表面以及在所述转印接收基板的所述低区域上方的凹凸图案；以及
旋涂碳SOC平坦化层，所述SOC平坦化层被形成为覆盖所述转印接收图案层，其中，所述SOC平坦化层的在所述高区域中的顶表面和所述SOC平坦化层的在所述低区域中的顶表面处于基本相同水平。
CN201910670508.5A 2018-12-19 2019-07-24 半导体器件和形成该半导体器件的方法 Pending CN111341647A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180164719A KR20200076054A (ko) 2018-12-19 2018-12-19 반도체 장치 및 그 제조 방법
KR10-2018-0164719 2018-12-19

Publications (1)

Publication Number Publication Date
CN111341647A true CN111341647A (zh) 2020-06-26

Family

ID=71099491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670508.5A Pending CN111341647A (zh) 2018-12-19 2019-07-24 半导体器件和形成该半导体器件的方法

Country Status (3)

Country Link
US (1) US20200201170A1 (zh)
KR (1) KR20200076054A (zh)
CN (1) CN111341647A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192928A1 (en) * 2005-02-28 2006-08-31 Kazuyuki Kasumi Pattern transferring apparatus and pattern transferring method
US20100164046A1 (en) * 2008-12-30 2010-07-01 Tae Gyu Kim Image sensor and method for manufacturing the same
US20150048559A1 (en) * 2013-08-15 2015-02-19 Kabushiki Kaisha Toshiba Mold manufacturing method, mold manufacturing apparatus, and pattern formation method
US20160299423A1 (en) * 2015-04-10 2016-10-13 Samsung Display Co., Ltd. Imprint lithography method, method for manufacturing master template using the method and master template manufactured by the method
US20180083019A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20180267400A1 (en) * 2017-03-14 2018-09-20 Toshiba Memory Corporation Template and template manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192928A1 (en) * 2005-02-28 2006-08-31 Kazuyuki Kasumi Pattern transferring apparatus and pattern transferring method
US20100164046A1 (en) * 2008-12-30 2010-07-01 Tae Gyu Kim Image sensor and method for manufacturing the same
US20150048559A1 (en) * 2013-08-15 2015-02-19 Kabushiki Kaisha Toshiba Mold manufacturing method, mold manufacturing apparatus, and pattern formation method
US20160299423A1 (en) * 2015-04-10 2016-10-13 Samsung Display Co., Ltd. Imprint lithography method, method for manufacturing master template using the method and master template manufactured by the method
US20180083019A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20180267400A1 (en) * 2017-03-14 2018-09-20 Toshiba Memory Corporation Template and template manufacturing method

Also Published As

Publication number Publication date
KR20200076054A (ko) 2020-06-29
US20200201170A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
KR101171197B1 (ko) 정렬 마크가 있는 임프린트 리소그래피 템플레이트
US5772905A (en) Nanoimprint lithography
Lan et al. Nanoimprint lithography
CN101231473B (zh) 微米结构和纳米结构的复制和转移
US20120009791A1 (en) Pattern formation method
US20050159019A1 (en) Method for manufacturing large area stamp for nanoimprint lithography
US20180169910A1 (en) Methods for controlling extrusions during imprint template replication processes
KR100956409B1 (ko) 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법
Scheer et al. Nanoimprint techniques
US8562842B2 (en) Methods of fabricating nanoimprint stamp
TW201801881A (zh) 奈米壓印用複製模、其製造方法及奈米壓印用複製模製造裝置
KR100912598B1 (ko) 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법
CN111341647A (zh) 半导体器件和形成该半导体器件的方法
Schift et al. Nanoimprint lithography
Resnick et al. Imprint lithography
JP2022522424A (ja) スタンプの生成及び硬化のための方法及び装置
JP2013251431A (ja) ナノインプリントモールドおよびその製造方法
KR101264754B1 (ko) 임프린트 리소그래피 및 직접 기록 기술을 사용하는디바이스 제조 방법
Kojima et al. UV-Nanoimprint Lithography with Film Mold for LED-PSS Fabrication Process
Miyauchia et al. 10.1 Optical Applications
Sotomayor Torres et al. Non‐Optical Lithography
Wang Status of nanoimprint lithography and device applications
TWI386304B (zh) 奈米壓印方法
Cui et al. Nanofabrication by Replication
TWI257625B (en) High-density disk forming method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200626