CN111341232B - 残影测试方法和残影测试装置 - Google Patents

残影测试方法和残影测试装置 Download PDF

Info

Publication number
CN111341232B
CN111341232B CN202010213705.7A CN202010213705A CN111341232B CN 111341232 B CN111341232 B CN 111341232B CN 202010213705 A CN202010213705 A CN 202010213705A CN 111341232 B CN111341232 B CN 111341232B
Authority
CN
China
Prior art keywords
preset
voltage
driving transistor
source
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010213705.7A
Other languages
English (en)
Other versions
CN111341232A (zh
Inventor
赵东方
杜哲
郭双
刘勋
郭子栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202010213705.7A priority Critical patent/CN111341232B/zh
Publication of CN111341232A publication Critical patent/CN111341232A/zh
Priority to PCT/CN2021/078054 priority patent/WO2021190242A1/zh
Priority to US17/692,052 priority patent/US11893915B2/en
Application granted granted Critical
Publication of CN111341232B publication Critical patent/CN111341232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种残影测试方法和残影测试装置。所述方法包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第一对应关系；在预设驱动晶体管的电压由第三预设电压切换至第二预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第二对应关系；根据第一对应关系、第二对应关系及残影评价公式获取阵列基板的第一残影测试曲线，第一残影测试曲线为时间与残影评价值的对应关系。本发明实施例能够减少流片周期，降低成本。

Description

残影测试方法和残影测试装置
技术领域
本发明实施例涉及显示技术，尤其涉及一种残影测试方法和残影测试装置。
背景技术
随着显示技术的发展，显示面板所起到的作用也越来越大，相应地对显示面板的要求也越来越高。
显示面板出厂前都需要进行残影测试，然而，现有的显示面板在进行残影测试时存在流片周期较长以及成本较高的问题。
发明内容
本发明实施例提供一种残影测试方法和残影测试装置，以减少流片周期，降低成本。
第一方面，本发明实施例提供了一种残影测试方法，所述方法包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第一对应关系；在所述预设驱动晶体管的电压由第三预设电压切换至所述第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第二对应关系；根据所述第一对应关系、所述第二对应关系及残影评价公式获取所述阵列基板的第一残影测试曲线，所述第一残影测试曲线为时间与残影评价值的对应关系。
可选地，所述第一预设电压为在第一灰阶条件下，所述阵列基板仿真发光对应的电压，所述第二预设电压为在第二灰阶条件下，所述阵列基板仿真发光对应的电压，所述第三预设电压为在第三灰阶条件下，所述阵列基板仿真发光对应的电压，所述第二灰阶介于所述第一灰阶和所述第三灰阶之间。
可选地，所述预设驱动晶体管为位于非显示区的电性薄膜晶体管测试组中的驱动晶体管。
可选地，所述残影评价公式为：
Figure BDA0002423688010000021
其中，所述I(t)JND为所述预设驱动晶体管的电压切换后的第t时刻，所述阵列基板的残影评价值；所述I(t)A为所述预设驱动晶体管的电压由所述第一预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I(t)B为所述预设驱动晶体管的电压由所述第三预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I0A为所述预设驱动晶体管在所述第一预设电压下的源漏电流；所述I0B为所述预设驱动晶体管在所述第三预设电压下的源漏电流。
可选地，所述残影测试方法还包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第四预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第三对应关系；在所述预设驱动晶体管的电压由第三预设电压切换至所述第四预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第四对应关系；根据所述第三对应关系、所述第四对应关系及残影评价公式获取所述阵列基板的第二残影测试曲线，所述第二残影测试曲线为时间与残影评价值的对应关系；根据所述第一残影测试曲线及所述第二残影测试曲线获取所述阵列基板的拟合残影测试曲线；所述第四预设电压为在第四灰阶条件下，阵列基板仿真发光对应的电压，所述第四灰阶介于所述第一灰阶和所述第三灰阶之间，所述第四灰阶不等于所述第二灰阶。
可选地，在获取所述第一对应关系、所述第二对应关系、所述第三对应关系以及所述第四对应关系之前还包括：对所述预设驱动晶体管进行稳定性测试，和/或，对所述预设驱动晶体管进行T-Aging工艺。
可选地，在获取所述第一对应关系、所述第二对应关系、所述第三对应关系以及所述第四对应关系之前，还包括：调整所述第一预设电压，使得所述预设驱动晶体管在所述第一预设电压下的源漏电流恒定值为第一电流值；调整所述第三预设电压，使得所述预设驱动晶体管在所述第三预设电压下源漏电流恒定值为第三电流值。
可选地，所述预设时间大于等于60秒。
第二方面，本发明实施例还提供了一种残影测试装置，所述残影测试装置包括：第一获取模块，用于在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第一对应关系；第二获取模块，用于在所述驱动晶体管的电压由第三预设电压切换至所述第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第二对应关系；第三获取模块，用于根据所述第一对应关系、所述第二对应关系及残影评价公式获取所述阵列基板的第一残影测试曲线，所述第一残影测试曲线为时间与残影评价值的对应关系。
可选地，所述残影评价公式为：
Figure BDA0002423688010000031
其中，所述I(t)JND为所述预设驱动晶体管的电压切换后的第t时刻，所述阵列基板的残影评价值；所述I(t)A为所述预设驱动晶体管的电压由所述第一预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I(t)B为所述预设驱动晶体管的电压由所述第三预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I0A为所述预设驱动晶体管在所述第一预设电压下的源漏电流；所述I0B为所述预设驱动晶体管在所述第三预设电压下的源漏电流。
本实施例的技术方案，采用的残影测试方法包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第一对应关系；在预设驱动晶体管的电压由第三预设电压切换至第二预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第二对应关系；根据第一对应关系、第二对应关系及残影评价公式获取阵列基板的第一残影测试曲线。可结合第一对应关系、第二预设关系以及残影评价公式直接获取该阵列基板对应的第一残影测试曲线，而不需要再将该阵列基板蒸镀上发光材料之后再通过光学设备获取对应的显示面板的第一残影测试曲线，减少了流片周期，也避免了蒸镀和模组物料的浪费，降低了成本。
附图说明
图1为本发明实施例提供的一种残影测试方法的流程图；
图2为本发明实施例提供的一种时间与源漏电流的对应关系曲线图；
图3为本发明实施例提供的一种阵列基板的结构示意图；
图4为本发明实施例提供的一种第一残影测试曲线的结果图；
图5为本发明实施例提供的又一种时间与源漏电流的对应关系曲线图；
图6为本发明实施例提供的一种残影测试装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的现有的残影测试时存在流片周期较长、成本较高的问题，发明人经过仔细研究发现，产生此技术问题的原因在于：现有的残影测试时，均需要在模组阶段进行测试，也即需要在阵列基板上蒸镀发光材料并进行封装后，通过光学设备测试屏体的光学特性来评价显示面板的残影，因此存在流片周期长且浪费蒸镀和模组物料的问题。
基于上述技术问题，本发明提出如下解决方案：
图1为本发明实施例提供的一种残影测试方法的流程图，参考图1，残影测试方法包括：
步骤S110，在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第一对应关系；
具体地，阵列基板可为OLED(OrganicLight-Emitting Diode，有机发光二极管)显示面板或者液晶显示面板等显示面板对应的阵列基板；其可包括多个驱动晶体管，例如在OLED显示面板中，阵列基板包括多个像素驱动电路，每个像素驱动电路中均包括驱动晶体管，驱动晶体管用于向对应的子像素提供驱动电流，驱动晶体管的电压不同时，其产生的源漏电流(源极与漏极之间的电流)不同，也即此时子像素的驱动电流不同，子像素的发光对应不同的灰阶，也即显示面板发光的灰阶与驱动晶体管的源漏电流相关；预设驱动晶体管可为阵列基板中的任意一个驱动晶体管。若显示面板需要测试由第一灰阶切换到第二灰阶、由第三灰阶切换到第二灰阶时的残影，可将第一预设电压设置为在第一灰阶条件下，阵列基板仿真发光对应的电压；将第二预设电压设置为在第二灰阶条件下，阵列基板仿真发光对应的电压；将第三预设电压设置为在第三灰阶条件下，阵列基板仿真发光对应的电压；其中，第二灰阶介于第一灰阶和第三灰阶之间，通过测试阵列基板由第一预设电压、第三预设电压切换到第二预设电压时的电流与时间的对应关系，将其代入残影评价公式从而得到由该阵列基板制成的显示面板的残影测试曲线。需要说明的是，第一预设电压、第二预设电压和第三预设电压均可包括驱动晶体管的栅极电压、源极电压和漏极电压，预设驱动晶体管的电压由第一预设电压切换至第二预设电压时，可仅将栅极电压进行切换，而对应的源极电压和漏极电压不变；图2为本发明实施例提供的一种时间与源漏电流的对应关系曲线图，参考图2，第一对应关系可理解为在预设驱动晶体管的电压由第一预设电压切换到第二预设电压的预设时间内，时间与源漏电流的对应关系，第一灰阶可为255灰阶，第二灰阶可为48灰阶，第三灰阶可为0灰阶，需要说明的是，在其它实施例中，第二灰阶也可为128灰阶，预设时间可根据阵列基板对应的显示面板确定，如可对应显示面板灰阶切换后至显示面板残影消失的时间，如图2所示，第一对应关系曲线101表示预设驱动晶体管先工作于第一预设电压下，在t0时刻由第一预设电压切换至第二预设电压，并一直工作于第二预设电压下；第一关系曲线101中从t0时刻起，至预设时间(如t0至t1时间段内)内的曲线则可对应于第一对应关系。
步骤S120，在预设驱动晶体管的电压由第三预设电压切换至第二预设电压的预设时间内，获取预设驱动晶体管的源漏电流与时间的第二对应关系；
具体地，如图2所示，第二对应关系曲线102表示预设驱动晶体管先工作于第三预设电压下，在t0时刻由第三预设电压切换至第二预设电压，并一直工作于第二预设电压下；第二关系曲线102中从t0时刻起，至预设时间内的曲线则可对应于第二对应关系。
步骤S130，根据第一对应关系、第二对应关系及残影评价公式获取阵列基板的第一残影测试曲线；
具体地，获取第一对应关系，第二预设关系之后，则可结合残影评价公式直接获取该阵列基板对应的第一残影测试曲线，而不需要再将该阵列基板蒸镀上发光材料之后再通过光学设备获取对应的显示面板的第一残影测试曲线，减少了流片周期，也避免了蒸镀和模组物料的浪费，降低了成本。
本实施例的技术方案，采用的残影测试方法包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压的预设时间内，获取预设驱动晶体管的源漏电流与时间的第一对应关系；在预设驱动晶体管的电压由第三预设电压切换至第二预设电压的预设时间内，获取预设驱动晶体管的源漏电流与时间的第二对应关系；根据第一对应关系、第二对应关系及残影评价公式获取阵列基板的第一残影测试曲线。可结合第一对应关系、第二预设关系以及残影评价公式直接获取该阵列基板对应的第一残影测试曲线，而不需要再将该阵列基板蒸镀上发光材料之后再通过光学设备获取对应的显示面板的第一残影测试曲线，减少了流片周期，也避免了蒸镀和模组物料的浪费，降低了成本。
需要说明的是，本实施例中也可先获取第二对应关系，再获取第一对应关系，也即先执行步骤S120，再执行步骤S110，本发明实施例对此不作具体限定。
可选地，图3为本发明实施例提供的一种阵列基板的结构示意图，参考图3，预设驱动晶体管为位于非显示区NAA的电性薄膜晶体管测试组(Test Group，TEG)中的驱动晶体管。
具体地，阵列基板可包括显示区AA和非显示区NAA，非显示区NAA内可设置测试组TEG，测试组中包含多种晶体管，并且各自对应于显示区中的各种晶体管，如测试组中包括对应显示区中驱动晶体管的驱动晶体管，两种驱动晶体管的参数一致，也即测试组中驱动晶体管的特性与显示区中驱动晶体管的特性相同。通过测试得到测试组中驱动晶体管的第一对应关系、第二对应关系，即相当于得到了显示区中驱动晶体管的第一对应关系与第二对应关系。由于测试组中驱动晶体管的栅极、漏极和源极均具有引线，可很方便地向该驱动晶体管施加第一预设电压、第二预设电压或者第三预设电压，而显示区中的驱动晶体管栅极、源极以及漏极不存在外接引线，施加第一预设电压、第二预设电压或者第三预设电压的难度较大；也即通过将预设驱动晶体管设置为位于非显示区NAA的电性薄膜晶体管测试组(Test Group，TEG)中的驱动晶体管，可极大地降低残影测试方法的实施难度。
可选地，残影评价公式为
Figure BDA0002423688010000081
其中，I(t)JND为预设驱动晶体管的电压切换后的第t时刻，阵列基板的残影评价值；I(t)A为预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的第t时刻，预设驱动晶体管的源漏电流；I(t)B为预设驱动晶体管的电压由第三预设电压切换至第二预设电压后的第t时刻，预设驱动晶体管的源漏电流；I0A为预设驱动晶体管在第一预设电压下的源漏电流；I0B为预设驱动晶体管在第三预设电压下的源漏电流。
具体地，图4为本发明实施例提供的一种第一残影测试曲线的结果图，参考图4，实际曲线202表示预设驱动晶体管根据实测的源漏电流以及上述残影评价公式计算得到的残影评价值；拟合曲线201表示对实际曲线202拟合后得到的曲线，从图4中可看出，该拟合曲线与显示面板的实际残影曲线接近，但相比实际残影曲线表现形式更为清晰，更为明显，且通过实验验证可知，通过本实施例获取的第一残影测试曲线，与通过光学设备测试显示面板得到的第一残影测试曲线具有线性关系，因此只需要通过阵列基板非显示区NAA内的测试组TEG进行仿真残影测试就能得到反映由该阵列基板制成的显示面板的残影测试曲线，无需对该阵列基板蒸镀发光材料，在缩短测试周期同时也避免了物料的浪费。
可选地，残影测试方法还包括：在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第四预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第三对应关系；在预设驱动晶体管的电压由第三预设电压切换至第四预设电压后的预设时间内，获取预设驱动晶体管的源漏电流与时间的第四对应关系；根据第三对应关系、第四对应关系及残影评价公式获取阵列基板的第二残影测试曲线，第二残影测试曲线为时间与残影评价值的对应关系；根据第一残影测试曲线及第二残影测试曲线获取阵列基板的拟合残影测试曲线。
具体地，第四预设电压为在第四灰阶条件下，阵列基板仿真发光对应的电压，第四灰阶介于第一灰阶和第三灰阶之间，且第四灰阶与第二灰阶不同，如当第二灰阶为48灰阶时，第四灰阶可为128灰阶，此时的残影评价公式中，I(t)A可表示预设驱动晶体管的电压由第一预设电压切换至第四预设电压后的第t时刻，预设驱动晶体管的源漏电流；I(t)B可表示预设驱动晶体管的电压由第三预设电压切换至第四预设电压后的第t时刻，预设驱动晶体管的源漏电流；由于第一残影测试曲线和第二残影测试曲线的形状相似，获取第一残影测试曲线和第二残影测试曲线之后，可拟合出阵列基板的第三残影测试曲线，例如在任意时刻t，第三残影测试曲线上对应的残影评价值，为在该时刻t第一残影测试曲线对应的残影评价值与在该时刻t第二残影测试曲线对应的残影评价值的平均值；将第三残影测试曲线作为阵列基板的残影测试曲线，可减少测试过程中的误差，也即第三残影测试曲线的准确度更高。
可选地，在获取第一对应关系及第二对应关系之前还包括：对预设驱动晶体管进行稳定性测试，和/或，对预设驱动晶体管进行T-Aging工艺。
具体地，可先对预设驱动晶体管进行稳定性测试(Id-Vg sweep)，以确定预设驱动晶体管的稳定性，若稳定性较好，则表面该预设驱动晶体管的性能较好，测试获得的第一残影测试曲线更为准确，若I(t)JND随着时间变化的变化量较小，则表明阵列基板对应的显示面板的残影越轻微。还可对预设驱动晶体管进行T-Aging(老化)工艺，以提高驱动晶体管的稳定性。
可选地，第一预设电压、第二预设电压、第三预设电压和第四预设电压通过电路仿真获取。
具体地，可通过电路仿真获取预设驱动晶体管在对应由该阵列基板制成的显示面板发光处于第一灰阶、第二灰阶、第三灰阶以及第四灰阶下的电压，也即第一预设电压、第二预设电压、第三预设电压以及第四预设电压，进而便于后续通过分别向预设驱动晶体管施加第一预设电压、第二预设电压、第三预设电压以及第四预设电压，以获取第一对应关系、第二对应关系、第三对应关系和第四对应关系。
可选地，在获取第一对应关系第二应对关系、第三应对关系及第四对应关系之前，还包括：调整第一预设电压，使得预设驱动晶体管在第一预设电压下的源漏电流恒定值为第一电流值；调整第三预设电压，使得预设驱动晶体管在第三预设电压下的源漏电流恒定值为第三电流值。
具体地，第一电流值可为阵列基板对应的由该阵列基板制成的显示面板在第一灰阶下发光时，驱动晶体管的实际电流值，例如，第一灰阶为255灰阶时，第一电流对应为40纳安，第三灰阶为0灰阶时，第三电流对应为0安，第一电流和第三电流分别对应于阵列基板所对应的由该阵列基板制成的显示面板在实际灰阶下的源漏电流。这样设置，可使得预设驱动晶体管在测试时的工作状态更接近实际工作状态，获得的第一残影测试曲线更加接近阵列基板对应的显示面板实际的残影曲线。
可选地，预设时间大于等于60秒。
具体地，若预设时间过短，则预设驱动晶体管的电压切换后，预设驱动晶体管的电流并没有工作在恒定值，获取的第一残影测试曲线不够完整，不能够完整地评价阵列基板对应的显示面板的残影性能。通过设置预设时间大于等于60秒，可获取完整的第一残影测试曲线，进而能够有效地评价阵列基板对应的显示面板的残影性能。
示例性地，图5为本发明实施例提供的又一种时间与源漏电流的对应关系曲线图，参考图5，阵列基板制作完成后，可先将阵列基板测试组中的驱动晶体管进行T-Aging工艺，以提高该驱动晶体管的稳定性；然后先将驱动晶体管的电压施加为第二预设电压，即进行Warm-up，例如施加第二预设电压50秒，测试驱动晶体管的源漏电流在各个时刻的值(图5中第一对应关系曲线101的tA-tB段)；随后再将驱动晶体管的电压由第二预设电压切换至第一预设电压，并持续一段时间(如5min-10min)，即stress过程，并测试驱动晶体管的源漏电流在各个时刻的值，源漏电流的稳定值即为I0A(图5中第一对应关系曲线101的tB-t0段)；随后再将驱动晶体管的电压由第一预设电压切换至第二预设电压，并持续预设时间，得到源漏电流与时间的完整对应关系，其中，在该预设时间内，时间与源漏电流的对应关系即为第一对应关系(图5中第一对应关系曲线101的t0时刻及之后的曲线)。
同样，在获取第二对应关系时，可先将阵列基板测试组中的驱动晶体管进行T-Aging工艺，以提高该驱动晶体管的稳定性；然后先将驱动晶体管的电压施加为第二预设电压，即进行Warm-up，例如施加第二预设电压50秒，测试驱动晶体管的源漏电流在各个时刻的值(图5中第二对应关系曲线102的tA-tB段)；随后再将驱动晶体管的电压由第二预设电压切换至第三预设电压，并持续一段时间(如5min-10min)，即stress过程，并测试驱动晶体管的源漏电流在各个时刻的值，源漏电流的稳定值即为I0B(图5中第二对应关系曲线102的tB-t0段)；随后再将驱动晶体管的电压由第三预设电压切换至第二预设电压，并持续预设时间，得到源漏电流与时间的完整对应关系，其中，在该预设时间内，时间与源漏电流的对应关系即为第二对应关系(图5中第二对应关系曲线102的t0时刻及之后的曲线)。
最后根据测试得到的第一对应关系、第二对应关系以及残影评价公式得到该阵列基板的第一残影测试曲线。同理，可根据以上方法测试得到的第三对应关系及第四对应关系以及残影评价公式得到该阵列基板的第二残影测试曲线。
图6为本发明实施例提供的一种残影测试装置的结构示意图，参考图6，残影测试装置包括：第一获取模块301，用于在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压的预设时间内，获取预设驱动晶体管的源漏电流与时间的第一对应关系；第二获取模块302，用于在驱动晶体管的电压由第三预设电压切换至第二预设电压的预设时间内，获取预设驱动晶体管的源漏电流与时间的第二对应关系；其中，第一预设电压为在第一灰阶条件下，阵列基板仿真发光对应的电压，第二预设电压为在第二灰阶条件下，阵列基板仿真发光对应的电压，第三预设电压为在第三灰阶条件下，阵列基板仿真发光对应的电压，第二灰阶介于第一灰阶和第三灰阶之间；第一残影测试曲线为时间与残影评价值的对应关系。
可选地，残影评价公式为：
Figure BDA0002423688010000131
其中，I(t)JND为预设驱动晶体管的电压切换后的第t时刻，阵列基板的残影评价值；I(t)A为预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的第t时刻，预设驱动晶体管的源漏电流；I(t)B为预设驱动晶体管的电压由第三预设电压切换至第二预设电压后的第t时刻，预设驱动晶体管的源漏电流；I0A为预设驱动晶体管在第一预设电压下的源漏电流；I0B为预设驱动晶体管在第三预设电压下的源漏电流。
本发明实施例的残影测试装置对应于本发明实施例的残影测试方法，其工作原理和方式参考本发明实施例对于残影测试方法的描述，在此不再赘述，因其与本发明实施例提供的残影测试方法具有相同的工作原理以及工作方式，因此也具有相同的有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种残影测试方法，其特征在于，所述方法包括：
在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第一对应关系；
在所述预设驱动晶体管的电压由第三预设电压切换至所述第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第二对应关系；
根据所述第一对应关系、所述第二对应关系及残影评价公式获取所述阵列基板的第一残影测试曲线，所述第一残影测试曲线为时间与残影评价值的对应关系；
所述残影评价公式为：
Figure FDA0003950687780000011
其中，所述I(t)JND为所述预设驱动晶体管的电压切换后的第t时刻，所述阵列基板的残影评价值；所述I(t)A为所述预设驱动晶体管的电压由所述第一预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I(t)B为所述预设驱动晶体管的电压由所述第三预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I0A为所述预设驱动晶体管在所述第一预设电压下的源漏电流；所述I0B为所述预设驱动晶体管在所述第三预设电压下的源漏电流。
2.根据权利要求1所述的残影测试方法，其特征在于，
所述第一预设电压为在第一灰阶条件下，所述阵列基板仿真发光对应的电压，所述第二预设电压为在第二灰阶条件下，所述阵列基板仿真发光对应的电压，所述第三预设电压为在第三灰阶条件下，所述阵列基板仿真发光对应的电压，所述第二灰阶介于所述第一灰阶和所述第三灰阶之间。
3.根据权利要求1所述的残影测试方法，其特征在于，所述残影测试方法还包括：
在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第四预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第三对应关系；
在所述预设驱动晶体管的电压由第三预设电压切换至所述第四预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第四对应关系；
根据所述第三对应关系、所述第四对应关系及残影评价公式获取所述阵列基板的第二残影测试曲线，所述第二残影测试曲线为时间与残影评价值的对应关系；
根据所述第一残影测试曲线及所述第二残影测试曲线获取所述阵列基板的第三残影测试曲线；
所述第四预设电压为在第四灰阶条件下，阵列基板仿真发光对应的电压，所述第四灰阶介于第一灰阶和第三灰阶之间，所述第四灰阶不等于第二灰阶。
4.根据权利要求3所述的残影测试方法，其特征在于，在获取所述第一对应关系、所述第二对应关系、所述第三对应关系及所述第四对应关系之前还包括：
对所述预设驱动晶体管进行稳定性测试，和/或，对所述预设驱动晶体管进行T-Aging工艺。
5.根据权利要求4所述的残影测试方法，其特征在于，在获取所述第一对应关系、所述第二对应关系、所述第三对应关系以及所述第四对应关系之前，还包括：
调整所述第一预设电压，使得所述预设驱动晶体管在所述第一预设电压下的源漏电流恒定值为第一电流值；
调整所述第三预设电压，使得所述预设驱动晶体管在所述第三预设电压下源漏电流恒定值为第三电流值。
6.根据权利要求1所述的残影测试方法，其特征在于，
所述预设时间大于等于60秒。
7.根据权利要求1所述的残影测试方法，其特征在于，所述预设驱动晶体管为位于非显示区的电性薄膜晶体管测试组中的驱动晶体管。
8.一种残影测试装置，其特征在于，所述残影测试装置包括：
第一获取模块，用于在阵列基板中预设驱动晶体管的电压由第一预设电压切换至第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第一对应关系；
第二获取模块，用于在所述驱动晶体管的电压由第三预设电压切换至所述第二预设电压后的预设时间内，获取所述预设驱动晶体管的源漏电流与时间的第二对应关系；
第三获取模块，用于根据所述第一对应关系、所述第二对应关系及残影评价公式获取所述阵列基板的第一残影测试曲线，所述第一残影测试曲线为时间与残影评价值的对应关系；
所述残影评价公式为：
Figure FDA0003950687780000031
其中，所述I(t)JND为所述预设驱动晶体管的电压切换后的第t时刻，所述阵列基板的残影评价值；所述I(t)A为所述预设驱动晶体管的电压由所述第一预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I(t)B为所述预设驱动晶体管的电压由所述第三预设电压切换至所述第二预设电压后的第t时刻，所述预设驱动晶体管的源漏电流；所述I0A为所述预设驱动晶体管在所述第一预设电压下的源漏电流；所述I0B为所述预设驱动晶体管在所述第三预设电压下的源漏电流。
CN202010213705.7A 2020-03-24 2020-03-24 残影测试方法和残影测试装置 Active CN111341232B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010213705.7A CN111341232B (zh) 2020-03-24 2020-03-24 残影测试方法和残影测试装置
PCT/CN2021/078054 WO2021190242A1 (zh) 2020-03-24 2021-02-26 残影测试方法和残影测试装置
US17/692,052 US11893915B2 (en) 2020-03-24 2022-03-10 Image sticking test method and image sticking test device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010213705.7A CN111341232B (zh) 2020-03-24 2020-03-24 残影测试方法和残影测试装置

Publications (2)

Publication Number Publication Date
CN111341232A CN111341232A (zh) 2020-06-26
CN111341232B true CN111341232B (zh) 2023-01-17

Family

ID=71187418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010213705.7A Active CN111341232B (zh) 2020-03-24 2020-03-24 残影测试方法和残影测试装置

Country Status (3)

Country Link
US (1) US11893915B2 (zh)
CN (1) CN111341232B (zh)
WO (1) WO2021190242A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341232B (zh) * 2020-03-24 2023-01-17 昆山国显光电有限公司 残影测试方法和残影测试装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101816A (ja) * 1995-10-06 1997-04-15 Sony Corp 評価装置及び評価方法
JP5329116B2 (ja) * 2008-04-04 2013-10-30 ルネサスエレクトロニクス株式会社 表示装置用駆動回路、テスト回路、及びテスト方法
CN101650480B (zh) * 2008-08-11 2011-04-13 北京京东方光电科技有限公司 液晶面板中离子浓度的分析方法和装置
CN103050074B (zh) * 2012-04-27 2015-09-09 京东方科技集团股份有限公司 一种显示器的残像等级评定装置及方法
CN104091555B (zh) * 2014-06-20 2016-06-08 京东方科技集团股份有限公司 一种显示器残像等级的评价方法及其装置
KR102194578B1 (ko) * 2014-08-22 2020-12-24 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN105096789B (zh) 2015-09-25 2018-01-30 武汉华星光电技术有限公司 Goa测试与清除关机残影的共用电路
CN108182899A (zh) * 2018-01-04 2018-06-19 京东方科技集团股份有限公司 残像等级评价方法及装置
CN108735135B (zh) * 2018-04-10 2021-07-06 信利（惠州）智能显示有限公司 显示装置残影的测试方法
CN109949730B (zh) * 2019-04-30 2022-07-12 昆山国显光电有限公司 一种显示面板及其残影测试装置和方法
KR20210052713A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN111341232B (zh) * 2020-03-24 2023-01-17 昆山国显光电有限公司 残影测试方法和残影测试装置

Also Published As

Publication number Publication date
US11893915B2 (en) 2024-02-06
US20220198973A1 (en) 2022-06-23
CN111341232A (zh) 2020-06-26
WO2021190242A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
CN101595518B (zh) 有源矩阵显示器的补偿方法
US10803803B2 (en) Organic light emitting diode pixel compensation method, organic light emitting diode pixel compensation device and display device
CN106782333B (zh) Oled像素的补偿方法和补偿装置、显示装置
JP5296700B2 (ja) 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法
US10629127B2 (en) Driving method of display device and display device
US8791939B2 (en) Display device, electronic device, and driving method
CN100524427C (zh) 显示装置及其控制方法
US20200135112A1 (en) Display panel and detection method thereof, and display device
US10170046B2 (en) OLED display device and method for correcting image sticking of OLED display device
CN104318900B (zh) 一种有机电致发光显示装置及方法
KR20180127961A (ko) 데이터 전압 보상 방법, 디스플레이 구동 방법 및 디스플레이 장치
US9659528B2 (en) Organic light emitting display device and method for driving the same
US20140055327A1 (en) Organic Electroluminescent Display Device and Method of Driving the Same
WO2005024766A1 (ja) 表示パネルの変換データ決定方法および測定装置
KR20060015571A (ko) 임계 전압의 드리프트를 보상하는 능동 매트릭스 ｏｌｅｄ디스플레이 디바이스
US7486100B2 (en) Active matrix panel inspection device and inspection method
CN111341232B (zh) 残影测试方法和残影测试装置
US20080231566A1 (en) Minimizing dark current in oled display using modified gamma network
JP2007517245A (ja) ビデオデータ信号補正
CN109686306B (zh) 补偿因子获取方法及装置、驱动方法、显示设备
CN105047129B (zh) 结构及低频不一致性补偿
JP2024515694A (ja) ディスプレイパネルの輝度調整方法および装置
TWI250496B (en) Driving method for current driven active matrix organic light emitting diode pixel
JP2008151991A (ja) 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器
CN111540301A (zh) 一种像素补偿电路、显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant