CN111327547B - 一种具有阈值去噪处理的时域信道估计装置 - Google Patents

Abstract

本发明公开了一种具有阈值去噪处理的时域信道估计装置，涉及宽带无线突发通信领域。其包括基于FPGA实现的符号映射模块、时域信道估计模块、成型模块、匹配滤波及定时模块以及快速傅里叶变换模块。本发明基于ZC序列进行时域信道估计，能够对快速变化的宽带无线信道进行准确估计并对估计值进行去噪处理，具有估计精度高，误差小，低峰均比的特点。本发明装置的所有模块均在FPGA中以全数字方式实现，具有实现简单，可靠性高，稳定性好等特点，特别适用于低峰均比、需频域均衡的单载波宽带无线通信系统。

Description

一种具有阈值去噪处理的时域信道估计装置

技术领域

本发明涉及宽带无线突发通信技术领域，特别是指一种具有阈值去噪处理的时域信道估计装置，可用作定时与信道估计共用ZC序列，具有噪声估计及阈值去噪处理，估计精度更高的时域信道估计装置。

背景技术

在宽带无线突发通信系统中，为了对接收信号进行相干解调，就必须进行信道估计，获取信道状态参数，从而补偿宽带无线信道对信号的多径衰落影响。常用的信道估计通常有频域信道估计及时域信道估计。频域信道估计通常利用信号中的导频信号及LS准则进行估计，估计值含有大量噪声分量；基于DFT的频域信道估计需要额外做两次傅里叶变换，占用大量硬件实现资源；基于PN序列的时域信道估计实现简单，但估计出的信道参数受自相关旁瓣及噪声影响，低信噪比下估计精度较低，且信号有一定的峰均比。

发明内容

有鉴于此，本发明提出一种具有阈值去噪处理的时域信道估计装置，本装置只需做相关处理且对信道估计值进行了阈值去噪，低信噪比下估计精度更高，另外本装置具有电路实现简单，可靠性高，稳定性好的特点。

为了实现上述目的，本发明采用了如下技术方案：

一种具有阈值去噪处理的时域信道估计装置，其基于FPGA实现，包括以下模块：

符号映射模块，用于将输入的业务数据流进行星座映射，形成映射后的星座符号；

时域信道估计模块，用于在数据发送时输出成帧信号，还用于在数据接收时估计时域信道冲击响应值，并进行相应的去噪处理，以提升信道估计精度；

成型模块，用于将时域信道估计模块输出的成帧信号进行平方根升余弦数字成型处理，以提高频谱利用率；

匹配滤波及定时模块，用于将模数转换后的数字信号进行匹配滤波以最大化信噪比，然后将匹配滤波后的信号再与本地定时序列进行互相关处理，根据相关峰的位置得到精确定时信号；

快速傅里叶变换模块，用于将阈值去噪处理后的时域信道估计值通过快速傅里叶变换变换到频域，进而完成后续的频域均衡处理。

进一步的，所述时域信道估计模块包括数据分块模块、ZC序列产生模块、周期延拓模块、组帧模块、ZC序列相关模块、噪声估计模块以及阈值去噪模块；其中，

所述数据分块模块用于将输入的业务数据进行分块，分块后便于插入独特前导字对抗信道多径；

所述ZC序列产生模块用于生成ZC序列，以便于时域信道估计及定时；

所述周期延拓模块用于将ZC序列产生模块所生成的ZC序列的后部码字复制到ZC序列前并进行周期延拓，以便完全覆盖信道多径；

所述组帧模块用于将延拓的ZC序列与分块并插入独特前导字的数据组成完整的一帧数据；

所述ZC序列相关模块用于将匹配滤波及定时后的数据与周期延拓的ZC序列进行滑动相关，依次估计出信道的多条多径信道参数值，进而得到信道的时域估计值；

所述噪声估计模块从匹配滤波及定时后的数据里提取出两段ZC序列，进行平方相减后再求平均，得到噪声估计值；

所述阈值去噪模块基于噪声估计模块得到的噪声估计值，设置相应的噪声阈值，将ZC序列相关模块得到的时域信道估计值大于噪声阈值的保留，小于噪声阈值的置零，得到阈值去噪后的时域信道估计值；

数据发送时，外部输入的业务数据经符号映射模块的符号映射后送给数据分块模块，将输入的业务数据进行分块，并插入独特前导字，然后送给组帧模块缓存，ZC序列产生模块生成ZC序列，ZC序列经周期延拓模块进行周期延拓后送给组帧模块，延拓的ZC序列与缓存后的数据组成完整的一帧数据，经成型模块进行平方根升余弦成型后输出；

数据接收时，外部输入的信号经匹配滤波及定时模块的处理后分为两路，一路信号经ZC序列相关模块做滑动相关处理，依次估计出各个多径的信道参数值，另一路信号送给噪声估计模块，噪声估计模块根据定时同步位置提取出两段完全相同的ZC序列，进行逐点平方相减后取平均，得到信道的噪声估计值，然后将估计出的信道参数值与噪声估计值一同送给阈值去噪模块，阈值去噪模块将估计出的信道参数值去噪处理后送给快速傅里叶变换模块，变换为频域的信道估计值，然后输出到外部进行频域均衡处理。

本发明与背景技术相比具有如下优点：

1、本发明采用基于ZC序列相关的时域信道估计方法，相比于频域信道估计方法，实现更简单，计算量更小。

2、本发明采用信道噪声估计方法，对已估计出的时域信道估计值进行了去噪声处理，估计精度更高，误差更小。

3、本发明采用的ZC序列，具有横幅、低峰均比特性，不仅可用作信道估计，还可以用作定时，具有序列复用的优点。

4、本发明均在FPGA现场可编程逻辑器件中实现，具有电路简单，可靠性高，稳定性好等特点。

附图说明

图1是本发明实施例中时域信道估计装置的电原理方框图。

图2是图1中周期延拓的原理示意图。

具体实施方式

下面结合附图和具体实施方式对本发明做进一步的详细说明。

一种具有阈值去噪处理的时域信道估计装置，包括时域信道估计模块、符号映射模块、成型模块、匹配滤波及定时模块、快速傅里叶变换模块和时钟源；所述时域信道估计模块包括数据分块模块、ZC序列产生模块、周期延拓模块、组帧模块、ZC序列相关模块、噪声估计模块、阈值去噪模块；

所述数据分块模块用于将输入的业务数据进行分块，分块后便于插入独特前导字对抗信道多径；

所述ZC序列产生模块生成特定码长L且具有优良相关特性的ZC序列便于时域信道估计及定时；

所述周期延拓模块将所述ZC序列产生模块产生码字的后Lp个码字复制到ZC序列前并进行周期延拓，以便完全覆盖信道多径；

所述ZC序列相关模块将匹配滤波及定时后的数据与周期延拓的ZC序列字进行滑动相关，依次估计出信道的多条多径信道参数值，进而得到信道的时域估计值；

所述噪声估计模块将匹配滤波及定时后的数据里提取出两段ZC序列字，进行平方相减后求平均得到噪声估计值；

所述阈值去噪模块基于噪声估计模块估计出的信道噪声，设置相应的噪声阈值，将ZC序列相关模块得到的时域信道估计值大于噪声阈值的保留，小于噪声阈值的置零，得到阈值去噪后的时域信道估计值；

数据发送时，外部输入的业务数据经符号映射后送给数据分块模块将输入的业务数据进行分块，插入独特前导字后送给组帧模块缓存，ZC序列产生模块生成特定码长L且具有优良相关特性的ZC序列，序列经周期延拓模块进行周期延拓后送给组帧模块，延拓的ZC序列与缓存后的数据组成完整的一帧数据，经成型模块进行平方根升余弦成型后送给DA输出；

数据接收时，外部AD输入的信号经匹配滤波及定时后分为两路，一路信号经ZC序列相关模块做滑动相关处理，依次估计出各个多径的信道参数值，另一路信号送给噪声估计模块，噪声估计模块根据定时同步位置提取出两段完全相同的ZC序列，进行逐点平方相减后取平均得到信道的噪声估计值，将估计出的信道参数值与噪声估计值一同送给阈值去噪模块，阈值去噪模块将估计出的信道参数值去噪处理后送给FFT模块，变换为频域的信道估计值后送给频域均衡模块处理。

以下为一个更具体的例子。

参照图1，一种具有阈值去噪处理的时域信道估计装置，其包括符号映射模块1、数据分块模块2、ZC序列产生模块3、周期延拓模块4、组帧模块5、成型模块6、匹配滤波及定时模块7、ZC序列相关模块8、噪声估计模块9、阈值去噪模块10、FFT模块11和时钟模块12，其中，数据分块模块2、ZC序列产生模块3、周期延拓模块4、组帧模块5、ZC序列相关模块8、噪声估计模块9、阈值去噪模块10均基于XILINX公司 的XC7Z100 FPGA实现。图1是本发明装置的电原理方框图，实施例按图1连接线路。

符号映射模块1将外部接口A输入的业务数据进行符号映射后送往数据分块模块2；分块后的数据符号送往组帧模块5进行缓冲，ZC序列产生模块产生L长度的ZC序列后送往周期延拓模块4，周期延拓模块将L长度的ZC序列的后Lp个码字复制到ZC序列前端，组成L+Lp长度的序列（如图2所示），然后送往组帧模块5，组帧模块将缓冲后的数据符号与周期延拓的两段ZC序列组成完整一帧，送给成型模块6，成型模块进行平方根升余弦成型后送往DA经C端口输出；由D端口输入的 AD信号送往匹配滤波及定时模块7，经定时后数据分为两路，一路送往ZC序列相关模块8，另一路送往噪声估计模块9，ZC序列相关模块将输入定时后信号与本地ZC序列做相关，依次分离出信道多径参数值，进而得到信道的时域估计值，噪声估计模块根据定时信号位置提取出两端完全的周期延拓ZC序列进行平方相减取平均后得到噪声估计值，上述得到的时域估计值与噪声估计值送往阈值去噪模块10，阈值去噪模块根据送来的噪声估计值设置一个合适的阈值，将大于阈值的信道估计值保留，小于阈值的信道估计值置零，得到阈值去噪的时域信道估计值送往FFT模块11，FFT模块将阈值去噪的时域信道估计值进行傅里叶变换后送往频域均衡端口B，去做信号的频域均衡;时钟模块12产生的处理时钟送往数据分块模块2、ZC序列产生模块3、周期延拓模块4、组帧模块5、ZC序列相关模块8、噪声估计模块9、阈值去噪模块10，为其提供处理时钟信号。

上述实施例中，L和Lp的选取均为本领域技术人员的公知常识，此处不再赘述。

本装置的简要工作原理如下：

在发端，外部输入的业务数据经符号映射模块1后送给数据分块模块2将输入的业务数据进行分块，插入独特前导字后送给组帧模块5缓存，ZC序列产生模块3生成特定码长L且具有优良相关特性的ZC序列，序列经周期延拓模块4进行周期延拓后送给组帧模块5，延拓的ZC序列与缓存后的数据组成完整的一帧数据，经成型模块6进行平方根升余弦成型后送给DA后经端口C输出；

在收端，外部AD输入的信号经匹配滤波及定时模块7后分为两路，一路信号经ZC序列相关模块8做滑动相关处理，依次估计出各个多径的信道参数值，另一路信号送给噪声估计模块9，噪声估计模块根据定时同步位置提取出两段完全相同的ZC序列，进行逐点平方相减后取平均得到信道的噪声估计值，将估计出的信道参数值与噪声估计值一同送给阈值去噪模块10，阈值去噪模块将估计出的信道参数值去噪处理后送给FFT模块11，变换为频域的信道估计值后送给端口B去做频域均衡处理。

总之，本发明提出了一种具有阈值去噪处理的时域信道估计装置。该装置基于ZC序列能够对快速变化的宽带无线信道进行准确估计并对估计值进行去噪处理，具有估计精度高，误差小，低峰均比的特点。

本发明装置的所有模块均在FPGA中以全数字方式实现，具有实现简单，可靠性高，稳定性好等特点，特别适用于低峰均比、需频域均衡的单载波宽带无线通信系统。

需要理解的是，上述对于本专利具体实施方式的叙述仅仅是为了便于本领域普通技术人员理解本专利方案而列举的示例性描述，并非暗示本专利的保护范围仅仅被限制在这些个例中，本领域普通技术人员完全可以在对本专利技术方案做出充分理解的前提下，以不付出任何创造性劳动的形式，通过对本专利所列举的各个例采取组合技术特征、替换部分技术特征、加入更多技术特征等等方式，得到更多的具体实施方式，所有这些具体实施方式均在本专利权利要求书的涵盖范围之内，因此，这些新的具体实施方式也应在本专利的保护范围之内。

Claims (1)

1.一种具有阈值去噪处理的时域信道估计装置，其特征在于，基于FPGA实现，包括以下模块：

符号映射模块，用于将输入的业务数据流进行星座映射，形成映射后的星座符号；

时域信道估计模块，用于在数据发送时输出成帧信号，还用于在数据接收时估计时域信道冲击响应值，并进行相应的去噪处理，以提升信道估计精度；

成型模块，用于将时域信道估计模块输出的成帧信号进行平方根升余弦数字成型处理，以提高频谱利用率；

匹配滤波及定时模块，用于将模数转换后的数字信号进行匹配滤波以最大化信噪比，然后将匹配滤波后的信号再与本地定时序列进行互相关处理，根据相关峰的位置得到精确定时信号；

快速傅里叶变换模块，用于将阈值去噪处理后的时域信道估计值通过快速傅里叶变换变换到频域，进而完成后续的频域均衡处理；

所述时域信道估计模块包括数据分块模块、ZC序列产生模块、周期延拓模块、组帧模块、ZC序列相关模块、噪声估计模块以及阈值去噪模块；其中，

所述数据分块模块用于将输入的业务数据进行分块，分块后便于插入独特前导字对抗信道多径；

所述ZC序列产生模块用于生成ZC序列，以便于时域信道估计及定时；

所述周期延拓模块用于将ZC序列产生模块所生成的ZC序列的后部码字复制到ZC序列前并进行周期延拓，以便完全覆盖信道多径；

所述组帧模块用于将延拓的ZC序列与分块并插入独特前导字的数据组成完整的一帧数据；

所述ZC序列相关模块用于将匹配滤波及定时后的数据与周期延拓的ZC序列进行滑动相关，依次估计出信道的多条多径信道参数值，进而得到信道的时域估计值；

所述噪声估计模块从匹配滤波及定时后的数据里提取出两段ZC序列，进行平方相减后再求平均，得到噪声估计值；

所述阈值去噪模块基于噪声估计模块得到的噪声估计值，设置相应的噪声阈值，将ZC序列相关模块得到的时域信道估计值大于噪声阈值的保留，小于噪声阈值的置零，得到阈值去噪后的时域信道估计值；

数据发送时，外部输入的业务数据经符号映射模块的符号映射后送给数据分块模块，将输入的业务数据进行分块，并插入独特前导字，然后送给组帧模块缓存，ZC序列产生模块生成ZC序列，ZC序列经周期延拓模块进行周期延拓后送给组帧模块，延拓的ZC序列与缓存后的数据组成完整的一帧数据，经成型模块进行平方根升余弦成型后输出；

数据接收时，外部输入的信号经匹配滤波及定时模块的处理后分为两路，一路信号经ZC序列相关模块做滑动相关处理，依次估计出各个多径的信道参数值，另一路信号送给噪声估计模块，噪声估计模块根据定时同步位置提取出两段完全相同的ZC序列，进行逐点平方相减后取平均，得到信道的噪声估计值，然后将估计出的信道参数值与噪声估计值一同送给阈值去噪模块，阈值去噪模块将估计出的信道参数值去噪处理后送给快速傅里叶变换模块，变换为频域的信道估计值，然后输出到外部进行频域均衡处理。

Images