CN111327386A - 一种延时抖动补偿方法、装置及计算机存储介质 - Google Patents

一种延时抖动补偿方法、装置及计算机存储介质 Download PDF

Info

Publication number
CN111327386A
CN111327386A CN201811533615.5A CN201811533615A CN111327386A CN 111327386 A CN111327386 A CN 111327386A CN 201811533615 A CN201811533615 A CN 201811533615A CN 111327386 A CN111327386 A CN 111327386A
Authority
CN
China
Prior art keywords
data
accumulation amount
current
link layer
data accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811533615.5A
Other languages
English (en)
Other versions
CN111327386B (zh
Inventor
陈思思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811533615.5A priority Critical patent/CN111327386B/zh
Priority to US17/312,437 priority patent/US20220021513A1/en
Priority to EP19897382.8A priority patent/EP3883152A4/en
Priority to PCT/CN2019/125589 priority patent/WO2020119821A1/zh
Publication of CN111327386A publication Critical patent/CN111327386A/zh
Application granted granted Critical
Publication of CN111327386B publication Critical patent/CN111327386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/067—Details of the timestamp structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/087—Jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明实施例公开了一种延时抖动补偿方法、装置及计算机存储介质，方法包括：时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；所述时戳补偿组件获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿所述初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。

Description

一种延时抖动补偿方法、装置及计算机存储介质
技术领域
本发明涉及通信网络领域，尤其涉及一种延时抖动补偿方法、装置及计算机存储介质。
背景技术
近年来，1588时间同步技术在通信网络中得到广泛应用。网络测量和控制系统的精密时钟同步协议(IEEE 1588 Precision Clock Synchronization Protocol，1588协议)的基本功能是使分布式网络内的最精确时钟与其他时钟保持同步。1588协议定义了一种精确时间协议(Precision Time Protocol，PTP)，PTP可以对标准以太网或其他采用多播技术的分布式总线系统中的传感器、执行器以及其他终端设备中的时钟进行时间同步。
目前，在应用1588协议时，路径延时的动态抖动比较大，影响时间偏差的计算，而且当路径延时抖动达到一定程度时，很难达到时间同步，对时的精度也比较低。
发明内容
有鉴于此，本发明实施例为解决现有技术中存在的至少一个问题而提供一种延时抖动补偿方法、装置及计算机存储介质，解决路径延时动态抖动比较大，影响时间偏差的计算的问题。
为达到上述目的，本发明实施例的技术方案是这样实现的：
第一方面，本发明实施例提供一种延时抖动补偿方法，所述方法包括：
时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
所述时戳补偿组件获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿所述初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
上述技术方案中，在所述时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动之前,还包括：
所述时戳补偿组件接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
上述技术方案中，所述将所述当前时刻数据累积量记录为数据累积量之前，还包括：
所述时戳补偿组件根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；
所述时戳补偿组件根据所述当前周期内数据累积量的最大值和最小值，获得数据累积量的固定值。
上述技术方案中，所述时戳补偿组件接收数据链路层发送的当前时刻数据累积量之前,还包括：
数据链路层获取当前时刻数据写入量和当前时刻数据读出量；
所述数据链路层获取前一时刻数据累积量，根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量。
上述技术方案中，在所述根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量之后，还包括：
所述数据链路层发送所述当前时刻数据累积量至所述时戳补偿组件；
所述时戳补偿组件将数据链路层的当前时刻数据累积量记录为数据累积量。
第二方面，本发明实施例提供一种延时抖动补偿装置，所述装置包括：
确定单元，用于根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
补偿单元，用于获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
上述技术方案中，所述装置还包括：
记录单元，用于接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
上述技术方案中，所述记录单元还用于根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；
根据所述当前周期内数据累积量的最大值和最小值，计算数据累积量的固定值。
第三方面，本发明实施例提供一种延时抖动补偿装置，所述装置包括网络接口、存储器和处理器；其中，
所述网络接口，配置为实现组件之间的连接通信；
所述存储器，配置为存储能够在所述处理器上运行的计算机程序；
所述处理器，配置为在运行所述计算机程序时，执行第一方面所述方法。
第四方面，本发明实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，当所述计算机程序被至少一个处理器执行时实现第一方面所述任一方法。
本发明实施例所提供的一种延时抖动补偿方法、装置及计算机存储介质，通过时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，并根据数据链路层当前的延时抖动补偿初始时戳，得到补偿时戳，利用补偿时戳进行1588对时计算，可以自动抵消延时抖动，使得时间偏差的计算更加精确，提高对时精度。
附图说明
图1为本发明实施例提供的一种延时抖动补偿方法的实现流程示意图一；
图2a为本发明实施例提供的一种延时抖动补偿方法的实现流程示意图二；
图2b为本发明实施例提供的一种延时抖动补偿方法的实现流程示意图三；
图3为本发明实施例提供的一种延时抖动补偿装置示意图一；
图4为本发明实施例提供的一种1588主从时钟设备对时示意图；
图5为本发明实施例提供的一种延时抖动补偿装置示意图二
图6为本发明实施例提供的一种延时抖动补偿的结构示意图；
图7为本发明实施例提供的一种延时抖动补偿装置的具体硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例提供一种延时抖动补偿方法，图1为本发明实施例提供的一种延时抖动补偿方法的实现流程示意图一，如图1所示，该方法主要包括以下步骤：
步骤101、时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量。
需要说明的是，在所述时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动之前,所述时戳补偿组件会接收数据链路层发送的当前时刻数据累积量，并将所述当前时刻数据累积量记录为数据累积量。
这里，时戳补偿组件会根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值。其中，所述周期可以是预设的时间长度，例如周期的时间长度可以是1秒、2秒等时间长度。时戳补偿组件根据所述当前周期内数据累积量的最大值和最小值，计算数据累积量的固定值，例如计算当前周期内数据累积量的最大值和最小值的平均值，获得数据链路层中没有延时抖动的数据累积量，即数据累积量的固定值。数据累积量的固定值与不同周期相对应，不同周期内得到的数据累积量的固定值可能相同、也可能不同。数据累积量的第一固定值将在下一周期用于确定数据链路层的延时抖动。
时戳补偿组件获得的数据累积量的固定值为数据链路层中没有延时抖动的数据累积量，最新记录的数据累积量可能有延时抖动的数据累积量，时戳补偿组件可以根据数据累积量的固定值以及最新记录的数据累积量，确定出数据链路层当前的延时抖动。
需要说明的是，在时戳补偿组件接收数据链路层发送的当前时刻数据累积量之前，数据链路层会获取当前时刻数据写入量和当前时刻数据读出量，还会获取前一时刻数据累积量，根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量，其中数据的写入量是根据数据链路层的数据写使能和数据链路层的输入接口的数据总线位宽计算得到的，数据的读出量是根据数据链路层的数据读使能、数据链路层的输出接口的数据总线位宽和当前时刻数据链路层的输入接口到输出接口中数据流速率的膨胀或收缩系数计算得到的。
需要说明的是，数据链路层根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量后，数据链路层发送所述当前时刻数据累积量至所述时戳补偿组件；时戳补偿组件接收到当前时刻数据累积量，并将当前时刻数据累积量记录为数据累积量。数据链路层还会记录当前时刻数据累积量，以便将最新记录的当前时刻数据累积量作为下一时刻的前一时刻数据累积量，在计算下一时刻的当前时刻数据累积量中使用，并将当前时刻数据累积量发送至时戳补偿组件，以便时戳补偿组件确定当前周期内数据累积量的最大值和最小值。
步骤102、所述时戳补偿组件获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿所述初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
需要说明的是，协议层记录的初始时戳可以是协议层发送PTP包的时戳，也可以是协议层接收PTP包的时戳，其中PTP包是1588协议定义的用于指示完成时间同步的数据包。
时戳补偿组件获取了协议层记录的初始时戳后，可以根据所述数据链路层当前的延时抖动补偿所述初始时戳，来获得对所述初始时戳进行补偿后的时戳，即补偿时戳。当数据链路层当前有延时抖动，若不补偿协议层记录的初始时戳，直接利用初始时戳进行1588对时计算，会影响时间偏差的计算；若补偿协议层记录的初始时戳，利用补偿时戳进行1588对时计算，在计算时间偏差的过程中，可以自动抵消延时抖动，使得时间偏差的计算更加精确，提高对时精度。
本发明实施例，时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，并根据数据链路层当前的延时抖动补偿初始时戳，得到补偿时戳，利用补偿时戳进行1588对时计算，在计算时间偏差的过程中，可以自动抵消延时抖动，使得时间偏差的计算更加精确，提高对时精度。
本发明实施例提供一种延时抖动补偿方法，图2a为本发明实施例提供的一种延时抖动补偿方法的实现流程示意图二，如图2a所示，该方法应用于发送装置，主要包括以下步骤：
步骤201a、发送装置中的协议层记录发送PTP包的第一初始时戳，所述PTP包为1588协议定义的用于指示完成时间同步的数据包，所述第一初始时戳表示发送PTP包的时刻。
需要说明的是，发送装置中的协议层记录发送PTP包的第一初始时戳为tx_time，其中所述PTP包是1588协议定义的用于指示完成时间同步的数据包，该PTP包伴随其他数据流进入发送装置中的数据链路层。
步骤202a、发送装置中的数据链路层获取第一当前时刻数据写入量和第一当前时刻数据读出量。
需要说明的是，将发送装置中的数据链路层视为虚拟缓存，即在数据链路层的输入接口写入数据，在数据链路层的输出接口读出数据。数据链路层的输入接口为写时钟，当数据链路层写入数据后，该数据的有效信号为写使能en_w1，en_w1＝1或en_w1＝0，当en_w1＝1时，表示数据链路层此次缓存写入操作；当en_w1＝0时，表示数据链路层此次没有缓存写入操作，输入接口的数据总线位宽为bit_w1，则计算第一当前时刻数据写入量，即en_w1*bit_w1。数据链路层的输出接口为读时钟，当数据链路层读出数据后，该数据的有效信号为读使能en_r1，输出接口的数据总线位宽为bit_r1，则计算第一当前时刻数据读出量，即en_r1*bit_r1*c_r_w1，其中c_r_w1表示当前时刻数据链路层的输入接口到输出接口中数据流速率的膨胀或收缩系数，所述膨胀或收缩系数表示经过数据链路层后的数据总量与经过数据链路层前的数据总量的比值。
步骤203a、发送装置中的数据链路层获取第一前一时刻数据累积量，根据发送装置中的数据链路层第一当前时刻数据写入量、第一当前时刻数据读出量以及第一前一时刻数据累积量，获得第一当前时刻数据累积量。
需要说明的是，若发送装置中的数据链路层获取到的第一前一时刻数据累积量为bit_sum1，则根据数据链路层第一当前时刻数据写入量en_w1*bit_w1、第一当前时刻数据读出量en_r1*bit_r1*c_r_w1，计算第一当前时刻数据累积量tx_bit_sum为bit_sum1+en_w1*bit_w1-en_r1*bit_r1*c_r_w1。
步骤204a、发送装置中的数据链路层记录第一当前时刻数据累积量，并将第一当前时刻数据累积量发送至第一时戳补偿组件。
需要说明的是，发送装置中的数据链路层获得了第一当前时刻数据累积量后，会记录第一当前时刻数据累积量，以便将最新记录的第一当前时刻数据累积量作为下一时刻的第一前一时刻数据累积量，在计算下一时刻的第一当前时刻数据累积量中使用，并将第一当前时刻数据累积量发送至第一时戳补偿组件，以便第一时戳补偿组件确定当前周期内数据累积量的最大值和最小值。
步骤205a、第一时戳补偿组件接收发送装置中的数据链路层发送的第一当前时刻数据累积量，将第一当前时刻数据累积量记录为第一数据累积量。
步骤206a、第一时戳补偿组件根据最新记录的第一数据累积量以及数据累积量的第一固定值，确定发送装置中的数据链路层当前的延时抖动，所述数据累积量的第一固定值表示发送装置中没有延时抖动的数据累积量。
需要说明的是，第一时戳补偿组件根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值，周期的时间长度可以是1秒、2秒等时间长度，当周期的时间长度为2秒时，第一时戳补偿组件每隔2秒就会根据当前2秒内记录的数据累积量，获得当前2秒内数据累积量的最大值和最小值。
另外，第一时戳补偿组件可以根据当前周期内数据累积量的最大值和最小值，计算数据累积量的第一固定值，如，数据累积量的第一固定值可以为当前周期内数据累积量的最大值和最小值的平均值，还可以根据当前周期内记录的数据累积量，利用积分算法(数学中的积分方法)计算数据累积量的第一固定值，数据累积量的第一固定值表示发送装置中没有延时抖动的数据累积量。数据累积量的第一固定值与不同周期相对应，不同周期内得到的数据累积量的第一固定值可能相同、也可能不同。数据累积量的第一固定值将在下一周期用于确定发送装置中的数据链路层的延时抖动。
需要说明的是，第一时戳补偿组件在上一周期确定数据累积量的第一固定值后，可以根据最新记录的第一数据累积量以及上一周期确定的数据累积量的第一固定值，确定发送装置中的数据链路层当前的延时抖动。如果数据累积量的第一固定值为tx_constant_bit_sum(固定水线)，则tx_bit_sum-constant_bit_sum可以表示发送装置的数据链路层的水线抖动，(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit就可以表示发送装置的数据链路层的延时抖动，其中tx_compensate_unit表示数据累积量到时间的换算单位。当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit大于0时，表示发送装置的数据链路层有延时抖动、并且延时增大；当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit小于0时，表示发送装置的数据链路层有延时抖动、但延时减小；当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit等于0时，表示发送装置的数据链路层没有延时抖动、延时不变，发送装置的数据链路层的延时为固定值。
步骤207a、第一时戳补偿组件获取发送装置中的协议层记录的发送PTP包的第一初始时戳，根据发送装置中的数据链路层当前的延时抖动补偿第一初始时戳，获得第一补偿时戳，所述第一补偿时戳为对第一初始时戳进行补偿后的时戳。
需要说明的是，第一时戳补偿组件获取发送装置中的协议层记录的发送PTP包发送的第一初始时戳为tx_time，当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit大于0时，说明发送装置中的数据链路层的数据写入比数据读出快，为了减小写入的速率，即使得数据写入和数据读出一样快，可以根据发送装置中的数据链路层的延时抖动补偿第一初始时戳tx_time，使得第一补偿时戳(第一初始时戳进行补偿后的时戳)晚于第一初始时戳tx_time，第一补偿时戳为tx_time+(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit，其中第一补偿时戳为实际参与1588对时计算的时戳，采用第一补偿时戳计算时间偏差时，可以自动抵消延时抖动。
本发明实施例提供另一种延时抖动补偿方法，图2b为本发明实施例提供的另一种延时抖动补偿方法的实现流程示意图三，如图2b所示，该方法应用于接收装置，主要包括以下步骤：
步骤201b、接收装置中的数据链路层获取第二当前时刻数据写入量和第二当前时刻数据读出量。
这里，如图3所示，数据流经过发送装置中的数据链路层、物理接口层传输至发送装置与接收装置之间的传输介质后，还会经过传输介质、接收装置的物理接口层传输至接收装置的数据链路层，从而接收装置中的数据链路层可以获取第二当前时刻数据写入量和第二当前时刻数据读出量。
需要说明的是，将接收装置中的数据链路层视为虚拟缓存，即在数据链路层的输入接口写入数据，在数据链路层的输出接口读出数据。数据链路层的输入接口为写时钟，当数据链路层写入数据后，该数据的有效信号为写使能en_w2，en_w2＝1或en_w2＝0，当en_w2＝1时，表示数据链路层此次缓存写入操作；当en_w2＝0时，表示数据链路层此次没有缓存写入操作，输入接口的数据总线位宽为bit_w2，则计算第二当前时刻数据写入量，即en_w2*bit_w2。数据链路层的输出接口为读时钟，当数据链路层读出数据后，该数据的有效信号为读使能en_r2，输出接口的数据总线位宽为bit_r2，则计算第二当前时刻数据读出量，即en_r2*bit_r2*c_r_w2，其中c_r_w2表示当前时刻数据链路层的输入接口到输出接口中数据流速率的膨胀或收缩系数，所述膨胀或收缩系数表示经过数据链路层后的数据总量与经过数据链路层前的数据总量的比值。
步骤202b、接收装置中的数据链路层获取第二前一时刻数据累积量，根据接收装置中的数据链路层第二当前时刻数据写入量、第二当前时刻数据读出量以及第二前一时刻数据累积量，获得第二当前时刻数据累积量。
需要说明的是，若接收装置中的数据链路层获取到的第二前一时刻数据累积量为bit_sum2，则根据数据链路层第二当前时刻数据写入量en_w2*bit_w2、第二当前时刻数据读出量en_r2*bit_r2*c_r_w2，计算第二当前时刻数据累积量rx_bit_sum为bit_sum2+en_w2*bit_w2-en_r2*bit_r2*c_r_w2。
步骤203b、接收装置中的数据链路层记录第二当前时刻数据累积量，并将第二当前时刻数据累积量发送至第二时戳补偿组件。
需要说明的是，接收装置中的数据链路层获得了第二当前时刻数据累积量后，会记录第二当前时刻数据累积量，以便将最新记录的第二当前时刻数据累积量作为下一时刻的第二前一时刻数据累积量，在计算下一时刻的第二当前时刻数据累积量中使用，并将第二当前时刻数据累积量发送至第二时戳补偿组件，以便第二时戳补偿组件确定当前周期内数据累积量的最大值和最小值。
步骤204b、第二时戳补偿组件接收接收装置中的数据链路层发送的第二当前时刻数据累积量，将第二当前时刻数据累积量记录为第二数据累积量。
步骤205b、第二时戳补偿组件根据最新记录的第二数据累积量以及数据累积量的第二固定值，确定接收装置中的数据链路层当前的延时抖动，所述数据累积量的第二固定值表示发送装置中没有延时抖动的数据累积量。
需要说明的是，第二时戳补偿组件根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值，周期的时间长度可以是1秒、2秒等时间长度，当周期的时间长度为2秒时，第二时戳补偿组件每隔2秒就会根据当前2秒内记录的数据累积量，获得当前2秒内数据累积量的最大值和最小值。
另外，第二时戳补偿组件可以根据当前周期内数据累积量的最大值和最小值，计算数据累积量的第二固定值，如，数据累积量的第二固定值可以为当前周期内数据累积量的最大值和最小值的平均值，还可以根据当前周期内记录的数据累积量，利用积分算法(数学中的积分方法)计算数据累积量的第二固定值，数据累积量的第二固定值表示接收装置中没有延时抖动的数据累积量。数据累积量的第二固定值与不同周期相对应，不同周期内得到的数据累积量的第二固定值可能相同、也可能不同。数据累积量的第二固定值将在下一周期用于确定接收装置中的数据链路层的延时抖动。
需要说明的是，第二时戳补偿组件在上一周期确定数据累积量的第二固定值后，可以根据最新记录的第二数据累积量以及上一周期确定的数据累积量的第二固定值，确定接收装置中的数据链路层当前的延时抖动。如果数据累积量的第二固定值为rx_constant_bit_sum(固定水线)，则rx_bit_sum-constant_bit_sum可以表示接收装置的数据链路层的水线抖动，(rx_bit_sum-rx_constant_bit_sum))*rx_compensate_unit就可以表示接收装置的数据链路层的延时抖动，其中rx_compensate_unit表示数据累积量到时间的换算单位。当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit大于0时，表示接收装置的数据链路层有延时抖动、并且延时增大；当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit小于0时，表示接收装置的数据链路层有延时抖动、但延时减小；当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit等于0时，表示接收装置的数据链路层没有延时抖动、延时不变，接收装置的数据链路层的延时为固定值。
步骤206b、接收装置中的协议层记录接收PTP包的第二初始时戳，所述第二初始时戳表示接收PTP包的时刻。
需要说明的是，发送装置中的协议层发送PTP包后，PTP包会经过发送装置中的数据链路层、物理接口层传输至发送装置与接收装置之间的传输介质，还会经过传输介质、接收装置的物理接口层、接收装置的数据链路层传输至接收装置的协议层，从而接收装置的协议层接收PTP包。这里，接收装置中的协议层记录接收PTP包的第二初始时戳为rx_time。
步骤207b、第二时戳补偿组件获取接收装置中的协议层记录的接收PTP包发送的第二初始时戳，根据接收装置中的数据链路层当前的延时抖动补偿第二初始时戳，获得第二补偿时戳，所述第二补偿时戳为对第二初始时戳进行补偿后的时戳。
需要说明的是，第二时戳补偿组件获取接收装置中的协议层记录的接收PTP包的第二初始时戳为rx_time，当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit大于0时，说明接收装置中的数据链路层的数据读出比数据写入快，为了减小数据读出的速率，即使得数据写入和数据读出一样快，可以根据接收装置中的数据链路层的延时抖动补偿第二初始时戳rx_time，使得第二补偿时戳(第二初始时戳进行补偿后的时戳)早于第二初始时戳tx_time，第二补偿时戳为rx_time-(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit，其中第二补偿时戳为实际参与1588对时计算的时戳，采用第二补偿时戳计算时间偏差时，可以自动抵消延时抖动。
需要说明的是，在1588协议对时计算中，从发送装置中的协议层到接收装置中的协议层的路径延时，若采用第一初始时戳和第二初始时戳计算，则路径延时rx_time-tx_time＝tx_delay_constant+tx_delay_jitter+rx_delay_constant+rx_delay_ji tter，其中tx_delay_constant为发送装置的延时常量部分、即发送装置中的数据链路层的延时固定值，tx_delay_jitter为发送装置的延时抖动部分，rx_delay_constant为接收装置的延时常量部分、即接收装置中的数据链路层的延时固定值，rx_delay_jitter为接收装置的延时抖动部分。根据1588协议，tx_delay_jittert和rx_delay_jitter会影响时间偏差的计算，从而降低对时精度。
若采用第一补偿时戳和第二补偿时戳计算，则路径延时的计算公式如式(1)：
Figure BDA0001906319520000131
由式(1)可知，当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit为正数时，表示发送装置有延时抖动、并且延时增大，即tx_delay_jitter为正数，当(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit为负数时，表示发送装置有延时抖动、但延时减小，即tx_delay_jitter为负数，(tx_bit_sum-tx_constant_bit_sum)*tx_compensate_unit和tx_delay_jitter相减可以动态抵消发送装置的延时抖动。当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit为正数时，表示接收装置有延时抖动、并且延时增大，即rx_delay_jitter为正数，当(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit为负数时，表示接收装置有延时抖动、但延时减小，即rx_delay_jitter为负数，(rx_bit_sum-rx_constant_bit_sum)*rx_compensate_unit和rx_delay_jitter相减可以动态抵消接收装置的延时抖动。因此使用补偿后的时戳计算时间偏差时，能自动抵消延时抖动，使得发送装置和接收装置中的路径延时趋近于固定值，从而提高对时精度。
如图4所示，1588协议中的1588主时钟设备包括发送装置和接收装置，1588从时钟设备也包括发送装置和接收装置，基于上述实施例的同一发明构思，1588主时钟设备中的发送装置进行上述延时抖动补偿方法，得到第一补偿时戳；1588从时钟设备中的接收装置进行上述延时抖动补偿方法，得到第二补偿时戳；1588从时钟设备中的发送装置进行上述延时抖动补偿方法，得到第三补偿时戳；1588主时钟设备中的接收装置进行上述延时抖动补偿方法，得到第四补偿时戳。根据1588协议的对时机制，使用第一补偿时戳、第二补偿时戳、第三补偿时戳和第四补偿时戳进行主从时钟设备的对时，使得发送装置和接收装置中的路径延时趋近于固定值，提高主从时钟设备的对时精度。
以10吉比特以太网(10 Gigabit Ethernet，10GE)为例，如图5所示，选取以太网的介质访问控制(Media Access Control，MAC)层作为本发明实施例中的协议层，以太网的物理编码子层(Physical Coding Sublayer，PCS)和物理介质连接(Physical MediumAttachment，PMA)子层作为本发明实施例中的数据链路层，串行器/解串器(SERializer/DESerializer，SERDES)和光模块作为本发明实施例中的物理接口层。
10GE发送装置中的MAC层记录发送PTP包的第一初始时戳。PCS和PMA子层传送以太网业务数据，获取第一前一时刻数据累积量，根据第一当前时刻数据写入量、第一当前时刻数据读出量以及第一前一时刻数据累积量，获得第一当前时刻数据累积量。第一时戳补偿组件获得10GE发送装置中的PCS和PMA子层发送的第一当前时刻数据累积量，将第一当前时刻数据累积量记录为第一数据累积量，根据最新记录的第一数据累积量以及数据累积量的第一固定值，确定10GE发送装置中的PCS和PMA子层当前的延时抖动，根据当前的延时抖动补偿MAC层记录发送PTP包的第一初始时戳，获得第一补偿时戳。10GE发送装置中的SERDES和光模块将PCS和PMA子层传输的逻辑数字信号转换为光信号，并将光信号传输至光纤。光纤将光信号传输至10GE接收装置中的SERDES和光模块。
10GE接收装置中的SERDES和光模块将光纤传输的光信号转换为逻辑数字信号，并将逻辑数字信号传输至10GE接收装置中的PCS和PMA子层。PCS和PMA子层获取第二前一时刻数据累积量，根据第二当前时刻数据写入量、第二当前时刻数据读出量以及第二前一时刻数据累积量，获得第二当前时刻数据累积量。第二时戳补偿组件获得10GE接收装置中的PCS和PMA子层发送的第二当前时刻数据累积量，将第二当前时刻数据累积量记录为第二数据累积量，根据最新记录的第二数据累积量以及数据累积量的第二固定值，确定10GE接收装置中的PCS和PMA子层当前的延时抖动。10GE接收装置中的MAC层记录接收PTP包的第二初始时戳。第二时戳补偿组件获取第二初始时戳，根据10GE接收装置中的PCS和PMA子层当前的延时抖动补偿第二初始时戳，获得第二补偿时戳。因此，使用补偿后的时戳计算时间偏差时，能自动抵消延时抖动，使得10GE发送装置和10GE接收装置中的路径延时趋近于固定值，从而提高对时精度。
以上关于各层的描述可以理解为位于相应层的逻辑实体。
基于上述实施例的同一发明构思，本发明实施例提供一种延时抖动补偿装置，图6为本发明实施例提供的一种延时抖动补偿的结构示意图，如图6所示，所述延时抖动补偿装置600包括：
确定单元601，用于根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
补偿单元602，用于获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
需要说明的是，所述装置600还可以包括：
记录单元603，用于接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
需要说明的是，所述记录单元603还用于根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；根据所述当前周期内数据累积量的最大值和最小值，计算数据累积量的固定值。
这里，所述确定单元601、补偿单元602和所述记录单元603可以位于上述技术方案描述中的时戳补偿组件。
需要说明的是，所述装置600还可以包括：
获取单元604，用于数据链路层获取当前时刻数据写入量和当前时刻数据读出量；所述数据链路层获取前一时刻数据累积量，根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量。
需要说明的是，所述装置600还可以包括：
发送单元605，用于所述数据链路层发送所述当前时刻数据累积量至所述时戳补偿组件。
这里，所述获取单元604和发送单元605可以位于上述技术方案中的数据链路层。
在本发明实施例中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本发明实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
因此，本发明实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被至少一个处理器执行时实现上述实施例所述的步骤。
参见图7，示出了本发明实施例提供的一种热更新装置700的具体硬件结构，包括：网络接口701、存储器702和处理器703；各个组件通过总线系统704耦合在一起。可理解，总线系统704用于实现这些组件之间的连接通信。总线系统704除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图7中将各种总线都标为总线系统704。其中，
其中，所述网络接口701，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；
存储器702，用于存储能够在处理器703上运行的计算机程序；
处理器703，用于在运行所述计算机程序时，执行：
时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
所述时戳补偿组件获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿所述初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
所述处理器703还用于运行所述计算机程序时，执行：
所述时戳补偿组件接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
所述处理器703还用于运行所述计算机程序时，执行：
所述时戳补偿组件根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；
所述时戳补偿组件根据所述当前周期内数据累积量的最大值和最小值，获得数据累积量的固定值。
所述处理器703还用于运行所述计算机程序时，执行：
数据链路层获取当前时刻数据写入量和当前时刻数据读出量；
所述数据链路层获取前一时刻数据累积量，根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量。
所述处理器703还用于运行所述计算机程序时，执行：
所述数据链路层发送所述当前时刻数据累积量至所述时戳补偿组件；
所述时戳补偿组件将数据链路层的当前时刻数据累积量记录为数据累积量。
可以理解，本发明实施例中的存储器702可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Sync Link DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本文描述的方法的存储器702旨在包括但不限于这些和任意其它适合类型的存储器。
而处理器703可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器703中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器703可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器702，处理器703读取存储器702中的信息，结合其硬件完成上述方法的步骤。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。以上所描述的终端实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

Claims (10)

1.一种延时抖动补偿方法，其特征在于，所述方法包括：
时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
所述时戳补偿组件获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿所述初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
2.根据权利要求1所述的方法，其特征在于，在所述时戳补偿组件根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动之前,还包括：
所述时戳补偿组件接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
3.根据权利要求2所述的方法，其特征在于，所述将所述当前时刻数据累积量记录为数据累积量之前，还包括：
所述时戳补偿组件根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；
所述时戳补偿组件根据所述当前周期内数据累积量的最大值和最小值，获得数据累积量的固定值。
4.根据权利要求2所述的方法，其特征在于，所述时戳补偿组件接收数据链路层发送的当前时刻数据累积量之前,还包括：
数据链路层获取当前时刻数据写入量和当前时刻数据读出量；
所述数据链路层获取前一时刻数据累积量，根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量。
5.根据权利要求2所述的方法，其特征在于，在所述根据所述当前时刻数据写入量、当前时刻数据读出量以及前一时刻数据累积量，获得当前时刻数据累积量之后，还包括：
所述数据链路层发送所述当前时刻数据累积量至所述时戳补偿组件；
所述时戳补偿组件将数据链路层的当前时刻数据累积量记录为数据累积量。
6.一种延时抖动补偿装置，其特征在于，所述装置包括：
确定单元，用于根据最新记录的数据累积量以及数据累积量的固定值，确定数据链路层当前的延时抖动，所述数据累积量的固定值表示所述数据链路层中没有延时抖动的数据累积量；
补偿单元，用于获取协议层记录的初始时戳，根据所述数据链路层当前的延时抖动补偿初始时戳，获得补偿时戳，所述补偿时戳为对所述初始时戳进行补偿后的时戳。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
记录单元，用于接收数据链路层发送的当前时刻数据累积量，将所述当前时刻数据累积量记录为数据累积量。
8.根据权利要求7所述的装置，其特征在于，所述记录单元还用于根据当前周期内记录的各数据累积量，获得当前周期内数据累积量的最大值和最小值；根据所述当前周期内数据累积量的最大值和最小值，计算数据累积量的固定值。
9.一种延时抖动补偿装置，其特征在于，所述装置包括网络接口、存储器和处理器；其中，
所述网络接口，配置为实现组件之间的连接通信；
所述存储器，配置为存储能够在所述处理器上运行的计算机程序；
所述处理器，配置为在运行所述计算机程序时，执行权利要求1至5任一项所述方法。
10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机程序，当所述计算机程序被至少一个处理器执行时实现如权利要求1至5中任一项所述方法。
CN201811533615.5A 2018-12-14 2018-12-14 一种延时抖动补偿方法、装置及计算机存储介质 Active CN111327386B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811533615.5A CN111327386B (zh) 2018-12-14 2018-12-14 一种延时抖动补偿方法、装置及计算机存储介质
US17/312,437 US20220021513A1 (en) 2018-12-14 2019-12-16 Delay jitter compensation method and device, and computer storage medium
EP19897382.8A EP3883152A4 (en) 2018-12-14 2019-12-16 METHOD AND DEVICE FOR DELAY JIGGER COMPENSATION, AND COMPUTER RECORDING MEDIUM
PCT/CN2019/125589 WO2020119821A1 (zh) 2018-12-14 2019-12-16 延时抖动补偿方法、装置及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811533615.5A CN111327386B (zh) 2018-12-14 2018-12-14 一种延时抖动补偿方法、装置及计算机存储介质

Publications (2)

Publication Number Publication Date
CN111327386A true CN111327386A (zh) 2020-06-23
CN111327386B CN111327386B (zh) 2023-08-08

Family

ID=71076800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811533615.5A Active CN111327386B (zh) 2018-12-14 2018-12-14 一种延时抖动补偿方法、装置及计算机存储介质

Country Status (4)

Country Link
US (1) US20220021513A1 (zh)
EP (1) EP3883152A4 (zh)
CN (1) CN111327386B (zh)
WO (1) WO2020119821A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600739A (zh) * 2020-12-31 2021-04-02 网络通信与安全紫金山实验室 一种车载以太网avb抖动优化方法、系统及存储介质
CN113765504A (zh) * 2021-07-29 2021-12-07 苏州浪潮智能科技有限公司 一种通用动态延时消抖方法、装置、终端及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549536A (zh) * 2003-05-09 2004-11-24 ��Ϊ�������޹�˾ 用rtp数据包的时戳进行排序以消除其抖动延时的方法
US20040240438A1 (en) * 2003-05-29 2004-12-02 Grossman Daniel B. Method and apparatus for reducing delay jitter
CN101803268A (zh) * 2007-09-14 2010-08-11 日本电气株式会社 时钟同步系统及其方法和程序
CN106302244A (zh) * 2016-08-11 2017-01-04 自连电子科技（上海）有限公司 一种消除网络传输抖动的设备及其方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937603B1 (en) * 2000-06-02 2005-08-30 Intel Corporation Optimizing buffer latency in a streamed packet delivery session
US7525918B2 (en) * 2003-01-21 2009-04-28 Broadcom Corporation Using RTCP statistics for media system control
US8477789B2 (en) * 2005-12-28 2013-07-02 Panasonic Corporation Transmission device and reception device
US8160084B2 (en) * 2006-09-22 2012-04-17 Nokia Corporation Method for time-stamping messages
US7860125B2 (en) * 2008-01-28 2010-12-28 Cisco Techology, Inc. Flexible time stamping
EP2381622B1 (en) * 2010-04-23 2012-06-20 Alcatel Lucent Update of a cumulative residence time of a packet in a packet-switched communication network
US9042366B2 (en) * 2010-09-30 2015-05-26 Vitesse Semiconductor Corporation Timestamp predictor for packets over a synchronous protocol
US8949448B1 (en) * 2011-01-27 2015-02-03 Integrated Device Technology, Inc. System and method for improving the timestamp precision in a precision time protocol (PTP) device
CN102244572B (zh) * 2011-07-18 2017-06-06 中兴通讯股份有限公司 一种实现时钟同步的方法及装置
CN104113517A (zh) * 2013-04-22 2014-10-22 华为技术有限公司 时间戳生成方法、装置及系统
US9525611B2 (en) * 2014-01-27 2016-12-20 Imagine Communications Corp. Transmission system implementing delay measurement and control
US20180091406A1 (en) * 2016-09-26 2018-03-29 Sergio Ammirata User defined protocol for self correcting zero-added-jitter transmission of layer-2 datagrams across one-way lossy packet-switched network links
RU2019114909A (ru) * 2016-10-17 2020-11-17 Зомоджо Пти Лтд Способ и система присвоения точной временной метки
US10644978B2 (en) * 2017-11-22 2020-05-05 Hughes Network Systems, Llc Latency increase estimated rate limiter adjustment
US10686581B2 (en) * 2018-02-20 2020-06-16 Keysight Technologies, Inc. Methods, systems, and computer readable media for transmit timestamp autocalibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549536A (zh) * 2003-05-09 2004-11-24 ��Ϊ�������޹�˾ 用rtp数据包的时戳进行排序以消除其抖动延时的方法
US20040240438A1 (en) * 2003-05-29 2004-12-02 Grossman Daniel B. Method and apparatus for reducing delay jitter
CN101803268A (zh) * 2007-09-14 2010-08-11 日本电气株式会社 时钟同步系统及其方法和程序
CN106302244A (zh) * 2016-08-11 2017-01-04 自连电子科技（上海）有限公司 一种消除网络传输抖动的设备及其方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600739A (zh) * 2020-12-31 2021-04-02 网络通信与安全紫金山实验室 一种车载以太网avb抖动优化方法、系统及存储介质
CN113765504A (zh) * 2021-07-29 2021-12-07 苏州浪潮智能科技有限公司 一种通用动态延时消抖方法、装置、终端及存储介质
CN113765504B (zh) * 2021-07-29 2023-08-15 苏州浪潮智能科技有限公司 一种通用动态延时消抖方法、装置、终端及存储介质

Also Published As

Publication number Publication date
US20220021513A1 (en) 2022-01-20
EP3883152A4 (en) 2022-10-19
CN111327386B (zh) 2023-08-08
WO2020119821A1 (zh) 2020-06-18
EP3883152A1 (en) 2021-09-22

Similar Documents

Publication Publication Date Title
US7058729B1 (en) Method and device for the synchronisation between two networks
US20190089615A1 (en) Indirect packet classification timestamping system and method
US7130312B1 (en) Packet processing apparatus, packet processing method, and packet exchange
EP1072166B1 (en) Method of and apparatus for isochronous data communication
US6735213B2 (en) Processing of telephony samples
EP0800295A2 (en) Method and apparatus for data packet transmission
CN111327386B (zh) 一种延时抖动补偿方法、装置及计算机存储介质
KR20120035199A (ko) 광 전송 네트워크에서 시간 동기화 프로토콜을 베어링하는 방법 및 시스템
WO2019036943A1 (zh) 一种报文处理的方法和网络设备
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
US20080034245A1 (en) Cyclemaster synchronization in a distributed bridge
US7397877B2 (en) Clock drift compensation method for remote communications
CN110602524B (zh) 一种多路数字流同步方法、装置、系统及存储介质
US20040111660A1 (en) CRC verification apparatus with constant delay and method thereof
US6438143B1 (en) Image packet communications system
CN116961808A (zh) 一种时钟同步方法和相关设备
CN114762274B (zh) 速率调节装置和方法
JP7148199B2 (ja) 通信装置、通信方法及びプログラム
US7039825B2 (en) Clock reproducing method and receiving clock producing apparatus allowing for absorption of transmission channel jitter
WO2019196319A1 (zh) 一种基于令牌的时间戳生成系统及方法
US8312208B2 (en) Memory access controller and method implementing packet processing
CN115882991A (zh) 一种时间同步方法、装置及系统
JPS5840399B2 (ja) 音声パケツトの通話設定方式
CN114868354B (zh) 一种时间同步方法及设备
CN114978398A (zh) 一种光纤时间同步方法、装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant