CN111324564A - 一种弹性缓存方法 - Google Patents
一种弹性缓存方法 Download PDFInfo
- Publication number
- CN111324564A CN111324564A CN202010130309.8A CN202010130309A CN111324564A CN 111324564 A CN111324564 A CN 111324564A CN 202010130309 A CN202010130309 A CN 202010130309A CN 111324564 A CN111324564 A CN 111324564A
- Authority
- CN
- China
- Prior art keywords
- data
- indication signal
- pointer
- read
- write pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种弹性缓存方法，包括以下步骤：将弹性缓存模块复位；更新存储缓存数；将接收数据流中的数据与特征字符进行匹配；将接收数据流中的数据通过寄存器延迟一拍后，分别与对齐序列字符指示信号和频率补偿字符指示信号进行拼接，得到拼接后的数据；当写有效时更新写指针；将拼接后的数据写入地址为写指针+1的存储区和地址为写指针+2的存储区；当读有效时更新读指针，将数据从存储区输出，输出数据为读指针对应的数据。本发明能够有效处理多通道绑定应用下频率偏差补偿问题，通过特征字符与数据的拼接和读写指针的有效控制实现逻辑功能，设计较为简单，易于实现；可以按照不同的应用需求添加特定的特征字符，实现删添特征字符的功能。
Description
技术领域
本发明属于高速数据传输技术领域，具体涉及一种弹性缓存方法，主要应用于多通道绑定的频率偏差补偿。
背景技术
高速数据链路的发送端将数据以特定格式编码通过介质传输到接收端，接收端通过解码后将数据恢复出来。由于高速数据链路的接收端和发送端的参考时钟可能不相同，不可避免的存在频率偏差。例如PCIe、RapidIO和SpaceFibre等高速总线接收端和发送端的参考时钟不可避免的存在偏差，需要在接收端接收链路上添加弹性缓存以补偿频率偏差。发送端在发送的数据流中周期性地加入频率补偿字符，接收端在处理数据流时适时删减或添加添频率补偿字符以实现频率校正补偿。为了满足日益增长的高速带宽需求，需要进行多通道(lane)绑定以提高总线总带宽和数据吞吐率。对于绑定的多通道，所有lane发送端同一时刻发送的数据在接收端不能被所有lane同一时刻接收，每一个lane存在时间差，需要在接收端重新对齐。发送端在发送的数据流中加入通道绑定序列，接收端根据每个lane检测到的通道绑定序列进行相应的调整，最终使得各个lane的数据不存在偏移，多通道发送端和接收端的数据一致。
目前处理多通道绑定应用下频率偏差补偿的问题多使用弹性缓存模块和多通道绑定模块组合实现，设计较为复杂。
中国专利CN103729312B名称基于异步FIFO的多路异步数据同步方法，该专利公开了一种使用异步FIFO的多路异步数据同步方法，将数据缓存到多路位宽为1位的异步FIFO中，通过对齐状态机控制，可用于多通道绑定的设计中。但该方法通过对齐状态机控制，设计较为复杂，串行数据处理降低了系统效率，在处理高速数据时限制了带宽，且不具备频率补偿功能，需要添加额外模块增加了系统复杂性。
发明内容
针对现有技术中的技术问题，本发明提供了一种弹性缓存方法，有效地解决多通道绑定应用下频率偏差补偿的问题，降低设计风险和复杂度，具有一定的灵活性
为了解决上述技术问题，本发明通过以下技术方案予以实现：
一种弹性缓存方法，包括以下步骤：
步骤1：将弹性缓存模块复位，复位后使得读指针和写指针值相等；
步骤2：更新存储缓存数，通过存储缓存数产生用于标记缓存数据量的full指示信号、below指示信号、above指示信号和empty指示信号；
步骤3：当接收到有效的数据流时，将接收数据流中的数据与特征字符进行匹配，所述特征字符包括对齐序列字符和频率补偿字符；
若数据流中的数据与对齐序列字符匹配成功，则将对应的对齐序列字符指示信号置高，否则置低；
若数据流中的数据与频率补偿字符匹配成功，则将对应的频率补偿字符指示信号置高，否则置低；
步骤4：将接收数据流中的数据通过寄存器延迟一拍后，与步骤3中的对齐序列字符指示信号和频率补偿字符指示信号进行拼接，得到拼接后的数据；
步骤5：当写有效时更新写指针，具体为：
若below指示信号有效且频率补偿字符指示信号为高时，将写指针+2，否则，将写指针+1；
步骤6：将步骤4中拼接后的数据写入步骤5中地址为写指针+1的存储区和地址为写指针+2的存储区；
步骤7：若empty指示信号无效，则通过读指针指向地址所对应的数据判断下一个数据的特征属性，确定下一个数据是否为对齐序列字符或频率补偿字符；
步骤8：当读有效时更新读指针，具体为：
当步骤7中读出拼接数的对齐序列字符指示信号为高时，若所有通道读出拼接数的对齐序列字符指示信号全部为高时，将读指针+1，否则，读指针维持不变；
当步骤7中读出拼接数的对齐序列字符指示信号为高时，若full指示信号有效时，从步骤1开始执行；
当步骤7中读出数的对齐序列字符指示信号为低时，若above指示信号有效且频率补偿字符指示信号为高时，将读指针+2，否则，将读指针+1；
将数据从存储区输出，输出数据为读指针对应的数据；
步骤9：重复步骤2～8。
进一步地，步骤1中，读指针和写指针值使用二进制表示，复位读指针和写指针值相等，存储缓存数为0，empty指示信号有效。
进一步地，步骤2中，存储缓存数更新方法为：先将二进制的写指针转化为格林码wrptr_grey表示，再将格林码wrptr_grey在读时钟域上进行多级同步后转换为二进制sync_wrptr表示，存储缓存数为二进制sync_wrptr和读指针的差值。
进一步地，步骤2中，通过设置数据低限和数据高限产生full指示信号、below指示信号、above指示信号和empty指示信号，数据低限和数据高限是根据流量控制预先设计的值，数据低限小于数据高限。
进一步地，步骤2中，当存储缓存数为0时判定存储数据空，此时empty指示信号有效；当存储缓存数小于数据量低限时判定存储数据量少，此时below指示信号有效；当存储缓存数大于数据量高限时判定存储数据量多，此时above指示信号有效；当存储缓存数等于存储的最大深度时判定存储数据满，此时full指示信号有效。
进一步地，步骤5中，更新写指针采用格林码进行操作，具体为：
写指针+1的更新操作为：将写指针+1后转化为格林码wrptr_grey_1表示，在将格林码wrptr_grey_1转换为二进制的值，得到对应的新的写指针；
写指针+2的更新操作为：将写指针+2后转化为格林码wrptr_grey_2表示，在将格林码wrptr_grey_2转换为二进制的值，得到对应的新的写指针。
与现有技术相比，本发明至少具有以下有益效果：本发明一种弹性缓存方法，能够有效处理多通道绑定应用下频率偏差补偿问题，通过特征字符与数据的拼接和读写指针的有效控制实现逻辑功能，设计较为简单，易于实现；可以按照不同的应用需求添加特定的特征字符，实现删添特征字符的功能，具有一定可扩展性；该方法实现的模块硬件资源花费小，可作为IP使用，具有一定灵活性，IP集成使用能够降低系统设计风险。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明整体流程示意图；
图2为本发明写指针更新条件流程示意图；
图3为本发明读指针更新条件流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
作为本发明的某一具体实施方式，结合图1、图2和图3所示，一种弹性缓存方法，包括以下步骤：
步骤1：将弹性缓存模块复位，复位后使得读指针(rdptr)和写指针(wrptr)值相等，读指针和写指针使用二进制表示，复位后存储缓存数为0，empty指示信号有效；
步骤2：更新存储缓存数，具体的，存储缓存数更新方法为：先将二进制的写指针转化为格林码wrptr_grey表示，再将格林码wrptr_grey在读时钟域上进行多级同步后转换为二进制sync_wrptr表示，存储缓存数为二进制sync_wrptr和读指针rdptr的差值，计算公式为：symbols_in_buf＝sync_wrptr-rdptr；
通过存储缓存数产生用于标记缓存数据量的full指示信号、below指示信号、above指示信号和empty指示信号；具体的，通过设置数据低限和数据高限产生full指示信号、below指示信号、above指示信号和empty指示信号，数据低限和数据高限是根据流量控制预先设计的值，数据低限小于数据高限；当存储缓存数为0时判定存储数据空，此时empty指示信号有效；当存储缓存数小于数据量低限时判定存储数据量少，此时below指示信号有效；当存储缓存数大于数据量高限时判定存储数据量多，此时above指示信号有效；当存储缓存数等于存储的最大深度时判定存储数据满，此时full指示信号有效；
步骤3：当接收到有效的数据流时，将接收数据流中的数据与特征字符进行匹配，所述特征字符包括对齐序列字符和频率补偿字符；
若数据流中的数据与对齐序列字符匹配成功，则将对应的对齐序列字符指示信号置高，否则置低；
若数据流中的数据与频率补偿字符匹配成功，则将对应的频率补偿字符指示信号置高，否则置低；
步骤4：将接收数据流中的数据通过寄存器延迟一拍后，与步骤3中的对齐序列字符指示信号和频率补偿字符指示信号进行拼接，得到拼接后的数据；
步骤5：当写有效时采用格林码进行操作更新写指针，具体为：
若below指示信号有效且频率补偿字符指示信号为高时，则判定需要添加频率补偿字符，将写指针+2，否则，将写指针+1；
写指针+1的更新操作为：将写指针+1后转化为格林码wrptr_grey_1表示，在将格林码wrptr_grey_1转换为二进制的值，得到对应的新的写指针；
写指针+2的更新操作为：将写指针+2后转化为格林码wrptr_grey_2表示，在将格林码wrptr_grey_2转换为二进制的值，得到对应的新的写指针；
步骤6：将步骤4中拼接后的数据写入步骤5中地址为写指针+1的存储区和地址为写指针+2的存储区；
步骤7：若empty指示信号无效，则通过读指针指向地址所对应的数据判断下一个数据的特征属性，确定下一个数据是否为对齐序列字符或频率补偿字符；
步骤8：在读有效时更新读指针，具体为：
当步骤7中读出拼接数的对齐序列字符指示信号为高时，则判定需要进行对齐操作；
进行对齐操作时，若所有通道读出拼接数的对齐序列字符指示信号全部有效(即为高)时，将读指针+1，否则，读指针维持不变；
进行对齐操作时，若full指示信号有效时，则认为数据存储区溢出，从步骤1开始执行；
当步骤7中读出数的对齐序列字符指示信号为低时，若above指示信号有效且频率补偿字符指示信号置高时，则判定需要剔除频率补偿字符，将读指针+2，否则，将读指针+1；
将数据从存储区输出，输出数据为读指针对应的数据；
步骤9：重复步骤2～8。
为了更详细的说明本发明技术方案，下面结合一具体实施例予以说明。
ECSS-E-ST-50-11C协议规定的SpaceFibre总线是为高速率数据载荷提供高速串行数据链路的新一代标准总线。其协议规定频率补偿字符为SKIP、对齐序列字符为ALIGN，其中SKIP和ALIGN字符均为32位数据。
按照实施方式进行操作如下：
S1、模块复位，当复位有效时rdptr＝wrptr＝0。
S2、通过rdptr和wrptr的值确定存储缓存数symbols_in_buf。将写指针转化为格林码wrptr_grey表示，再将wrptr_grey在读时钟域上进行多级同步后转换为sync_wrptr，存储缓存数为sync_wrptr和rdptr的差值，计算公式：symbols_in_buf＝sync_wrptr-rdptr。
S3、在本实施例中存储位宽为34位，深度为16，数据低限设为5，数据高限设为10。通过存储缓存数产生full指示信号、below指示信号、above指示信号和empty指示信号用于标记缓存数据量，按照实施方式示例步骤S2所示结果见下表，其中√表示有效，×表示无效。
表1示例表
| rdptr | wrptr | symbols_in_buf | full | above | below | empty |
| 5 | 5 | 0 | × | × | × | √ |
| 5 | 7 | 2 | × | × | √ | × |
| 5 | 11 | 6 | × | × | × | × |
| 5 | 0 | 11 | × | √ | × | × |
| 5 | 4 | 15 | √ | × | × | × |
S4、按照实施方式示例步骤S3进行当接收数据有效时将数据流中的数据与特征字符SKIP和ALIGN进行匹配。
S5、将数据流通过寄存器延迟一拍后与未延迟的对齐序列字符和频率补偿字符指示信号进行拼接。
按照实施方式示例步骤S4进行，接收的数据为依次顺序接收，本实施例中假定接收到的数据流为{A，B，SKIP，C，D，ALIGN，E，F}，其中A、B、C、D、E、F、SKIP和ALIGN均为32位的数据，数据拼接形式为“对齐字符有效+频率补偿字符有效+数据”，拼接后数据流为{00A，01B，00SKIP，00C，10D，00ALIGN，00E}，数据位宽为34位。
S6、按照实施方式示例步骤S5更新写指针，过程如图2所示；
在处理步骤S5示例中所述的数据流时，例如wrptr＝11，rdptr＝5，symbols_in_buf＝6，此时below指示信号无效，则将00A写入地址11和地址12的存储区；在下个循环，将01B写入地址12和地址13的存储区，将00SKIP写入地址13和地址14的存储区；将00C写入地址14和地址15的存储区；将10D写入地址15和地址0的存储区；依此类推。
在处理步骤S5示例中所述的数据流时，例如wrptr＝11，rdptr＝7，symbols_in_buf＝2，此时below信号有效，则将00A写入地址11和地址12的存储区；在下个循环，将01B写入地址12和地址13的存储区，将00SKIP写入地址13和地址14的存储区；将00C写入地址15和地址0的存储区；依此类推。
S7、通过读指针指向地址内数据的拼接的指示信号判断下一个数的特征属性，是否为对齐序列字符或频率补偿字符。数据拼接形式为“对齐字符有效+频率补偿字符有效+数据”，通过读指针对应数的高2位判断对齐字符有效或者频率补偿字符有效。
S8、按照实施方式示例步骤S7更新读指针，过程如图3所示。如果对齐序列字符指示信号有效则判定进行对齐操作，如果full指示信号有效，则执行步骤S1，如果full指示信号无效但所有通道的对齐序列字符指示信号全部有效时，读指针+1，否则读指针维持不变。如果above指示信号有效且频率补偿字符指示信号为高时判定需要剔除频率补偿字符，则将读指针+2，否则的话+1。数据输出为读指针对应的数据。
更新过程如图3所示，例如rdptr＝1，对应的读出值为10D，此时判断进行对齐操作，该通道rdptr维持，等待其余通道读出的对齐指示信号有效，即在本例中最高为“1”。当所有通道的对齐指示信号有效，读信号统一有效，读指针+1，通道绑定成功。
如果处于通道对齐状态其full信号有效，则认为数据存储区溢出，从步骤S1开始执行。
例如rdptr＝13，对应的读出值为01B，此时如果above有效，下一个读指针更新为15，如果above无效，下一个读指针为14。
S9、如图1所示依次执行。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (6)
1.一种弹性缓存方法，其特征在于，包括以下步骤：
步骤1：将弹性缓存模块复位，复位后使得读指针和写指针值相等；
步骤2：更新存储缓存数，通过存储缓存数产生用于标记缓存数据量的full指示信号、below指示信号、above指示信号和empty指示信号；
步骤3：当接收到有效的数据流时，将接收数据流中的数据与特征字符进行匹配，所述特征字符包括对齐序列字符和频率补偿字符；
若数据流中的数据与对齐序列字符匹配成功，则将对应的对齐序列字符指示信号置高，否则置低；
若数据流中的数据与频率补偿字符匹配成功，则将对应的频率补偿字符指示信号置高，否则置低；
步骤4：将接收数据流中的数据通过寄存器延迟一拍后，与步骤3中的对齐序列字符指示信号和频率补偿字符指示信号进行拼接，得到拼接后的数据；
步骤5：当写有效时更新写指针，具体为：
若below指示信号有效且频率补偿字符指示信号为高时，将写指针+2，否则，将写指针+1；
步骤6：将步骤4中拼接后的数据写入步骤5中地址为写指针+1的存储区和地址为写指针+2的存储区；
步骤7：若empty指示信号无效，则通过读指针指向地址所对应的数据判断下一个数据的特征属性，确定下一个数据是否为对齐序列字符或频率补偿字符；
步骤8：当读有效时更新读指针，具体为：
当步骤7中读出拼接数的对齐序列字符指示信号为高时，若所有通道读出拼接数的对齐序列字符指示信号全部为高时，将读指针+1，否则，读指针维持不变；
当步骤7中读出拼接数的对齐序列字符指示信号为高时，若full指示信号有效时，从步骤1开始执行；
当步骤7中读出数的对齐序列字符指示信号为低时，若above指示信号有效且频率补偿字符指示信号为高时，将读指针+2，否则，将读指针+1；
将数据从存储区输出，输出数据为读指针对应的数据；
步骤9：重复步骤2～8。
2.根据权利要求1所述的一种弹性缓存方法，其特征在于，步骤1中，读指针和写指针值使用二进制表示，复位读指针和写指针值相等，存储缓存数为0，empty指示信号有效。
3.根据权利要求2所述的一种弹性缓存方法，其特征在于，步骤2中，存储缓存数更新方法为：先将二进制的写指针转化为格林码wrptr_grey表示，再将格林码wrptr_grey在读时钟域上进行多级同步后转换为二进制sync_wrptr表示，存储缓存数为二进制sync_wrptr和读指针的差值。
4.根据权利要求1所述的一种弹性缓存方法，其特征在于，步骤2中，通过设置数据低限和数据高限产生full指示信号、below指示信号、above指示信号和empty指示信号，数据低限和数据高限是根据流量控制预先设计的值，数据低限小于数据高限。
5.根据权利要求4所述的一种弹性缓存方法，其特征在于，步骤2中，当存储缓存数为0时判定存储数据空，此时empty指示信号有效；当存储缓存数小于数据量低限时判定存储数据量少，此时below指示信号有效；当存储缓存数大于数据量高限时判定存储数据量多，此时above指示信号有效；当存储缓存数等于存储的最大深度时判定存储数据满，此时full指示信号有效。
6.根据权利要求4所述的一种弹性缓存方法，其特征在于，步骤5中，更新写指针采用格林码进行操作，具体为：
写指针+1的更新操作为：将写指针+1后转化为格林码wrptr_grey_1表示，在将格林码wrptr_grey_1转换为二进制的值，得到对应的新的写指针；
写指针+2的更新操作为：将写指针+2后转化为格林码wrptr_grey_2表示，在将格林码wrptr_grey_2转换为二进制的值，得到对应的新的写指针。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010130309.8A CN111324564B (zh) | 2020-02-28 | 2020-02-28 | 一种弹性缓存方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010130309.8A CN111324564B (zh) | 2020-02-28 | 2020-02-28 | 一种弹性缓存方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111324564A true CN111324564A (zh) | 2020-06-23 |
| CN111324564B CN111324564B (zh) | 2021-08-24 |
Family
ID=71173125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010130309.8A Active CN111324564B (zh) | 2020-02-28 | 2020-02-28 | 一种弹性缓存方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111324564B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112153054A (zh) * | 2020-09-25 | 2020-12-29 | 山东超越数控电子股份有限公司 | 一种任意字节长度拼接缓存的实现方法和系统 |
| CN112948322A (zh) * | 2021-02-26 | 2021-06-11 | 西安微电子技术研究所 | 一种基于弹性缓存的虚通道及实现方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233629B1 (en) * | 1999-02-05 | 2001-05-15 | Broadcom Corporation | Self-adjusting elasticity data buffer with preload value |
| US20020176526A1 (en) * | 1999-07-13 | 2002-11-28 | Robert G. Mejia | Data communications bit stream combiner/decombiner |
| US7519747B1 (en) * | 2003-09-11 | 2009-04-14 | Xilinx, Inc. | Variable latency buffer and method of operation |
| CN202904568U (zh) * | 2012-05-10 | 2013-04-24 | 无锡华大国奇科技有限公司 | 一种应用于usb3.0的弹性缓冲结构 |
| CN103713689A (zh) * | 2013-12-24 | 2014-04-09 | 江苏华丽网络工程有限公司 | 一种适用于pcie3.0的时钟偏差补偿的方法 |
| CN103885527A (zh) * | 2014-04-15 | 2014-06-25 | 东南大学 | 一种基于rrc编码的时钟偏差补偿装置 |
| US20160226655A1 (en) * | 2015-02-03 | 2016-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Elastic gear first-in-first-out buffer with frequency monitor |
| CN106484631A (zh) * | 2015-08-25 | 2017-03-08 | 安徽大学 | 一种新弹性缓冲器结构及skp添加方法 |
| CN108184038A (zh) * | 2017-12-19 | 2018-06-19 | 重庆湃芯微电子有限公司 | 一种面向物联网的超高速数字cmos图像传感器的高速传输系统 |
| CN108880686A (zh) * | 2018-07-14 | 2018-11-23 | 苏州大学张家港工业技术研究院 | 面向多应用pon的fpga收发器的单芯片oun |
| CN110366842A (zh) * | 2017-03-31 | 2019-10-22 | 英特尔公司 | 可调节的重定时器缓冲器 |
-
2020
- 2020-02-28 CN CN202010130309.8A patent/CN111324564B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233629B1 (en) * | 1999-02-05 | 2001-05-15 | Broadcom Corporation | Self-adjusting elasticity data buffer with preload value |
| US20020176526A1 (en) * | 1999-07-13 | 2002-11-28 | Robert G. Mejia | Data communications bit stream combiner/decombiner |
| US7519747B1 (en) * | 2003-09-11 | 2009-04-14 | Xilinx, Inc. | Variable latency buffer and method of operation |
| CN202904568U (zh) * | 2012-05-10 | 2013-04-24 | 无锡华大国奇科技有限公司 | 一种应用于usb3.0的弹性缓冲结构 |
| CN103713689A (zh) * | 2013-12-24 | 2014-04-09 | 江苏华丽网络工程有限公司 | 一种适用于pcie3.0的时钟偏差补偿的方法 |
| CN103885527A (zh) * | 2014-04-15 | 2014-06-25 | 东南大学 | 一种基于rrc编码的时钟偏差补偿装置 |
| US20160226655A1 (en) * | 2015-02-03 | 2016-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Elastic gear first-in-first-out buffer with frequency monitor |
| CN106484631A (zh) * | 2015-08-25 | 2017-03-08 | 安徽大学 | 一种新弹性缓冲器结构及skp添加方法 |
| CN110366842A (zh) * | 2017-03-31 | 2019-10-22 | 英特尔公司 | 可调节的重定时器缓冲器 |
| CN108184038A (zh) * | 2017-12-19 | 2018-06-19 | 重庆湃芯微电子有限公司 | 一种面向物联网的超高速数字cmos图像传感器的高速传输系统 |
| CN108880686A (zh) * | 2018-07-14 | 2018-11-23 | 苏州大学张家港工业技术研究院 | 面向多应用pon的fpga收发器的单芯片oun |
Non-Patent Citations (3)
| Title |
|---|
| 张宇航: ""交换机高速接口的设计与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
| 武桂林: ""PCIe2.0 MAC层数据通路与PCS层设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
| 郑乾: ""基于PCI Express总线的物理编码子层设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112153054A (zh) * | 2020-09-25 | 2020-12-29 | 山东超越数控电子股份有限公司 | 一种任意字节长度拼接缓存的实现方法和系统 |
| CN112948322A (zh) * | 2021-02-26 | 2021-06-11 | 西安微电子技术研究所 | 一种基于弹性缓存的虚通道及实现方法 |
| CN112948322B (zh) * | 2021-02-26 | 2023-05-16 | 西安微电子技术研究所 | 一种基于弹性缓存的虚通道及实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111324564B (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105320490B (zh) | 用于异步fifo电路的方法和设备 | |
| US8001278B2 (en) | Network packet payload compression | |
| CN111324564B (zh) | 一种弹性缓存方法 | |
| US7995696B1 (en) | System and method for deskewing data transmitted through data lanes | |
| US8285884B1 (en) | Data aggregation system and method for deskewing data at selectable data rates | |
| US8161210B1 (en) | Multi-queue system and method for deskewing symbols in data streams | |
| US8291138B2 (en) | Skip based control logic for first in first out buffer | |
| US20160124889A1 (en) | Asynchronous fifo buffer with johnson code write pointer | |
| CN102708086A (zh) | 一种应用于usb3.0的弹性缓冲结构及方法 | |
| CN116795172B (zh) | 一种用于高速数字传输的跨时钟域处理方法、介质及装置 | |
| CN105446699A (zh) | 数据帧队列管理方法 | |
| TW200935237A (en) | Data transfer rate throttling for serial interface mass storage devices | |
| EP1508225B1 (en) | Method for data storage in external and on-chip memory in a packet switch | |
| US7609575B2 (en) | Method, apparatus and system for N-dimensional sparse memory using serial optical memory | |
| CN103034610B (zh) | 在分体模块间进行axi总线信号发送接收的方法及装置 | |
| CN113986792B (zh) | 一种数据位宽转换方法及通信设备 | |
| CN100358320C (zh) | 一种数据包存储的管理方法和装置 | |
| CN105432018A (zh) | 逻辑运算装置 | |
| CN102571535B (zh) | 一种数据延迟装置、方法及通信系统 | |
| US7451254B2 (en) | System and method for adaptive buffer allocation in a memory device interface | |
| US6760273B2 (en) | Buffer using two-port memory | |
| TW202306365A (zh) | 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 | |
| US20210081345A1 (en) | Memory system, semiconductor integrated circuit, and method therefor | |
| US7899955B2 (en) | Asynchronous data buffer | |
| CN110705195A (zh) | 一种基于fpga的跨时钟域深度自行配置fifo系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |