CN111324283A - 一种存储器 - Google Patents

一种存储器 Download PDF

Info

Publication number
CN111324283A
CN111324283A CN201811531360.9A CN201811531360A CN111324283A CN 111324283 A CN111324283 A CN 111324283A CN 201811531360 A CN201811531360 A CN 201811531360A CN 111324283 A CN111324283 A CN 111324283A
Authority
CN
China
Prior art keywords
data
data block
memory
storage unit
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811531360.9A
Other languages
English (en)
Other versions
CN111324283B (zh
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811531360.9A priority Critical patent/CN111324283B/zh
Publication of CN111324283A publication Critical patent/CN111324283A/zh
Application granted granted Critical
Publication of CN111324283B publication Critical patent/CN111324283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例公开了一种存储器，该存储器包括：存储模块，存储模块包括多个数据块，数据块包括计数存储单元，计数存储单元用于记录所属数据块的不稳定次数；控制模块，控制模块用于根据接收的当前读命令读取与当前读命令对应的数据块的数据，在检测到该数据块的读取错误比特位数量大于或等于错误阈值时控制该数据块中的计数存储单元的不稳定次数加1，并在检测到计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块。本发明实施例中，提前通过条件判断进行数据搬移，确保数据稳定，且数据搬移判断易于实现，不会影响性能，并且该存储器的数据搬移适用于整个闪存生命周期。

Description

一种存储器
技术领域
本发明实施例涉及存储器技术，尤其涉及一种存储器。
背景技术
eMMC(Embedded Multi Media Card，嵌入式多媒体)芯片是主要针对手机或平板电脑等产品的内嵌式存储器。eMMC芯片中集成了一个控制器，该控制器可提供标准接口并管理闪存，如此可使得使用eMMC芯片的手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
eMMC芯片主要由控制器和闪存颗粒组成，通过写操作将数据保存在闪存颗粒中，通过读操作从闪存颗粒中读取数据。目前市场主流的闪存为NAND flash，具有尺寸小，容量较大，改写速度快等优点，适用于大量数据的存储，在业界也得到了越来越广泛的应用。
然而，闪存颗粒由于自身特性，在使用过程中，每一个物理块的性能与稳定性会越来越差，常见问题有读干扰，写干扰等等。所以eMMC芯片在设计过程中，都会在物理块中设置纠错模块，但纠错模块本身也会占用物理块的空间，并且不可纠一些错误比特位较多的数据，导致无法给主机提供正确数据。
发明内容
本发明实施例提供一种存储器，以解决闪存数据出错的问题。
本发明实施例提供了一种存储器，该存储器包括：
存储模块，所述存储模块包括多个数据块，所述数据块包括计数存储单元，所述计数存储单元用于记录所属数据块的不稳定次数；
控制模块，所述控制模块用于根据接收的当前读命令读取与所述当前读命令对应的所述数据块的数据，在检测到该数据块的读取错误比特位数量大于或等于错误阈值时控制该数据块中的计数存储单元的不稳定次数加1，并在检测到所述计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块。
进一步的，所述控制模块还用于在对待搬移所述数据块的数据进行搬移之后清空该数据块的数据和信息。
进一步的，所述控制模块包括纠错单元，所述纠错单元用于对待搬移所述数据块的数据进行纠正，所述控制模块还用于对纠错后的待搬移所述数据块的数据进行搬移。
进一步的，所述控制模块包括纠错单元，所述纠错单元具有第一纠错力度值，所述错误阈值小于或等于所述第一纠错力度值。
进一步的，所述错误阈值大于或等于所述第一纠错力度值的1/2。
进一步的，所述控制模块还用于在检测到与所述当前读命令对应的所述数据块的数据的读取错误比特位数量大于所述第一纠错力度值时，判定该数据块的数据不可纠。
进一步的，所述存储模块为与非闪存NAND Flash。
进一步的，所述存储器为嵌入式多媒体eMMC芯片。
本发明实施例提供的存储器，存储模块的数据块包括计数存储单元，用于记录所属数据块的不稳定次数，控制模块在检测到数据块的读取错误比特位数量大于或等于错误阈值时控制该数据块中的计数存储单元的不稳定次数加1，并在检测到计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块。数据在纠错之后搬移到空白数据块后，该填充了搬移数据的数据块的性能与稳定性优异，则读取其中的数据时错误比特位较少，有效解决了数据块性能与稳定性差导致的读取数据出错的问题。本发明实施例提前通过条件判断进行数据搬移，确保数据稳定，且数据搬移判断易于实现，不会影响性能，并且该存储器的数据搬移适用于整个闪存生命周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例提供的一种存储器的示意图，该存储器可选为任意集成有存储模块的芯片或器件，例如集成有闪存颗粒的eMMC芯片，在其他实施例中还可选该存储器为其他集成有存储模块的器件。
本实施例提供的存储器包括：存储模块10，存储模块10包括多个数据块11，数据块11包括计数存储单元11a，计数存储单元11a用于记录所属数据块11的不稳定次数；控制模块20，控制模块20用于根据接收的当前读命令读取与当前读命令对应的数据块11的数据，在检测到该数据块11的读取错误比特位数量大于或等于错误阈值时控制该数据块11中的计数存储单元11a的不稳定次数加1，并在检测到计数存储单元11a记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元11a所属数据块11的数据搬移至其他空白数据块。
本实施例中，可选存储器为嵌入式多媒体eMMC芯片，eMMC芯片由控制器和闪存颗粒组成，控制器用于管理芯片中的闪存颗粒，则存储器的控制模块20可选为eMMC芯片的控制器，可选存储模块10为与非闪存NAND flash。需要说明的是，在其他实施例中还可选存储模块为其他类型的闪存，如nor flash等，任意一种类型的可集成到芯片中的存储模块均能落入本发明的保护范围。
本实施例中，存储器包括存储模块10，存储模块10由许多个数据块11组成，每个数据块11均包括一个计数存储单元11a，计数存储单元11a用于记录所属数据块11的不稳定次数。本实施例中，计数存储单元11a内存储的是所属数据块11的不稳定次数，不稳定次数这个数值所占用的存储空间不会超过一个字节，因此可在数据块11中分配出一个字节的空间来作为计数存储单元11a，用于记录所属数据块11的不稳定次数。在此，从数据块11中分配一个字节的存储空间作为计数存储单元11a，该计数存储单元11a所占空间远远小于现有技术中纠错模块所占空间，改善了现有技术中纠错模块占用数据块11空间的问题。
本实施例中，控制模块20与存储模块10电连接。执行读操作时，控制模块20接收到当前读命令后，会读取与当前读命令对应的数据块11的数据并检测读取的数据块11的读取错误比特位，在检测到该数据块11的读取错误比特位数量大于或等于错误阈值时，说明该数据块11当前处于不稳定状态导致读取的数据错误较多，则控制模块20控制该数据块11中的计数存储单元11a的不稳定次数加1。若数据块11的不稳定次数值较小，如为1，说明数据块11是短时间内出现了不稳定状态，数据块11还可以进行使用；若数据块11的不稳定次数值较大，超过次数阈值，说明数据块11的数据读取次数过多，导致稳定性差，此时可将该数据块11的数据搬移到其他空白块，实现对该数据块11的数据的保护。基于此，控制模块20在检测到计数存储单元11a记录的不稳定次数大于或等于次数阈值时，控制将该计数存储单元11a所属数据块11的数据搬移至其他空白数据块。
需要说明的是，不同存储器中错误阈值可能不同，不同存储器可根据性能或所需合理设定错误阈值；相应的不同存储器中次数阈值可能不同，不同存储器可根据性能或所需合理设定次数阈值，例如次数阈值为5。
本实施例提供的存储器，存储模块的数据块包括计数存储单元，用于记录所属数据块的不稳定次数，控制模块在检测到数据块的读取错误比特位数量大于或等于错误阈值时控制该数据块中的计数存储单元的不稳定次数加1，并在检测到计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块。数据在纠错之后搬移到空白数据块后，该填充了搬移数据的数据块的性能与稳定性优异，则读取其中的数据时错误比特位较少，有效解决了数据块性能与稳定性差导致的读取数据出错的问题。本实施例提前通过条件判断进行数据搬移，确保数据稳定，且数据搬移判断易于实现，不会影响性能，并且该存储器的数据搬移适用于整个闪存生命周期。
示例性的，在上述技术方案的基础上，可选控制模块还用于在对待搬移数据块的数据进行搬移之后清空该数据块的数据和信息。控制模块在检测到计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块，然后对被搬移了数据的数据块进行清空，则该数据块变为了空白物理块。数据搬移到空白数据块后，则读取次数从新开始计算，空白数据块的性能和稳定性也优异，解决了稳定性差导致的数据出错问题。而数据被搬移后再清空的空白物理块，其中数据的读取次数清零，后续在该空白物理块中填充数据后，所读取的数据的错误比特位相对较低。实现了对数据块的性能和稳定性的改善。需要说明的是，数据搬移后，控制模块需要更改信息，即将数据的物理地址更改为搬移后的数据块的存储单元的物理地址，实现数据所分配的逻辑地址和数据所存储的物理地址的正确映射，便于后续从正确的数据块中读取数据。
示例性的，在上述技术方案的基础上，可选控制模块包括纠错单元，纠错单元用于对待搬移数据块的数据进行纠正，控制模块还用于对纠错后的待搬移数据块的数据进行搬移。本实施例中，纠错单元用于对数据块的数据进行纠错，确定某一数据块的稳定性差使得其中数据需要搬移后，为了便于后续读取正确数据，纠错单元先对待搬移的数据块的数据进行纠错，然后控制模块对待搬移的数据块的数据进行搬移，使得搬移到新的空白数据块的数据在读取时错误比特位较低。另一方面，纠错单元设置在控制模块，不会占用存储模块的存储空间。
示例性的，在上述技术方案的基础上，可选控制模块包括纠错单元，纠错单元具有第一纠错力度值，错误阈值小于或等于第一纠错力度值。本实施例中，首先为每个数据块分配一个字节的空间用于记录读操作不稳定次数。在执行读操作过程中，通过控制模块硬件检测每个数据块读取时的最高错误比特位，如果错误比特位超过某个错误阈值N，那么就将这个数据块的不稳定次数加1；然后判断这个数据块的不稳定次数是否超过次数阈值M，如果超过，那么触发数据搬移来将这个数据块的数据搬移到其他空闲的数据块中，并且将这个数据块的不稳定次数清零。其中第一纠错力度值为存储模块的端口输出1KB数据时纠错单元可纠出的最高错误比特位，因此错误阈值N的大小和控制模块中集成的纠错单元的纠错ecc力度相关，例如ecc力度为43Bit/1KB，相应的第一纠错力度值为43Bit，表示如果存储模块(如NAND flash颗粒)的I/O线上送出的1KB数据中错误比特位不超过43bit，纠错单元都可以纠正回来，反之数据已经无法纠正回来。基于此，错误阈值N可以设置为比43bit小一定单位的值，例如可以是32。
可选错误阈值大于或等于第一纠错力度值的1/2。如果错误阈值设置的数值过小，则数据块的数据读取过程中出现错误比特位时很容易被评判为不稳定，造成数据搬移频繁和稳定性的判断失误。
可选控制模块还用于在检测到与当前读命令对应的数据块的数据的读取错误比特位数量大于第一纠错力度值时，判定该数据块的数据不可纠。如果数据块的读取错误比特位数量大于第一纠错力度值，此时数据块中的数据的读取错误比特位数量已经超过纠错单元的纠错力度值，即纠错单元已经无法纠正该数据块的数据，该数据块的数据即使搬移到新的空白数据块也无法给主机提供正确数据。因此控制模块判定该数据块的数据不可纠，因此无需再进行数据搬移。
需要说明的是，不同纠错单元的第一纠错力度值不同，不同存储器中预先设定的错误阈值也可能不同，因此在进行数据纠错之前，针对每个存储器，可选预先判断纠错单元的第一纠错力度值是否大于错误阈值，若是，才执行后续的不稳定次数统计流程，若否则结束流程。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种存储器，其特征在于，包括：
存储模块，所述存储模块包括多个数据块，所述数据块包括计数存储单元，所述计数存储单元用于记录所属数据块的不稳定次数；
控制模块，所述控制模块用于根据接收的当前读命令读取与所述当前读命令对应的所述数据块的数据，在检测到该数据块的读取错误比特位数量大于或等于错误阈值时控制该数据块中的计数存储单元的不稳定次数加1，并在检测到所述计数存储单元记录的不稳定次数大于或等于次数阈值时控制将该计数存储单元所属数据块的数据搬移至其他空白数据块。
2.根据权利要求1所述的存储器，其特征在于，所述控制模块还用于在对待搬移所述数据块的数据进行搬移之后清空该数据块的数据和信息。
3.根据权利要求1所述的存储器，其特征在于，所述控制模块包括纠错单元，所述纠错单元用于对待搬移所述数据块的数据进行纠正，所述控制模块还用于对纠错后的待搬移所述数据块的数据进行搬移。
4.根据权利要求1所述的存储器，其特征在于，所述控制模块包括纠错单元，所述纠错单元具有第一纠错力度值，所述错误阈值小于或等于所述第一纠错力度值。
5.根据权利要求4所述的存储器，其特征在于，所述错误阈值大于或等于所述第一纠错力度值的1/2。
6.根据权利要求4所述的存储器，其特征在于，所述控制模块还用于在检测到与所述当前读命令对应的所述数据块的数据的读取错误比特位数量大于所述第一纠错力度值时，判定该数据块的数据不可纠。
7.根据权利要求1所述的存储器，其特征在于，所述存储模块为与非闪存NAND Flash。
8.根据权利要求1所述的存储器，其特征在于，所述存储器为嵌入式多媒体eMMC芯片。
CN201811531360.9A 2018-12-14 2018-12-14 一种存储器 Active CN111324283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811531360.9A CN111324283B (zh) 2018-12-14 2018-12-14 一种存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811531360.9A CN111324283B (zh) 2018-12-14 2018-12-14 一种存储器

Publications (2)

Publication Number Publication Date
CN111324283A true CN111324283A (zh) 2020-06-23
CN111324283B CN111324283B (zh) 2024-02-20

Family

ID=71172226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531360.9A Active CN111324283B (zh) 2018-12-14 2018-12-14 一种存储器

Country Status (1)

Country Link
CN (1) CN111324283B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527203A (zh) * 2020-12-14 2021-03-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质
WO2022037168A1 (zh) * 2020-08-21 2022-02-24 苏州浪潮智能科技有限公司 一种闪存芯片中块读取与页读取换算关系测试方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010829A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法
CN101937724B (zh) * 2009-06-30 2013-11-06 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN103745753A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 基于闪存的纠错方法与系统
CN107391300A (zh) * 2017-07-26 2017-11-24 湖南国科微电子股份有限公司 一种提高闪存数据存储可靠性的方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010829A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法
CN101937724B (zh) * 2009-06-30 2013-11-06 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN103745753A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 基于闪存的纠错方法与系统
CN107391300A (zh) * 2017-07-26 2017-11-24 湖南国科微电子股份有限公司 一种提高闪存数据存储可靠性的方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YU-PENG HU: "An elastic error correction code technique for NAND flash-based consumer electronic devices", IEEE, vol. 59, no. 1, XP011499397, DOI: 10.1109/TCE.2013.6490234 *
余辉龙;张健;李清;覃翠;赵静;花涛;: "基于二维汉明码结构的闪存纠错存储系统", 微电子学与计算机, no. 03 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022037168A1 (zh) * 2020-08-21 2022-02-24 苏州浪潮智能科技有限公司 一种闪存芯片中块读取与页读取换算关系测试方法及系统
US11947819B2 (en) 2020-08-21 2024-04-02 Inspur Suzhou Intelligent Technology Co., Ltd. Method and system for testing conversion relationship between block reading and page reading in flash memory chip
CN112527203A (zh) * 2020-12-14 2021-03-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质
CN112527203B (zh) * 2020-12-14 2024-04-19 深圳市硅格半导体有限公司 闪存存储器的数据重写方法、系统、终端设备及存储介质

Also Published As

Publication number Publication date
CN111324283B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US9946478B2 (en) Memory managing method, memory control circuit unit and memory storage apparatus
CN101373449B (zh) Ecc控制电路、多通道存储器系统以及相关操作方法
US20170315925A1 (en) Mapping table loading method, memory control circuit unit and memory storage apparatus
US10635358B2 (en) Memory management method and storage controller
CN105321571B (zh) 数据储存装置及其操作方法
US7840836B2 (en) Storage device and data writing method utilizing the same
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
US20220317879A1 (en) Control method of flash memory controller and associated flash memory controller and storage device
US10437484B2 (en) Data protecting method, memory control circuit unit and memory storage device
US20160253239A1 (en) Data storage device and operating method thereof
US20130332653A1 (en) Memory management method, and memory controller and memory storage device using the same
KR20170035983A (ko) 고체 상태 드라이브의 전송 버퍼 사용률을 향상시키기 위해 nand 페이지 버퍼들을 사용하는 방법 및 시스템
CN111324283B (zh) 一种存储器
US10509583B1 (en) Memory management method and storage controller
US20220057957A1 (en) Method and apparatus for controlling different types of storage units
US20230098366A1 (en) Memory polling method, memory storage device and memory control circuit unit
US20230024660A1 (en) Method for managing memory buffer, memory control circuit unit and memory storage apparatus
TWI648739B (zh) 記憶體管理方法與儲存控制器
US20190227788A1 (en) Memory system and operating method thereof
CN107204205B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
EP3499376B1 (en) Memory system varying operation of memory controller according to internal status of memory device
TW201643721A (zh) 緩衝記憶體存取方法、記憶體控制器與記憶體儲存裝置
CN106354651B (zh) 平均磨损方法、存储器控制电路单元及存储器储存装置
US9760456B2 (en) Memory management method, memory storage device and memory control circuit unit
US10866887B2 (en) Memory management method, memory storage device and memory control circuit unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant