CN111310332A - 一种质子致单粒子翻转软错误率的获取方法 - Google Patents
一种质子致单粒子翻转软错误率的获取方法 Download PDFInfo
- Publication number
- CN111310332A CN111310332A CN202010088378.7A CN202010088378A CN111310332A CN 111310332 A CN111310332 A CN 111310332A CN 202010088378 A CN202010088378 A CN 202010088378A CN 111310332 A CN111310332 A CN 111310332A
- Authority
- CN
- China
- Prior art keywords
- proton
- soft error
- error rate
- event upset
- single event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种质子致单粒子翻转软错误率的获取方法,为:选取不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得被测集成电路在上述各能量质子辐照下质子直接电离和间接电离致单粒子翻转效应的单粒子翻转截面;拟合直接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e1、e2;拟合间接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e3;计算被测集成电路整体的质子致单粒子翻转软错误率e=e1‑e2+e3。本发明具有原理简单、易实现、精度高等优点。
Description
技术领域
本发明主要涉及到集成电路技术领域,特指一种质子致单粒子翻转软错误率的获取方法。
背景技术
应用于航空、航天等恶劣辐射环境的集成电路很容易受到空间中高能质子的辐照导致的单粒子翻转效应(Single-Event Upset,SEU)的影响而发生错误甚至失效,造成不可估量的损失。因此,准确评估集成电路对单粒子翻转效应的敏感程度尤为重要。
评估集成电路对质子致单粒子翻转效应的敏感程度的传统方法是:首先,通过质子单粒子辐照试验测得不同能量的质子辐照下集成电路的单粒子翻转截面,然后采用Weibull函数或Bendel函数拟合出单粒子翻转截面与质子能量的关系曲线,最后将Weibull函数或Bendel函数的拟合参数输入CREME96等软错误率计算软件,计算出该集成电路在空间质子辐照下的单粒子翻转软错误率。
当质子在集成电路中直接电离出的电荷使集成电路发生单粒子翻转效应,则称为质子直接电离致单粒子翻转效应。对于晶体管尺寸节点在65nm以上的较大尺寸集成电路,直接电离致单粒子翻转效应的线性能量传输值(Linear Energy Transfer,LET)一般需要大于1MeV·cm2/mg,而质子在硅材料中的LET最高仅有0.54MeV·cm2/mg左右,因此不会发生质子直接电离致单粒子翻转效应。只有高能质子与集成电路中的原子碰撞发生核反应生成次级重离子,次级重离子的LET超过1MeV·cm2/mg,才会产发生单粒子翻转效应,这称为质子间接电离致单粒子翻转效应。当集成电路的尺寸节点小于65nm,直接电离致单粒子翻转效应的LET降低到0.5MeV·cm2/mg以下,则会发生质子直接电离致单粒子翻转效应。因此,对于尺寸节点在65nm以下的先进工艺集成电路,计算其在空间质子辐照下的单粒子翻转软错误率不仅需要考虑质子间接电离致单粒子翻转效应,还需要考虑质子直接电离致单粒子翻转效应。
Weibull函数或Bendel函数可以拟合单调变化的曲线,不能拟合非单调变化的曲线。质子间接电离致单粒子翻转效应下的单粒子翻转截面与质子能量的关系曲线是单调增加的,因此可以用Weibull函数或Bendel函数进行拟合。但质子直接电离致单粒子翻转效应下的单粒子翻转截面与质子能量的关系曲线是先增加后减小的,因此不能用Weibull函数或Bendel函数进行拟合,也就无法进一步计算先进工艺集成电路的需要同时考虑质子直接电离和间接电离的单粒子翻转软错误率。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种原理简单、易实现、精度高的质子致单粒子翻转软错误率的获取方法。
为解决上述技术问题,本发明采用以下技术方案:
一种质子致单粒子翻转软错误率的获取方法,为:选取不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得被测集成电路在上述各能量质子辐照下质子直接电离和间接电离致单粒子翻转效应的单粒子翻转截面;拟合直接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e1、e2;拟合间接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e3;计算被测集成电路整体的质子致单粒子翻转软错误率e=e1-e2+e3。
作为本发明方法的进一步改进:在质子直接电离测试时,进行选取能量在10MeV以下的、不少于5种能量的质子对被测集成电路进行质子单粒子翻转辐照试验。
作为本发明方法的进一步改进:在质子间接电离测试时,选取能量在10MeV至500MeV的、不少于3种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验。
作为本发明方法的进一步改进:采用函数Weibull1(x)-Weibull2(x)拟合直接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A1、x1、w1、s1、x2、w2和s2。
作为本发明方法的进一步改进:x为质子能量,采用以下公式进行拟合:
作为本发明方法的进一步改进:采用函数Weibull3(x)拟合上述间接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A3、x3、w3和s3。
作为本发明方法的进一步改进:x为质子能量,采用以下公式进行拟合:
作为本发明方法的进一步改进:将被测集成电路存储位数和函数Weibull1(x)的拟合参数A1、x1、w1和s1输入CREME96软错误率计算软件,计算出软错误率e1;将被测集成电路存储位数和函数Weibull2(x)的拟合参数A1、x2、w2和s2输入CREME96软错误率计算软件,计算出软错误率e2;将被测集成电路存储位数和函数Weibull3(x)的拟合参数A3、x3、w3和s3输入CREME96软错误率计算软件,计算出软错误率e3。
与现有技术相比,本发明的优点在于:
本发明的一种质子致单粒子翻转软错误率的获取方法,原理简单、易实现、精度高,可以计算需要同时考虑质子直接电离和间接电离的先进工艺集成电路的单粒子翻转软错误率;无需修改CREME96等现有软错误率计算软件即可完成质子直接电离致单粒子翻转效应和质子间接电离致单粒子翻转效应的单粒子翻转软错误率计算。
附图说明
图1是本发明方法的流程示意图。
图2是本发明在具体实施例中第一步实测值与第三步拟合的单粒子翻转截面与质子能量关系曲线图。
图3是本发明在具体实施例中第二步实测值与第四步拟合的单粒子翻转截面与质子能量关系曲线图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示,本发明的一种质子致单粒子翻转软错误率的获取方法,包括如下步骤:
步骤S1:选取能量在10MeV以下的不少于5种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得被测集成电路在上述各能量质子辐照下质子直接电离致单粒子翻转效应的单粒子翻转截面。
步骤S2:选取能量在10MeV至500MeV的不少于3种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得集成电路在上述各能量质子辐照下质子间接电离致单粒子翻转效应的单粒子翻转截面。
步骤S3:采用函数Weibull1(x)-Weibull2(x)拟合上述步骤S1所获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A1、x1、w1、s1、x2、w2和s2。
其中:
x为质子能量,
步骤S4:采用函数Weibull3(x)拟合上述步骤S2获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A3、x3、w3和s3。其中:
x为质子能量,
步骤S5:将被测集成电路存储位数和函数Weibull1(x)的拟合参数A1、x1、w1和s1输入CREME96等软错误率计算软件,计算出软错误率e1;
步骤S6:将被测集成电路存储位数和函数Weibull2(x)的拟合参数A1、x2、w2和s2输入CREME96等软错误率计算软件,计算出软错误率e2;
步骤S7:将被测集成电路存储位数和函数Weibull3(x)的拟合参数A3、x3、w3和s3输入CREME96等软错误率计算软件,计算出软错误率e3;
步骤S8:计算被测集成电路整体的质子致单粒子翻转软错误率e=e1-e2+e3。
在一个具体应用实例中,本发明依据上述方法对某28nm工艺的SRAM进行质子致单粒子翻转软错误率评估,SRAM存储位数M=160kB。
具体实施步骤如下:
步骤S100:选取能量在10MeV以下的1MeV、2MeV、3MeV、5MeV和8MeV五种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得被测集成电路在上述各能量质子辐照下质子直接电离致单粒子翻转效应的SRAM单粒子翻转截面分别为3.0×10-18cm2bit-1、6.7×10-17cm2bit-1、1.4×10-16cm2bit-1、1.3×10-16cm2bit-1和8.3×10-17cm2bit-1。
步骤S200:选取能量在10MeV至500MeV的25MeV、50MeV和90MeV三种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得集成电路在上述各能量质子辐照下质子间接电离致单粒子翻转效应的单粒子翻转截面分别为3.5×10-18cm2bit-1、9.3×10- 16cm2bit-1和2.69×10-15cm2bit-1。
步骤S300:采用函数Weibull1(x)-Weibull2(x)拟合上述第一步获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A1=1.4×10-16cm2bit-1,x1=0.1MeV,w1=2MeV,s1=4.8,x2=3MeV,w2=8MeV,s2=1.4。图2显示了对应的单粒子翻转截面与质子能量关系曲线图,其中“×”为上述第一步实测的五个数据点,曲线为Weibull1(x)-Weibull2(x)拟合曲线。其中:
x为质子能量,
步骤S400:采用函数Weibull3(x)拟合上述第二步获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A3=2.7×10-15cm2bit-1,x3=10MeV,w3=46MeV,s3=6。图3显示了对应的单粒子翻转截面与质子能量关系曲线图,其中“×”为上述第二步实测的三个数据点,曲线为Weibull3(x)拟合曲线。
其中:
x为质子能量,
步骤S500:将M、A1、x1、w1和s1输入软错误率计算软件CREME96的PUP(Proton-Induced SEE Rate Calculation)模块,计算出软错误率e1=3.8×10-10error/bit/day;
步骤S600:将M和A1、x2、w2和s2输入输入软错误率计算软件CREME96的PUP模块,计算出软错误率e2=3.7×10-10error/bit/day;
步骤S700:将M和A3、x3、w3和s3输入软错误率计算软件CREME96的PUP模块,计算出软错误率e3=1.79×10-9error/bit/day;
步骤S800:计算被测集成电路整体的质子致单粒子翻转软错误率e=e1-e2+e3==1.80×10-10error/bit/day。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。
Claims (8)
1.一种质子致单粒子翻转软错误率的获取方法,其特征在于,选取不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验,测得被测集成电路在上述各能量质子辐照下质子直接电离和间接电离致单粒子翻转效应的单粒子翻转截面;拟合直接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e1、e2;拟合间接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数并得到软错误率e3;计算被测集成电路整体的质子致单粒子翻转软错误率e=e1-e2+e3。
2.根据权利要求1所述的质子致单粒子翻转软错误率的获取方法,其特征在于,在质子直接电离测试时,进行选取能量在10MeV以下的、不少于5种能量的质子对被测集成电路进行质子单粒子翻转辐照试验。
3.根据权利要求1所述的质子致单粒子翻转软错误率的获取方法,其特征在于,在质子间接电离测试时,选取能量在10MeV至500MeV的、不少于3种不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验。
4.根据权利要求1或2或3所述的质子致单粒子翻转软错误率的获取方法,其特征在于,采用函数Weibull1(x)-Weibull2(x)拟合直接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A1、x1、w1、s1、x2、w2和s2。
6.根据权利要求1或2或3所述的质子致单粒子翻转软错误率的获取方法,其特征在于,采用函数Weibull3(x)拟合上述间接电离获得的单粒子翻转截面与质子能量关系数据点,获得拟合参数A3、x3、w3和s3。
8.根据权利要求7所述的质子致单粒子翻转软错误率的获取方法,其特征在于,将被测集成电路存储位数和函数Weibull1(x)的拟合参数A1、x1、w1和s1输入CREME96软错误率计算软件,计算出软错误率e1;将被测集成电路存储位数和函数Weibull2(x)的拟合参数A1、x2、w2和s2输入CREME96软错误率计算软件,计算出软错误率e2;将被测集成电路存储位数和函数Weibull3(x)的拟合参数A3、x3、w3和s3输入CREME96软错误率计算软件,计算出软错误率e3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010088378.7A CN111310332B (zh) | 2020-02-12 | 2020-02-12 | 一种质子致单粒子翻转软错误率的获取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010088378.7A CN111310332B (zh) | 2020-02-12 | 2020-02-12 | 一种质子致单粒子翻转软错误率的获取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111310332A true CN111310332A (zh) | 2020-06-19 |
CN111310332B CN111310332B (zh) | 2022-08-26 |
Family
ID=71160041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010088378.7A Active CN111310332B (zh) | 2020-02-12 | 2020-02-12 | 一种质子致单粒子翻转软错误率的获取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111310332B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105866573A (zh) * | 2016-03-28 | 2016-08-17 | 北京空间飞行器总体设计部 | 一种基于重离子加速器的单粒子软错误防护设计验证方法 |
CN107145638A (zh) * | 2017-04-12 | 2017-09-08 | 西北核技术研究所 | 一种低能质子直接电离导致的单粒子翻转截面获取方法 |
-
2020
- 2020-02-12 CN CN202010088378.7A patent/CN111310332B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105866573A (zh) * | 2016-03-28 | 2016-08-17 | 北京空间飞行器总体设计部 | 一种基于重离子加速器的单粒子软错误防护设计验证方法 |
CN107145638A (zh) * | 2017-04-12 | 2017-09-08 | 西北核技术研究所 | 一种低能质子直接电离导致的单粒子翻转截面获取方法 |
Non-Patent Citations (3)
Title |
---|
何安林等: "65nm工艺SRAM低能质子单粒子翻转实验研究", 《原子能科学技术》 * |
杜枢等: "低能质子引起SRAM单元阵列的单粒子效应Geant4模拟", 《科技视界》 * |
贺朝会等: "半导体器件单粒子效应的加速器模拟实验", 《强激光与粒子束》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111310332B (zh) | 2022-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Andersson et al. | Excitation ionization and double ionization of helium by high-energy photon impact | |
Uznanski et al. | Single event upset and multiple cell upset modeling in commercial bulk 65-nm CMOS SRAMs and flip-flops | |
Capote et al. | A New Formulation of the Unified Monte Carlo Approach (UMC-B) and Cross-Section Evaluation for the Dosimetry Reaction 55 Mn (n, γ) 56 Mn | |
CN103577646B (zh) | 一种快速估算集成电路良率的计算方法 | |
Loveless et al. | On-chip measurement of single-event transients in a 45 nm silicon-on-insulator technology | |
CN109918723B (zh) | 一种基于粒子入射随机性的单粒子故障注入方法 | |
CN107145638A (zh) | 一种低能质子直接电离导致的单粒子翻转截面获取方法 | |
WO2016185818A1 (ja) | 半導体LSI(Large Scale Integration)のソフトエラー率計算装置および計算方法 | |
CN111310332B (zh) | 一种质子致单粒子翻转软错误率的获取方法 | |
Baggio et al. | Neutron and proton-induced single event upsets in advanced commercial fully depleted SOI SRAMs | |
Gorbunov et al. | Semi-empirical method for estimation of single-event upset cross section for SRAM dice cells | |
JP2008066598A (ja) | ソフトエラー率の計算方法、プログラム、半導体集積回路の設計方法及び設計装置、並びに半導体集積回路 | |
Lee et al. | Fault Coverage Re-Evaluation of Memory Test Algorithms With Physical Memory Characteristics | |
Maillard et al. | Single-Event Evaluation of Xilinx 16nm UltraScale+™ Single Event Mitigation IP | |
Boruzdina et al. | Verification of SRAM MСUs calculation technique for experiment time optimization | |
CN107862111A (zh) | 一种评估系统单粒子功能失效率的传播分析方法 | |
Roelke et al. | Analytical models for the performance of von Neumann multiplexing | |
US8185369B2 (en) | Method and apparatus for characterizing properties of electronic devices depending on device parameters | |
Griffoni et al. | Impact of process variability on the radiation-induced soft error of nanometer-scale SRAMs in hold and read conditions | |
Peng et al. | Incorporation of secondary-ion information and TCAD simulation for atmospheric neutron soft-error-rate prediction in SRAMs | |
Andjelkovic et al. | Comparison of the SET sensitivity of standard logic gates designed in 130 nm CMOS technology | |
Ravi et al. | Fault-diagnosis-based technique for establishing RTL and gate-level correspondences | |
Moskalenko et al. | Isotopic Production Cross Sections for CR Applications (ISOPROCS Project) | |
Tausch et al. | Analysis of Hamming EDAC SRAMs using simplified birthday statistics | |
Stempkovskiy et al. | Accurate soft error rate reduction using modified resolution method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |